KR960032412A - 동기신호 오류 정정을 통한 데이타의 s/p변환 방법 및 장치 - Google Patents

동기신호 오류 정정을 통한 데이타의 s/p변환 방법 및 장치 Download PDF

Info

Publication number
KR960032412A
KR960032412A KR1019950003884A KR19950003884A KR960032412A KR 960032412 A KR960032412 A KR 960032412A KR 1019950003884 A KR1019950003884 A KR 1019950003884A KR 19950003884 A KR19950003884 A KR 19950003884A KR 960032412 A KR960032412 A KR 960032412A
Authority
KR
South Korea
Prior art keywords
signal
sync
synchronization signal
true
unit
Prior art date
Application number
KR1019950003884A
Other languages
English (en)
Other versions
KR0185918B1 (ko
Inventor
김병수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950003884A priority Critical patent/KR0185918B1/ko
Priority to JP8038397A priority patent/JP3021345B2/ja
Priority to US08/606,761 priority patent/US5796794A/en
Priority to CN96105736A priority patent/CN1079979C/zh
Publication of KR960032412A publication Critical patent/KR960032412A/ko
Application granted granted Critical
Publication of KR0185918B1 publication Critical patent/KR0185918B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H04J3/0608—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 SD-VCR에서의 기록 재생시 채널 복조(Channel Demodulation)를 위한 데이터의 S/P(Serfal to Parallel)변환 방법 및 장치에 관한 것으로서, 특히 S/P 변환시 변환의 기준이 되는 동기신호(Sync. Signal) 검출시 오류가 발생할 때 이를 정정할 수 있는 기능을 구비한 「동기신호 오류 정정을 통한 데이터의 S/P변환 방법 및 그 장치」에 관한 것으로 동기신호 재생상의 오류를 정정하기 위해서 본 발명에서는 올바른 동기신호를 확인하여 동기신호 인에이블 펄스를 출력하는 참-동기신호 확인부; 동기신호 인에이블 펄스에 의하여 잘못된 동기신호라고 확인된 동기신호를 제거하는 거것-동기신호 제거부; 및 동기신호가 재생되지 않은 경우에 동기신호가 재생되어야할 위치에 동기신호를 심어주는 의사-동기신호 삽입부를 포함하고 있다.

Description

동기신호 오류 정정을 통한 데이터의 S/P변환 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명인 동기신호 오류 정정을 통한 데이터의 S/P변환 방법 및 장치의 제1실시예를 나타내는 블럭도,
제4도는 본 발명인 동기신호 오류 정정을 통한 데이터의 S/P변환 방법 및 장치의 제2실시예를 나타내는 블럭도,
제5도는 제3도 및 제4도에서의 참-동기신호 확인부의 바람직한 실시예의 상세 블럭도.

Claims (15)

  1. SD-VCR데이터의 S/P변환 방법에 있어서, 직렬데이터의 동기신호를 검출하여 검출된 동기신호중 참-동기신호를 확인하는 단계; 상기 참-동기신호 확인단계에 의하여 참-동기신호가 아닌 것으로 판명된 거짓-동기신호를 제거하는 단계; 및 동기신호가 재생되지 않은 부분에 의사-동기신호를 삽입하는 단계를 포함하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 방법」.
  2. 제1항에 있어서, 상기 참-동기신호 확인 단계는 동기신호중 참-동기신호의 부분에 동기신호 인에이블펄스를 발생시키는 것에 의하여 참-동기신호를 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 방법」.
  3. 제2항에 있어서, 상기 동기신호 인에이블 펄스는 SD-VCR 포맷상의 선동기신호부(Pre-Sync.)를 확인하고 선동기신호부 이후로부터 750비트 간격으로 생기는 펄스인 것을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 방법」.
  4. 제2항에 있어서, 상기 동기신호 인에이블 펄스 SD-VCR 포맷상의 선동기신호부 이후에 있는 750비트 간격의 동기신호를 확인하고 확인된 동기신호 이후로부터 750비트 간격으로 생기는 펄스인 것을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 방법」.
  5. 제2항 내지 제4항에 있어서, 상기 거것-동기신호의 게거 단계는 상기 동기신호 인에이블 펄스에 의거하여 동기신호 인에이블 펄스 이외의 부분에서 발생하는 동기신호는 거짓-동기신호로 인식하여 제거하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 방법」.
  6. SD-VCR데이터의 S/P변환 장치에 있어서, 직렬데이터의 동기신호를 검출하여 검출된 동기신호중 참-동기신호를 확인하는 참-동기신호 확인부; 상기 참-동기신호 확인부에서 참-동기신호가 아닌 것으로 판면된 거짓-동기신호를 제거하는 거짓-동기신호 제거부; 상기 거짓-동기신호가 제거된 동기신호 출력중에서 동기신호가 재생되지 않은 부분에 의사-동기신호를 삽입하여 완전한 동기신호를 출력하는 의사-동기신호 삽입부; 상기 외사-동기신호 삽입부의 출력인 오류가 정정된 완전한 동기신호에 의하여 병렬클럭을 발생하는 병렬클럭 발생부; 및 상기 병렬클럭에 의하여 직렬데이터를 병렬화하는 S/P변환부를 포함하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  7. 제6항에 있어서, 상기 참-동기신호 확인부는 직렬클럭을 사용하여 직렬데이터로부터 동기신호를 검출하는 동기신호 검출부; 검출된 동기신호중 참-동기신호를 확인하는 동기신호확인부; 및 상기 동기신호확인부에 의해 참-동기신호로 확인된 동기신호에 동기신호 인에이블 펄스를 발생시키는 동기신호 인에이블 발생부를 포함하고 있는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  8. 제7항에 있어서, 상기 동기신호확임부에 의한 참-동기신호 확인은 검출된 동기신호중 SD-VCR포맷상의 선동기신호부(Pre-Sync.)를 먼저 확인하고 선동기신호부 이후로 750비트 간격으로 생기는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  9. 제7항에 있어서, 상기 동기신호확인부에 의한 참-동기신호 확인은 SD-VCR 포맷상의 선동기신호부 이후로 750비트 간격의 동기신호를 먼저 확인하고 확인된 동기신호 이후로부터 750비트 간격으로 생기는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  10. 제7항 내지 제9항에 있어서, 상기 거짓-동기신호 제거부 참-동기신호 확인부의 상기 동기신호 인에이블 펄스에 의거하여 동기신호 인에이블 펄스 이외의 부분에서 발생하는 동기신호는 거짓-동기신호로 인식하여 제거하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  11. SD-VCR데이터의 S/P변환 장치에 있어서, 직렬데이터의 동기신호를 검출하여 검출된 동기신호중 참-동기신호를 확인하는 참-동기신호 확인부; 상기 참-동기신호 확인부에서 참-동기신호가 아닌 것으로 판명된 거짓-동기신호를 제거하는 거짓-동기신호 제거부; 상기 거짓-동기신호가 제거된 동기신호에 의하여 병렬클럭을 발생하는 병렬클럭 발생부; 상기 병렬클럭에 의하여 직렬데이터를 병렬화하는 S/P변환부; 상기 S/P변환부의 출력인 병렬데이터에서 동기신호를 검출하는 병렬동기신호 검출부; 상기 병렬동기신호 검출부의 출력인 병렬동기신호로부터 재생되지 않은 병렬동기신호를 판단하여, 병렬데이터에 재생되지 않은 병렬동기신호를 삽입하여 완전한 병렬데이터를 출력하는 의사-동기신호 삽입부를 포함하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  12. 제10항에 있어서, 상기 참-동기신호 확인부는 직렬클럭을 사용하여 직렬데이터로부터 동기신호를 검출하는 동기신호 검출부; 검출된 동기신호중 참-동기신호를 확인하는 동기신호확인부; 및 상기 동기신호확인부에 의해 참-동기신호로 확인된 동기신호에 동기신호 인에이블 펄스를 발생시키는 동기신호 인에이블 발생부를 포함하고 있는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  13. 제12항에 있어서, 상기 동기신호확인부에 의한 참-동기신호 확인은 검출된 동기신호중 SD-VCR 포맷상의 선동기신호부(Pre-Sync.)를 먼저 확인하고 선동기신호부 이후로 750비트 간격으로 생기는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  14. 제12항에 있어서, 상기 동기신호확인부에 의한 참-동기신호 확인은 SD-VCR포맷상의 선동기신호부이후로 750비트 간격의 동기신호를 먼저 확인하고 확인된 동기신호 이후로부터 750비트 간격으로 생기하는 동기신호를 참-동기신호로 확인하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
  15. 제12항 내지 제14항에 있어서, 상기 거짓-동기신호 제거부는 참-동기신호 확인부의 상기 동기신호 인에이블 펄스에 의거하여 동기신호 인에이블 펄스 이외의 부분에서 발생하는 동기신호는 거짓-동기신호로 인식하여 제거하는 것임을 특징으로 하는 「동기신호 오류 정정을 통한 데이터의 S/P변환 장치」.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003884A 1995-02-27 1995-02-27 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치 KR0185918B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950003884A KR0185918B1 (ko) 1995-02-27 1995-02-27 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치
JP8038397A JP3021345B2 (ja) 1995-02-27 1996-02-26 同期復旧に基づくデータの直列−並列変換方法及び装置
US08/606,761 US5796794A (en) 1995-02-27 1996-02-27 Method and apparatus for serial-to-parallel conversion of data based on sync recovery
CN96105736A CN1079979C (zh) 1995-02-27 1996-02-27 基于同步复原数据的串行并行变换方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003884A KR0185918B1 (ko) 1995-02-27 1995-02-27 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치

Publications (2)

Publication Number Publication Date
KR960032412A true KR960032412A (ko) 1996-09-17
KR0185918B1 KR0185918B1 (ko) 1999-04-15

Family

ID=19408863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003884A KR0185918B1 (ko) 1995-02-27 1995-02-27 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치

Country Status (4)

Country Link
US (1) US5796794A (ko)
JP (1) JP3021345B2 (ko)
KR (1) KR0185918B1 (ko)
CN (1) CN1079979C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381043B (zh) * 2000-05-16 2012-02-15 皇家菲利浦电子有限公司 信息载体、从信息载体读取和记录信息的装置及记录方法
US7200767B2 (en) * 2002-12-27 2007-04-03 Texas Instruments Incorporated Maintaining synchronization of multiple data channels with a common clock signal
KR20100103028A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 신호 처리 방법 및 신호 처리 장치
US9112520B2 (en) 2010-08-12 2015-08-18 Mediatek Inc. Transmission interface and system using the same
US8648739B2 (en) * 2010-08-12 2014-02-11 Mediatek Inc. Transmission interface and system using the same
FR2969469B1 (fr) 2010-12-27 2014-10-31 Lvmh Rech Dispositif applicateur de produit cosmetique et utilisation d'un tel dispositif.

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6229239A (ja) * 1985-07-30 1987-02-07 Toshiba Corp サイクリツク情報伝送装置におけるフレ−ム同期方式
DE3529435A1 (de) * 1985-08-16 1987-02-26 Bosch Gmbh Robert Verfahren zur uebertragung digital codierter signale
NL9002772A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.

Also Published As

Publication number Publication date
KR0185918B1 (ko) 1999-04-15
JPH08265169A (ja) 1996-10-11
JP3021345B2 (ja) 2000-03-15
CN1142111A (zh) 1997-02-05
US5796794A (en) 1998-08-18
CN1079979C (zh) 2002-02-27

Similar Documents

Publication Publication Date Title
JPH0783337B2 (ja) スクランブル−デスクランブル方式
KR960032412A (ko) 동기신호 오류 정정을 통한 데이타의 s/p변환 방법 및 장치
EP0360691A3 (en) Apparatus for receiving digital signal
JPS6215946B2 (ko)
KR960035584A (ko) 동기 패턴 판독 방법, 데이타 판독 방법, 동기 패턴 검출회로, 어드레스 마크 검출회로, 데이터 판독 장치 및 디스크 장치
US5523856A (en) Synchronizing signal detecting and error-correcting apparatus
EP0462752B1 (en) Horizontal synchronizing signal separator
JP2722634B2 (ja) シリアルデータ伝送方式
KR100528108B1 (ko) 고정밀동기화를실현할수있는동기회로및광디스크재생장치
JPH04117672A (ja) ディジタル情報信号のための同期方法および同期回路
JPS6052505B2 (ja) Ｐｃｍ信号復調装置
KR100215461B1 (ko) 동기신호 검출장치 및 그 방법
JPH05235927A (ja) データ再生タイミング発生方法
KR0162211B1 (ko) 의사동기신호제거장치 및 이를 이용한 디지탈재생시스템
JPS60240238A (ja) 調歩同期信号のスリツプ回復方式
KR0185919B1 (ko) Sd-vcr 데이타의 25/24 복조방법
JPH073703Y2 (ja) マルチフレーム同期回路
JPS58114650A (ja) フレ−ム同期制御方式
JPH0727696B2 (ja) デジタル信号のバ−ストエラ−検出装置
KR950035184A (ko) 직렬 비트 스트림의 동기 에러 보상 회로
JPS6048683A (ja) デイジタル信号受信装置
JPH01317277A (ja) 同期保護回路
JPH0834442B2 (ja) ディジタル信号受信装置
KR19980023015A (ko) 이상동기신호 방지장치
JP2002026888A (ja) データ伝送方法、データ伝送システム、送信装置および受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee