JP3021345B2 - 同期復旧に基づくデータの直列−並列変換方法及び装置 - Google Patents
同期復旧に基づくデータの直列−並列変換方法及び装置Info
- Publication number
- JP3021345B2 JP3021345B2 JP8038397A JP3839796A JP3021345B2 JP 3021345 B2 JP3021345 B2 JP 3021345B2 JP 8038397 A JP8038397 A JP 8038397A JP 3839796 A JP3839796 A JP 3839796A JP 3021345 B2 JP3021345 B2 JP 3021345B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- synchronization signal
- serial
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は同期信号に基づき情
報データを直列−並列変換する方法及びその装置に係
り、さらに詳しくは磁気テープ、ディスクなどの記録媒
体を用いた再生システム、空中波放送などの信号受信シ
ステムなどにおいて同期信号にエラーが発生する場合も
情報データを正確に直列−並列変換できる方法及びその
装置に関する。
報データを直列−並列変換する方法及びその装置に係
り、さらに詳しくは磁気テープ、ディスクなどの記録媒
体を用いた再生システム、空中波放送などの信号受信シ
ステムなどにおいて同期信号にエラーが発生する場合も
情報データを正確に直列−並列変換できる方法及びその
装置に関する。
【０００２】
【従来の技術】半導体技術の発達に伴ってオーディオ信
号のみならず帯域幅の広いビデオ信号もディジタル信号
処理が可能になり、記録媒体と記録技術が向上されるに
つれ完全ディジタル信号処理するシステムの出現が可能
になった。完全ディジタル信号処理システムが受信され
たり記録媒体から読み取られた情報信号をその情報信号
と共に受信されたり読み取られた同期信号に基づき直列
−並列変換する場合、同期信号にエラーが生じたとすれ
ば、受信されたり読み取られた情報信号は正確に直列−
並列変換されない問題がある。エラーにより同期信号が
正確に検出されない場合の例を標準ディジタル（Standa
rd Digital:SD)ＶＴＲシステムと関連して説明する。
号のみならず帯域幅の広いビデオ信号もディジタル信号
処理が可能になり、記録媒体と記録技術が向上されるに
つれ完全ディジタル信号処理するシステムの出現が可能
になった。完全ディジタル信号処理システムが受信され
たり記録媒体から読み取られた情報信号をその情報信号
と共に受信されたり読み取られた同期信号に基づき直列
−並列変換する場合、同期信号にエラーが生じたとすれ
ば、受信されたり読み取られた情報信号は正確に直列−
並列変換されない問題がある。エラーにより同期信号が
正確に検出されない場合の例を標準ディジタル（Standa
rd Digital:SD)ＶＴＲシステムと関連して説明する。
【０００３】ＳＤ−ＶＣＲ規格は、製品間の互換のため
に民生用ディジタルＶＣＲを生産する多数の製造社間に
協議があった。かかるＳＤ−ＶＣＲ規格によれば、オー
ディオ信号及びビデオ信号は変調後に４１．８５ＭＨｚ
の直列クロックによりそれぞれトラック上のオーディオ
セクタとビデオセクタにビットストリームの状態に記録
される。ビデオ信号やオーディオ信号はテープに記録さ
れる前、エラーの発生を減らすためのエラー訂正コーデ
ィングとチャンネル変調を施す。今まで開発されたチャ
ンネル変調方法は多様であるが、ＳＤ−ＶＣＲは２４／
２５変調方式を用いる。２４／２５変調はエラー訂正コ
ーディングされて出る３バイト（２４ビット）の並列デ
ータに一つの別途ビットを挿入して２５バイトに変換す
る方法であって、挿入される１ビットのデータは条件に
より“０”や“１”の値を有する。かかる変調はアメリ
カ特許番号第５，１４２，４２１号の“DEVICE FOR REC
ORDING A DIGITAL INFORMATION SIGNAL ON A RECORD CA
RRIER ”に開示されている。
に民生用ディジタルＶＣＲを生産する多数の製造社間に
協議があった。かかるＳＤ−ＶＣＲ規格によれば、オー
ディオ信号及びビデオ信号は変調後に４１．８５ＭＨｚ
の直列クロックによりそれぞれトラック上のオーディオ
セクタとビデオセクタにビットストリームの状態に記録
される。ビデオ信号やオーディオ信号はテープに記録さ
れる前、エラーの発生を減らすためのエラー訂正コーデ
ィングとチャンネル変調を施す。今まで開発されたチャ
ンネル変調方法は多様であるが、ＳＤ−ＶＣＲは２４／
２５変調方式を用いる。２４／２５変調はエラー訂正コ
ーディングされて出る３バイト（２４ビット）の並列デ
ータに一つの別途ビットを挿入して２５バイトに変換す
る方法であって、挿入される１ビットのデータは条件に
より“０”や“１”の値を有する。かかる変調はアメリ
カ特許番号第５，１４２，４２１号の“DEVICE FOR REC
ORDING A DIGITAL INFORMATION SIGNAL ON A RECORD CA
RRIER ”に開示されている。
【０００４】２４／２５変調されたデータはＳＤ−ＶＣ
Ｒの規格に従って直列に変換されビットストリーム形態
にテープに記録され、再生時にはかかる直列データを並
列データに直列−並列変換（以下、Ｓ／Ｐ変換と称す
る）する。このＳ／Ｐ変換の基準はビットストリーム内
に入っている同期信号であり、ビットストリームから検
出される同期信号に基づきデータのＳ／Ｐ変換がなされ
る。このＳ／Ｐ変換が正確になされなければその次にな
される２５／２４復調を正確に行うことができない。
Ｒの規格に従って直列に変換されビットストリーム形態
にテープに記録され、再生時にはかかる直列データを並
列データに直列−並列変換（以下、Ｓ／Ｐ変換と称す
る）する。このＳ／Ｐ変換の基準はビットストリーム内
に入っている同期信号であり、ビットストリームから検
出される同期信号に基づきデータのＳ／Ｐ変換がなされ
る。このＳ／Ｐ変換が正確になされなければその次にな
される２５／２４復調を正確に行うことができない。
【０００５】図１はＳＤ−ＶＣＲに関連した従来の技術
によるデータのＳ／Ｐ変換装置のブロック図である。図
１の同期信号検出部１０はビットストリーム状態に再生
された直列データから同期信号を検出し、並列クロック
発生部１２は検出された各同期信号を基準として直列ク
ロックを２５分周して並列クロックを形成する。直列／
並列（Ｓ／Ｐ）変換部１４は直列クロックの２５分周に
より得られた並列クロックにより直列データを２５ビッ
トずつ並列データに変換させ、変換された並列データは
後段の２５／２４復調器（図示せず）による２５／２４
復調過程を経る。
によるデータのＳ／Ｐ変換装置のブロック図である。図
１の同期信号検出部１０はビットストリーム状態に再生
された直列データから同期信号を検出し、並列クロック
発生部１２は検出された各同期信号を基準として直列ク
ロックを２５分周して並列クロックを形成する。直列／
並列（Ｓ／Ｐ）変換部１４は直列クロックの２５分周に
より得られた並列クロックにより直列データを２５ビッ
トずつ並列データに変換させ、変換された並列データは
後段の２５／２４復調器（図示せず）による２５／２４
復調過程を経る。
【０００６】ところが、データはテープに記録される時
伴われる磁気変換、テープの走行などの多様な要因によ
りエラーが生じ得、かかるエラーにより同期信号が誤再
生される虞もある。図２（Ａ）〜（Ｂ）はデータのＳ／
Ｐ変換時発生し得る同期信号エラーの類型を説明する図
である。図２（Ａ）はトラック上に規則的に載せられる
同期信号（
伴われる磁気変換、テープの走行などの多様な要因によ
りエラーが生じ得、かかるエラーにより同期信号が誤再
生される虞もある。図２（Ａ）〜（Ｂ）はデータのＳ／
Ｐ変換時発生し得る同期信号エラーの類型を説明する図
である。図２（Ａ）はトラック上に規則的に載せられる
同期信号（
【０００７】
【外１】 と表示する）のうち矢印で示した二番目の同期信号自体
に異常が生じてこの部分で再生すべき同期信号が再生さ
れない場合である。図２（Ｂ）はトラック上に規則的に
載せられる同期信号（
に異常が生じてこの部分で再生すべき同期信号が再生さ
れない場合である。図２（Ｂ）はトラック上に規則的に
載せられる同期信号（
【０００８】
【外２】 と示す）間のデータに異常が生じて（図面において矢印
で示す）誤ったデータが同期信号と誤認され同期信号間
に偽同期信号（偽Ｓｙｎｃ．）が検出される場合であ
る。かかる同期信号エラーはＳＤ−ＶＣＲが記録された
データを正確に再生するにおいて致命的な影響を及ぼ
す。しかし、図１の装置に関連して言及された従来の技
術では同期信号に発生されたエラーを訂正できない欠点
がある。
で示す）誤ったデータが同期信号と誤認され同期信号間
に偽同期信号（偽Ｓｙｎｃ．）が検出される場合であ
る。かかる同期信号エラーはＳＤ−ＶＣＲが記録された
データを正確に再生するにおいて致命的な影響を及ぼ
す。しかし、図１の装置に関連して言及された従来の技
術では同期信号に発生されたエラーを訂正できない欠点
がある。
【０００９】
【発明が解決しようとする課題】本発明の目的は前述し
た欠点を解決するために案出されたもので、その目的は
再生すべき同期信号が同期信号として再生されない場合
と同期信号でない信号が同期信号として再生される場合
もＳ／Ｐ変換のための同期信号を正確に復旧できる方法
を提供する。
た欠点を解決するために案出されたもので、その目的は
再生すべき同期信号が同期信号として再生されない場合
と同期信号でない信号が同期信号として再生される場合
もＳ／Ｐ変換のための同期信号を正確に復旧できる方法
を提供する。
【００１０】本発明の他の目的は前述した方法を採用し
た装置を提供することである。
た装置を提供することである。
【００１１】
【課題を解決するための手段】前述した本発明の目的を
達成するために、直列データ信号に入っている同期信号
に基づき前記直列データ信号を直列−並列変換する方法
は、既に設定された同期パターンに基づき直列データ信
号に入っている同期信号を検出する段階（ａ）と、前記
段階（ａ）から検出された同期信号のそれぞれが元の同
期信号のそれぞれと同一な直列データ信号上の位置を有
する真同期信号かを個別的に確かめる段階（ｂ）と、前
記段階（ｂ）の確認により真同期信号でないと判明され
た偽同期信号を直列データ信号から取り除く段階（ｃ）
と、前記段階（ｃ）の直列データ信号内に入っている同
期信号を用いて該直列データ信号の直列−並列変換のた
めのクロック信号を発生する段階（ｄ）とを含む。
達成するために、直列データ信号に入っている同期信号
に基づき前記直列データ信号を直列−並列変換する方法
は、既に設定された同期パターンに基づき直列データ信
号に入っている同期信号を検出する段階（ａ）と、前記
段階（ａ）から検出された同期信号のそれぞれが元の同
期信号のそれぞれと同一な直列データ信号上の位置を有
する真同期信号かを個別的に確かめる段階（ｂ）と、前
記段階（ｂ）の確認により真同期信号でないと判明され
た偽同期信号を直列データ信号から取り除く段階（ｃ）
と、前記段階（ｃ）の直列データ信号内に入っている同
期信号を用いて該直列データ信号の直列−並列変換のた
めのクロック信号を発生する段階（ｄ）とを含む。
【００１２】本発明の他の目的を達成するために、直列
データ信号に入っている同期信号に基づき前記直列デー
タ信号を直列−並列変換する装置は、信号入力端と、既
に設定された同期パターンに基づき前記信号入力端を通
して印加される直列データ信号内に入っている同期信号
のそれぞれが元々の同期信号のそれぞれと同一な位置を
有する真同期信号であるかを個別的に確認する真同期信
号確認手段と、前記真同期信号確認手段により真同期信
号でないと判明された偽同期信号を直列データ信号から
取り除く偽同期信号除去手段と、前記偽同期信号除去手
段から出力する直列データ信号内に入っている同期信号
を用いて、該直列データ信号の直列−並列変換のための
クロック信号を発生するクロック発生手段とを含む。
データ信号に入っている同期信号に基づき前記直列デー
タ信号を直列−並列変換する装置は、信号入力端と、既
に設定された同期パターンに基づき前記信号入力端を通
して印加される直列データ信号内に入っている同期信号
のそれぞれが元々の同期信号のそれぞれと同一な位置を
有する真同期信号であるかを個別的に確認する真同期信
号確認手段と、前記真同期信号確認手段により真同期信
号でないと判明された偽同期信号を直列データ信号から
取り除く偽同期信号除去手段と、前記偽同期信号除去手
段から出力する直列データ信号内に入っている同期信号
を用いて、該直列データ信号の直列−並列変換のための
クロック信号を発生するクロック発生手段とを含む。
【００１３】
【発明の実施の形態】以下、添付した図面に基づき本発
明を具現した望ましい実施例をさらに詳しく説明する。
本発明の実施例を説明する前に同期信号に関連したＳＤ
−ＶＣＲの規格をさらに詳しく説明すれば次の通りであ
る。
明を具現した望ましい実施例をさらに詳しく説明する。
本発明の実施例を説明する前に同期信号に関連したＳＤ
−ＶＣＲの規格をさらに詳しく説明すれば次の通りであ
る。
【００１４】ＳＤ−ＶＣＲ規格によるビデオテープの各
トラックはＩＴＩ(Insert and Track Information)セク
タ、オーディオセクタ、ビデオセクタ及びサブコードセ
クタの順にデータが記録される。オーディオセクタ及び
ビデオセクタの場合を例として挙げれば、各セクタは相
互５０ビット間隔を有する二つのプリ同期信号(Pre-Syn
c.) があり、その後にそれぞれ７５０ビットを有するデ
ータ同期ブロックが位置する。各データ同期ブロックは
前段に同期信号を有する。すなわち、各データ同期ブロ
ックは同期信号を含めて７５０ビットである。そして、
各セクタ内の最初のデータ同期ブロックと二番目のプリ
同期信号間の間隔は５０ビットである。かかるＳＤ−Ｖ
ＣＲのデータのＳ／Ｐ変換を見れば、同期信号に同期さ
れ直列クロックの２５分周により得られた並列クロック
により直列データを並列化させる。その結果、７５０ビ
ットのデータ同期ブロックは２５ビット単位に並列化さ
れたデータ３０セットが得られる。ここで、並列クロッ
クの周波数は４１．８５ＭＨｚである。
トラックはＩＴＩ(Insert and Track Information)セク
タ、オーディオセクタ、ビデオセクタ及びサブコードセ
クタの順にデータが記録される。オーディオセクタ及び
ビデオセクタの場合を例として挙げれば、各セクタは相
互５０ビット間隔を有する二つのプリ同期信号(Pre-Syn
c.) があり、その後にそれぞれ７５０ビットを有するデ
ータ同期ブロックが位置する。各データ同期ブロックは
前段に同期信号を有する。すなわち、各データ同期ブロ
ックは同期信号を含めて７５０ビットである。そして、
各セクタ内の最初のデータ同期ブロックと二番目のプリ
同期信号間の間隔は５０ビットである。かかるＳＤ−Ｖ
ＣＲのデータのＳ／Ｐ変換を見れば、同期信号に同期さ
れ直列クロックの２５分周により得られた並列クロック
により直列データを並列化させる。その結果、７５０ビ
ットのデータ同期ブロックは２５ビット単位に並列化さ
れたデータ３０セットが得られる。ここで、並列クロッ
クの周波数は４１．８５ＭＨｚである。
【００１５】図３は本発明の望ましい一実施例によるＳ
Ｄ−ＶＣＲによりテープ（図示せず）から得られた直列
データのＳ／Ｐ変換装置を示す。真同期信号確認部４０
は直列データ及び直列クロックを印加され、直列データ
に入っている同期信号を検出する。かかる真同期信号確
認部４０の構成及び動作を図５に基づき説明する。同期
信号検出部４１０はＳＤ−ＶＣＲの規格により既に設定
された同期パターンと直列データに入っている同期信号
とのデータ比較に基づき同期信号を検出する。検出され
た同期信号は同期信号決定器４１１に印加される。同期
信号決定器４１１は検出された同期信号がもとの同期信
号と同一な位置を有する真同期信号かを確認する。かか
る確認のため、同期信号決定器４１１は検出された少な
くとも一つの同期信号の検出位置に基づきそれ以降の少
なくとも一つの同期信号の位置を決定する。ビデオセク
タまたはオーディオセクタの場合を例として挙げれば、
同期信号決定器４１１は最初に検出されるプリ同期信号
及びＳＤ−ＶＣＲ規格に基づき次のプリ同期信号の位置
を決定する。同期信号決定器４１１は決定された位置に
同期信号が入っていれば、その位置を真同期信号の位置
と決定する。同期信号決定器４１１は決定された位置に
応ずる制御信号を発生して同期信号イネーブルパルス発
生器４１２に供給する。
Ｄ−ＶＣＲによりテープ（図示せず）から得られた直列
データのＳ／Ｐ変換装置を示す。真同期信号確認部４０
は直列データ及び直列クロックを印加され、直列データ
に入っている同期信号を検出する。かかる真同期信号確
認部４０の構成及び動作を図５に基づき説明する。同期
信号検出部４１０はＳＤ−ＶＣＲの規格により既に設定
された同期パターンと直列データに入っている同期信号
とのデータ比較に基づき同期信号を検出する。検出され
た同期信号は同期信号決定器４１１に印加される。同期
信号決定器４１１は検出された同期信号がもとの同期信
号と同一な位置を有する真同期信号かを確認する。かか
る確認のため、同期信号決定器４１１は検出された少な
くとも一つの同期信号の検出位置に基づきそれ以降の少
なくとも一つの同期信号の位置を決定する。ビデオセク
タまたはオーディオセクタの場合を例として挙げれば、
同期信号決定器４１１は最初に検出されるプリ同期信号
及びＳＤ−ＶＣＲ規格に基づき次のプリ同期信号の位置
を決定する。同期信号決定器４１１は決定された位置に
同期信号が入っていれば、その位置を真同期信号の位置
と決定する。同期信号決定器４１１は決定された位置に
応ずる制御信号を発生して同期信号イネーブルパルス発
生器４１２に供給する。
【００１６】同期信号イネーブルパルス発生器４１２は
決定された位置に基づき直列データ上の後続する同期信
号を検出するための位置に同期され、一定した幅を有す
る同期信号イネーブルパルスを発生する。ビデオセクタ
またはオーディオセクタの場合、二番目のプリ同期信号
と直後のデータ同期ブロックとの間には５０ビット間隔
を有し、各データ同期ブロックの同期信号間には７５０
ビット間隔である。従って、同期信号イネーブルパルス
発生器４１２はこのデータ構造に適宜に同期信号を発生
する。同期信号イネーブルパルスの幅はＳＤ−ＶＣＲ規
格における同期信号が有するデータ量により決定され
る。
決定された位置に基づき直列データ上の後続する同期信
号を検出するための位置に同期され、一定した幅を有す
る同期信号イネーブルパルスを発生する。ビデオセクタ
またはオーディオセクタの場合、二番目のプリ同期信号
と直後のデータ同期ブロックとの間には５０ビット間隔
を有し、各データ同期ブロックの同期信号間には７５０
ビット間隔である。従って、同期信号イネーブルパルス
発生器４１２はこのデータ構造に適宜に同期信号を発生
する。同期信号イネーブルパルスの幅はＳＤ−ＶＣＲ規
格における同期信号が有するデータ量により決定され
る。
【００１７】図６（Ａ）〜（Ｂ）は真同期信号確認部４
０の動作説明に関連した波形図の例である。図６（Ａ）
は同期信号決定器４１１で最初のプリ同期信号から５０
ビット間隔に二回の同期信号（プリ同期信号と同期信
号）を確かめる場合である。この場合の同期信号イネー
ブルパルス（Sync.E.)はプリ同期信号区間で“ハイ”で
あり、一番目の同期信号で“ロー”となり、その後から
７５０ビット間隔で“ハイ”の数ビットのウィンドウが
繰り返される。
０の動作説明に関連した波形図の例である。図６（Ａ）
は同期信号決定器４１１で最初のプリ同期信号から５０
ビット間隔に二回の同期信号（プリ同期信号と同期信
号）を確かめる場合である。この場合の同期信号イネー
ブルパルス（Sync.E.)はプリ同期信号区間で“ハイ”で
あり、一番目の同期信号で“ロー”となり、その後から
７５０ビット間隔で“ハイ”の数ビットのウィンドウが
繰り返される。
【００１８】図６（Ｂ）は５０ビット間隔をプリ同期信
号が正しく再生されないので、同期信号確認部４１１が
次の同期信号のうち７５０ビット間隔に二つの同期信号
を確認する場合である。同期信号イネーブルパルス（Sy
nc.E.)は最初のプリ同期信号から７５０ビット間隔の二
番目の同期信号まで“ハイ”であり、７５０ビット間隔
の二番目の同期信号で“ロー”になってからそれ以降か
ら７５０ビット間隔に“ハイ”の数ビットのウィンドウ
が繰り返される。従って、同期信号イネーブルパルスが
“ハイ”の区間に存する同期信号は真同期信号であり、
その他の同期信号は７５０ビット間隔に存しない偽同期
信号である。
号が正しく再生されないので、同期信号確認部４１１が
次の同期信号のうち７５０ビット間隔に二つの同期信号
を確認する場合である。同期信号イネーブルパルス（Sy
nc.E.)は最初のプリ同期信号から７５０ビット間隔の二
番目の同期信号まで“ハイ”であり、７５０ビット間隔
の二番目の同期信号で“ロー”になってからそれ以降か
ら７５０ビット間隔に“ハイ”の数ビットのウィンドウ
が繰り返される。従って、同期信号イネーブルパルスが
“ハイ”の区間に存する同期信号は真同期信号であり、
その他の同期信号は７５０ビット間隔に存しない偽同期
信号である。
【００１９】真同期信号確認部４０により発生された同
期信号イネーブルパルスが偽同期信号除去部５０に供給
されれば、直列データと直列クロックを印加される偽同
期信号除去部５０は直列データのうち真同期信号確認部
４０から供給される同期信号イネーブルパルスが印加さ
れる間のデータを擬似同期信号挿入部６０に出力する。
かかる偽同期信号除去部５０の動作によるエラーにより
同期信号と誤認された偽同期信号が取り除かれる。直列
クロックと偽同期信号除去部５０の出力データを供給さ
れる擬似同期信号挿入部６０はＳＤ−ＶＣＲ規格に基づ
き同期信号があるべき位置に真同期信号がない場合、そ
の位置に擬似同期信号を挿入する。並列クロック発生部
２０は同期信号のエラー決定が完了された完全な同期信
号に基づき、直列クロックが２５分周された並列クロッ
クを発生する。Ｓ／Ｐ変換部３０は並列クロック発生部
２０からの並列クロックにより直列データを並列化させ
る。Ｓ／Ｐ変換部３０から出力される並列データは２５
／２４復調部（図示せず）により復調される。
期信号イネーブルパルスが偽同期信号除去部５０に供給
されれば、直列データと直列クロックを印加される偽同
期信号除去部５０は直列データのうち真同期信号確認部
４０から供給される同期信号イネーブルパルスが印加さ
れる間のデータを擬似同期信号挿入部６０に出力する。
かかる偽同期信号除去部５０の動作によるエラーにより
同期信号と誤認された偽同期信号が取り除かれる。直列
クロックと偽同期信号除去部５０の出力データを供給さ
れる擬似同期信号挿入部６０はＳＤ−ＶＣＲ規格に基づ
き同期信号があるべき位置に真同期信号がない場合、そ
の位置に擬似同期信号を挿入する。並列クロック発生部
２０は同期信号のエラー決定が完了された完全な同期信
号に基づき、直列クロックが２５分周された並列クロッ
クを発生する。Ｓ／Ｐ変換部３０は並列クロック発生部
２０からの並列クロックにより直列データを並列化させ
る。Ｓ／Ｐ変換部３０から出力される並列データは２５
／２４復調部（図示せず）により復調される。
【００２０】図４は本発明の他の一実施例によるＳＤ−
ＶＣＲによりテープ（図示せず）から得られた直列デー
タのＳ／Ｐ変換装置を示す。図４において、図３と同一
な参照番号を有するブロックは図３の対応ブロックと同
一な機能を行うのでその具体的な説明は省くこととす
る。図４の並列クロック発生部８０は偽同期信号除去部
５０から出力されるデータ、すなわち真同期信号に基づ
き並列クロックを発生する。かかる図４の並列クロック
発生部８０と図３の並列クロック発生部２０との間の機
能上の相違点は、並列クロック発生部８０はＳＤ−ＶＣ
Ｒ規格による全ての同期信号でなく、エラーにより検出
されない同期信号がありうる真同期信号を用いて並列ク
ロックを発生することである。並列クロック発生部８０
は偽同期信号除去部５０から出力された真同期信号を基
準として直列クロックが２５分周された並列クロックを
発生させる。
ＶＣＲによりテープ（図示せず）から得られた直列デー
タのＳ／Ｐ変換装置を示す。図４において、図３と同一
な参照番号を有するブロックは図３の対応ブロックと同
一な機能を行うのでその具体的な説明は省くこととす
る。図４の並列クロック発生部８０は偽同期信号除去部
５０から出力されるデータ、すなわち真同期信号に基づ
き並列クロックを発生する。かかる図４の並列クロック
発生部８０と図３の並列クロック発生部２０との間の機
能上の相違点は、並列クロック発生部８０はＳＤ−ＶＣ
Ｒ規格による全ての同期信号でなく、エラーにより検出
されない同期信号がありうる真同期信号を用いて並列ク
ロックを発生することである。並列クロック発生部８０
は偽同期信号除去部５０から出力された真同期信号を基
準として直列クロックが２５分周された並列クロックを
発生させる。
【００２１】Ｓ／Ｐ変換部３０は並列クロック発生部８
０からの並列クロックにより直列データを並列化させ
る。かかる図４の並列クロック発生部８０により発生さ
れた並列クロックによりデータが直列−並列変換される
場合、ＳＤ−ＶＣＲの規格に応じて定められた位置に同
期信号がないので、一つのデータ同期ブロックがＳＤ−
ＶＣＲ規格により定められたデータ量を越える場合が生
ずる。ビデオセクタまたはオーディオセクタを例として
挙げれば、並列クロック発生部８０に入力された同期信
号で同期信号が再生されるべき部分で再生されず、省か
れた同期信号が一つある場合、Ｓ／Ｐ変換部３０の出力
は一つの並列同期信号に２５ビットの並列データが６０
セットの場合が生ずる。
０からの並列クロックにより直列データを並列化させ
る。かかる図４の並列クロック発生部８０により発生さ
れた並列クロックによりデータが直列−並列変換される
場合、ＳＤ−ＶＣＲの規格に応じて定められた位置に同
期信号がないので、一つのデータ同期ブロックがＳＤ−
ＶＣＲ規格により定められたデータ量を越える場合が生
ずる。ビデオセクタまたはオーディオセクタを例として
挙げれば、並列クロック発生部８０に入力された同期信
号で同期信号が再生されるべき部分で再生されず、省か
れた同期信号が一つある場合、Ｓ／Ｐ変換部３０の出力
は一つの並列同期信号に２５ビットの並列データが６０
セットの場合が生ずる。
【００２２】この問題点を解決するため、並列同期信号
検出部７０及び擬似同期信号挿入部９０が使われる。並
列同期信号検出部７０はＳ／Ｐ変換部３０から出力され
る並列データのうち並列クロック発生部８０から印加さ
れる並列クロックに同期される位置から並列同期信号を
検出し、内蔵しているＳＤ−ＶＣＲ規格による同期信号
位置に基づき、エラーにより同期信号が検出されない位
置を判断する。そして、並列同期信号検出部７０はエラ
ーにより同期信号が検出されない位置に同期される並列
同期信号を出力する。擬似同期信号挿入部９０は並列同
期信号検出部７０から印加される並列同期信号をＳ／Ｐ
変換部３０から供給される並列データ内の該当位置に挿
入する。この並列同期信号の挿入位置は並列クロック発
生部８０から出力される並列クロックにより決定され
る。従って、擬似同期信号挿入部９０から出力される並
列データは各並列同期信号当たり２５ビットの並列化さ
れたデータ３０セット（２５×３０＝７５０）を有す
る。
検出部７０及び擬似同期信号挿入部９０が使われる。並
列同期信号検出部７０はＳ／Ｐ変換部３０から出力され
る並列データのうち並列クロック発生部８０から印加さ
れる並列クロックに同期される位置から並列同期信号を
検出し、内蔵しているＳＤ−ＶＣＲ規格による同期信号
位置に基づき、エラーにより同期信号が検出されない位
置を判断する。そして、並列同期信号検出部７０はエラ
ーにより同期信号が検出されない位置に同期される並列
同期信号を出力する。擬似同期信号挿入部９０は並列同
期信号検出部７０から印加される並列同期信号をＳ／Ｐ
変換部３０から供給される並列データ内の該当位置に挿
入する。この並列同期信号の挿入位置は並列クロック発
生部８０から出力される並列クロックにより決定され
る。従って、擬似同期信号挿入部９０から出力される並
列データは各並列同期信号当たり２５ビットの並列化さ
れたデータ３０セット（２５×３０＝７５０）を有す
る。
【００２３】
【発明の効果】以上述べたように、本発明による方法及
び装置は、同期信号がエラーにより検出されない場合の
みならず、エラーにより異なるデータが同期信号と誤っ
て検出される場合も安全に直列−並列変換を行える。ま
た、同期信号の挿入位置で同期信号が正しく検出されな
い位置に同期信号を挿入することにより、ＳＤ−ＶＣＲ
のための２５／２４復調過程が正しく行える。
び装置は、同期信号がエラーにより検出されない場合の
みならず、エラーにより異なるデータが同期信号と誤っ
て検出される場合も安全に直列−並列変換を行える。ま
た、同期信号の挿入位置で同期信号が正しく検出されな
い位置に同期信号を挿入することにより、ＳＤ−ＶＣＲ
のための２５／２４復調過程が正しく行える。
【図１】従来の技術によるデータのＳ／Ｐ変換装置のブ
ロック図である。
ロック図である。
【図２】（Ａ），（Ｂ）はデータのＳ／Ｐ変換時生じ得
る同期信号エラーの類型を説明する断面図である。
る同期信号エラーの類型を説明する断面図である。
【図３】本発明の望ましい一実施例によるＳＤ−ＶＣＲ
のための直列データのＳ／Ｐ変換装置を示すブロック図
である。
のための直列データのＳ／Ｐ変換装置を示すブロック図
である。
【図４】本発明の望ましい他の実施例によるＳＤ−ＶＣ
Ｒのための直列データのＳ／Ｐ変換装置を示すブロック
図である。
Ｒのための直列データのＳ／Ｐ変換装置を示すブロック
図である。
【図５】図３及び図４に示した真同期信号確認部の詳細
ブロック図である。
ブロック図である。
【図６】（Ａ），（Ｂ）は図５の真同期信号確認部から
出力する同期信号イネーブルパルスの類型を説明する図
である。
出力する同期信号イネーブルパルスの類型を説明する図
である。
２０，８０ 並列クロック発生部 ３０ Ｓ／Ｐ変換部 ４０ 真同期信号確認部 ５０ 偽同期信号除去部 ６０，９０ 擬似同期信号挿入部 ７０ 並列同期信号検出部
Claims (17)
- 【請求項１】 直列データ信号に入っている同期信号に
基づき前記直列データ信号を直列−並列変換する方法に
おいて、 既に設定された同期パターンに基づき直列データ信号に
入っている同期信号を検出する段階（ａ）と、 前記段階（ａ）から検出された同期信号のそれぞれが元
の同期信号のそれぞれと同一な直列データ信号上の位置
を有する真同期信号かを個別的に確かめる段階（ｂ）
と、 前記段階（ｂ）の確認により真同期信号でないと判明さ
れた偽同期信号を直列データ信号から取り除く段階
（ｃ）と、 前記段階（ｃ）の直列データ信号内に入っている同期信
号を用いて該直列データ信号の直列−並列変換のための
クロック信号を発生する段階（ｄ）とを含むデータの直
列−並列変換方法。 - 【請求項２】 前記段階（ｂ）は前記段階（ａ）から検
出された少なくとも一つの同期信号の検出位置に基づき
それ以降の少なくとも一つの同期信号検出位置を決定す
る段階（ｂａ１）と、段階（ｂａ１）で決定された同期
信号検出位置における同期信号の検出を行う段階（ｂａ
２）と、前記段階（ｂａ２）の遂行結果により同期信号
が検出されれば、段階（ｂａ１）で検出された同期信号
の位置を真同期信号の位置と決定する段階（ｂａ３）と
を含む請求項１に記載のデータの直列−並列変換方法。 - 【請求項３】 前記段階（ｃ）は前記決定された真同期
信号の位置に基づき偽同期信号を取り除くことを特徴と
する請求項２に記載のデータの直列−並列変換方法。 - 【請求項４】 前記段階（ｄ）は前記段階（ｃ）の直列
データ信号内の真同期信号を用いてエラーにより真同期
信号が検出されない直列データ信号内の該当位置に擬似
同期信号を挿入する段階をさらに含むことを特徴とする
請求項１に記載のデータの直列−並列変換方法。 - 【請求項５】 前記直列データ信号は標準ディジタルビ
デオカセットレコーダの規格に従って記録及び再生され
る信号である請求項１に記載のデータの直列−並列変換
方法。 - 【請求項６】 直列データ信号に入っている同期信号に
基づき前記直列データ信号を直列−並列変換する装置に
おいて、 信号入力端と、 既に設定された同期パターンに基づき前記信号入力端を
通して印加される直列データ信号内に入っている同期信
号のそれぞれが元々の同期信号のそれぞれと同一な位置
を有する真同期信号であるかを個別的に確認する真同期
信号確認手段と、 前記真同期信号確認手段により真同期信号でないと判明
された偽同期信号を直列データ信号から取り除く偽同期
信号除去手段と、 前記偽同期信号除去手段から出力する直列データ信号内
に入っている同期信号を用いて、該直列データ信号の直
列−並列変換のためのクロック信号を発生するクロック
発生手段とを含むデータの直列−並列変換装置。 - 【請求項７】 前記真同期信号確認手段は、 同期パターンに基づき直列データ信号に入っている少な
くとも二つの同期信号を検出する同期信号検出部と、 前記同期信号検出部により検出された前記少なくとも二
つの同期信号間の間隔と既に設定された間隔との比較結
果に基づき、比較された前記少なくとも二つの同期信号
が真同期信号かを定める同期信号決定部と、 前記決定された真同期信号の位置に基づき一定幅を有す
るイネーブルパルス信号を元の同期信号の置かれた位置
毎に発生するパルス信号発生部とを含む請求項６に記載
のデータの直列−並列変換装置。 - 【請求項８】 前記偽同期信号除去手段は、 前記パルス信号発生部からイネーブルパルス信号が印加
される間、前記直列データ信号入力端を通して印加され
る直列データ信号を前記クロック発生手段に出力する請
求項７に記載のデータの直列−並列変換装置。 - 【請求項９】 前記偽同期信号除去手段は、 前記決定された真同期信号の有する位置に基づき偽同期
信号を取り除くことを特徴とする請求項６に記載のデー
タの直列−並列変換装置。 - 【請求項１０】 前記偽同期信号除去手段から出力され
る直列データ信号内の真同期信号を用いて、エラーによ
り真同期信号が検出されない直列データ信号内の該当位
置に擬似同期信号を挿入し、擬似同期信号の挿入された
直列データを前記クロック発生手段に供給する擬似同期
信号挿入手段をさらに含む請求項６に記載のデータの直
列−並列変換装置。 - 【請求項１１】 標準ディジタルビデオカセットレコー
ダにおける直列データ信号を直列−並列変換する装置に
おいて、 同期信号の入っている直列データ信号のための入力端
と、 既に設定された同期パターンに基づき前記直列データ信
号入力端を通して印加される直列データ信号内に入って
いる同期信号のそれぞれが元の同期信号のそれぞれと同
一な位置を有する真同期信号であるかを個別的に確かめ
る真同期信号確認手段と、 前記真同期信号確認手段により真同期信号でないと判明
された偽同期信号を直列データ信号から取り除く偽同期
信号除去手段と、 前記偽同期信号除去手段から出力する直列データ信号内
に入っている同期信号を用いて、該直列データ信号の直
列−並列変換のためのクロック信号を発生するクロック
発生手段とを含むデータの直列−並列変換装置。 - 【請求項１２】 前記真同期信号確認手段は、 同期パターンに基づき直列データ信号に入っている少な
くとも二つの同期信号を検出する同期信号検出部と、 前記同期信号検出部により検出された前記少なくとも二
つの同期信号との間隔と既に選定された間隔との比較結
果に基づき、比較された前記少なくとも二つの同期信号
が真同期信号かを決定する同期信号決定部と、 前記決定された真同期信号の位置に基づき一定幅を有す
るイネーブルパルス信号を元の同期信号の置かれた位置
毎に発生するパルス信号発生部とを含む請求項１に記載
のデータの直列−並列変換装置。 - 【請求項１３】 前記検出される前記少なくとも二つの
同期信号はＳＤ−ＶＣＲ規格に従うビデオセクタ内のプ
リ同期信号である請求項１２に記載のデータの直列−並
列変換装置。 - 【請求項１４】 前記検出される前記少なくとも二つの
同期信号はＳＤ−ＶＣＲ規格に従うオーディオセクタ内
のプリ同期信号である請求項１２に記載のデータの直列
−並列変換装置。 - 【請求項１５】 前記偽同期信号除去手段は、 前記パルス信号発生部からイネーブルパルス信号が印加
される間、前記直列データ信号入力端を通して印加され
る直列データ信号を前記クロック発生手段に出力する請
求項１２に記載のデータの直列−並列変換装置。 - 【請求項１６】 前記偽同期信号除去手段から出力され
る直列データ信号内の真同期信号を用いて、エラーによ
り真同期信号が検出されない直列データ信号内の該当位
置に擬似同期信号を挿入し、擬似同期信号が挿入された
直列データを前記クロック発生手段に供給する擬似同期
信号挿入手段をさらに含む請求項１１に記載のデータの
直列−並列変換装置。 - 【請求項１７】 前記入力端を通して印加される直列デ
ータ信号を前記クロック発生手段により発生されたクロ
ック信号に応じて直列−並列変換する直列／並列変換器
と、 前記直列／並列変換器から出力する直列データ信号から
真同期信号を検出する同期信号検出部と、 前記同期信号検出部により検出された真同期信号を用い
て、エラーにより真同期信号が検出されない並列データ
信号内の該当位置に擬似同期信号を挿入し、擬似同期信
号の挿入された並列データを出力する擬似同期信号挿入
手段とをさらに含む請求項１１に記載のデータの直列−
並列変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR3884/1995 | 1995-02-27 | ||
| KR1019950003884A KR0185918B1 (ko) | 1995-02-27 | 1995-02-27 | 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265169A JPH08265169A (ja) | 1996-10-11 |
| JP3021345B2 true JP3021345B2 (ja) | 2000-03-15 |
Family
ID=19408863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8038397A Expired - Fee Related JP3021345B2 (ja) | 1995-02-27 | 1996-02-26 | 同期復旧に基づくデータの直列−並列変換方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5796794A (ja) |
| JP (1) | JP3021345B2 (ja) |
| KR (1) | KR0185918B1 (ja) |
| CN (1) | CN1079979C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101848403B1 (ko) | 2010-12-27 | 2018-04-12 | 엘브이엠에이취 러쉐르쉐 | 화장품 도포구 디바이스 및 이와 같은 디바이스의 사용 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1285438B1 (en) * | 2000-05-16 | 2009-09-30 | Koninklijke Philips Electronics N.V. | Information carrier and devices and method for scanning the information carrier |
| US7200767B2 (en) * | 2002-12-27 | 2007-04-03 | Texas Instruments Incorporated | Maintaining synchronization of multiple data channels with a common clock signal |
| KR20100103028A (ko) * | 2009-03-13 | 2010-09-27 | 삼성전자주식회사 | 신호 처리 방법 및 신호 처리 장치 |
| US9112520B2 (en) | 2010-08-12 | 2015-08-18 | Mediatek Inc. | Transmission interface and system using the same |
| US8648739B2 (en) * | 2010-08-12 | 2014-02-11 | Mediatek Inc. | Transmission interface and system using the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229239A (ja) * | 1985-07-30 | 1987-02-07 | Toshiba Corp | サイクリツク情報伝送装置におけるフレ−ム同期方式 |
| DE3529435A1 (de) * | 1985-08-16 | 1987-02-26 | Bosch Gmbh Robert | Verfahren zur uebertragung digital codierter signale |
| NL9002772A (nl) * | 1990-09-21 | 1992-04-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager. |
-
1995
- 1995-02-27 KR KR1019950003884A patent/KR0185918B1/ko not_active IP Right Cessation
-
1996
- 1996-02-26 JP JP8038397A patent/JP3021345B2/ja not_active Expired - Fee Related
- 1996-02-27 CN CN96105736A patent/CN1079979C/zh not_active Expired - Fee Related
- 1996-02-27 US US08/606,761 patent/US5796794A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101848403B1 (ko) | 2010-12-27 | 2018-04-12 | 엘브이엠에이취 러쉐르쉐 | 화장품 도포구 디바이스 및 이와 같은 디바이스의 사용 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1142111A (zh) | 1997-02-05 |
| JPH08265169A (ja) | 1996-10-11 |
| KR0185918B1 (ko) | 1999-04-15 |
| CN1079979C (zh) | 2002-02-27 |
| US5796794A (en) | 1998-08-18 |
| KR960032412A (ko) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0367217B1 (en) | Information signal recording and playback method and apparatus therefor | |
| EP0408343B1 (en) | Encoding device and decoding device suitable for dubbing | |
| JP3021345B2 (ja) | 同期復旧に基づくデータの直列−並列変換方法及び装置 | |
| JPS61168173A (ja) | 記録再生方式 | |
| JP3073695B2 (ja) | シンク検出及び保護回路とその方法 | |
| JPS6123590B2 (ja) | ||
| US6209117B1 (en) | Method for canceling abnormal synchronization signal | |
| JPS6052505B2 (ja) | Ｐｃｍ信号復調装置 | |
| US6430356B1 (en) | Information recording and reproducing apparatus for dubbing an audio-visual digital signal and auxiliary information recorded in a magnetic tape | |
| KR0185919B1 (ko) | Sd-vcr 데이타의 25/24 복조방법 | |
| JPH03198596A (ja) | 磁気記録再生装置 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JP3271073B2 (ja) | 磁気再生装置 | |
| KR100257250B1 (ko) | 디지털 비디오 디스크의 위상동기루프 록킹상태 판별장치 | |
| KR100223160B1 (ko) | 디지탈-브이씨알(d-vcr)의 동기신호 기록.검출방법 및 그 장치 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| KR100548223B1 (ko) | 자기기록재생기기의 버스트 에러 검출장치 및 검출방법 | |
| JPS6052504B2 (ja) | Ｐｃｍ信号伝送装置 | |
| JPH07169200A (ja) | ディジタル情報信号の再生装置 | |
| JPH0680556B2 (ja) | デジタル信号の伝送方法及びその処理装置 | |
| JPH04360070A (ja) | 磁気記録再生装置 | |
| JPH0636471A (ja) | Ｖｔｒへのデジタルデータ記録装置およびデータ再生装置 | |
| JPS63100690A (ja) | 記録再生装置 | |
| JPH05151719A (ja) | 同期保護装置 | |
| JPH11196378A (ja) | デジタル信号の処理方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |