JPH0834442B2 - ディジタル信号受信装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタルインターフェースフォーマット
等で与えられるディジタル信号を受信し、ディジタル音
声信号を復調するディジタル信号受信装置に関するもの
である。

〔従来の技術〕

ディジタルオーディオ装置間の相互接続を行う伝送規
格として日本電子機械工業会（EIAJ）CP−340「ディジ
タルオーディオインターフェース」がある。以下この規
格の概要について説明する。第６図はこの規格によるサ
ブフレームと呼ばれるデータ単位の構成を示す図であ
る。各サブフレームは32ビットから構成され、その内容
は、同期信号である先頭４ビットのプリアンブルPA、オ
ーディオ副情報データが送受される４ビットのAUXコー
ドAX、20ビットのオーディオサンプル情報DA、オーディ
オサンプルが補正されたものかどうかを示す１ビットバ
リディティフラグVF、付加的情報が送受される１ビット
のユーザーデータチャンネルUD、オーディオデータの内
容に関する情報が送受される１ビットのチャンネルステ
ータスCS、さらにプリアンブル以外のデータの誤りを検
出するための１ビットのパリティビットPBから成ってい
る。

CDやDATでは１サンプルのオーディオデータは16ビッ
トであるので、20ビットのDAエリアのうちの後半の16ビ
ットに、右端に最上位ビット（MSB）が位置するように
して送受される。またチャンネルステータスとしては、
オーディオ情報に極めて関係した情報として例えば伝送
データのチャンネル数，サンプリング周波数，ダビング
禁止コードなどが格納される。

なお図に示した32ビットデータは伝送路上ではバイフ
ェーズマーク変調が施され自己クロック抽出が容易とな
っている。

ところでこのような規格に基づく信号を受信する装置
としてはDATやディジタルアンプなどが考えられるが、
今最も簡単な構成のものとして復調部とDA変換部とを有
するいわゆるDAコンバータユニットを例にとって以下の
説明を行なう。

第７図にDAコンバータユニットの回路構成の概略を示
す。図において、ディジタル信号入力端子31から供給さ
れた信号は復調回路32においてクロック抽出がなされ、
バイフェーズ復調が行われオーディオデータが分離され
て再生されたクロック信号とともにDAコンバータ33に供
給される。そしてDAコンバータ33においてアナログオー
ディオ信号に変換され、ローパスフィルタやラインアン
プ等のアンプ34を通してオーディオ出力端子35より出力
される。他の構成においては例えば復調回路32とDAコン
バータ33との間にオーバーサンプリング型のディジタル
フィルタを挿入することにより後段のローパスフィルタ
の次数軽減を図ったものもある。

なおこの図ではオーディオ信号として１チャンネル分
しか示していないが、一般的にはディジタルインターフ
ェースでは２チャンネルのオーディオデータが１サブフ
レーム毎に時分割して送受されるので、復調回路32から
は２チャンネルのディジタルオーディオ信号が16ビット
（ないしそれ以上）毎に交互に出力され、DAコンバータ
33の前段もしくは後段にてチャンネル分離がなされ、L/
Rの２チャンネルのオーディオ信号として出力される。

ところで、ディジタルインターフェースの入力信号と
してはCDやDATさらにBSチューナーなど様々な装置から
の信号が供給され、そのディジタルオーディオ信号のサ
ンプリング周波数F_sは少なくとも32KHz,44.1KHz,48KHz
の３種類が存在する。ディジタルインターフェースフォ
ーマットでは、伝送レートはF_sに応じて変化するように
なっており、第６図における１ビットは64倍のF_sの周波
数、すなわち１サブフレームはF_sの２倍の周波数となっ
ている。

〔発明が解決しようとする課題〕

そのためあるF_sの信号を受信し、オーディオ信号を再
生している途中で入力信号のF_sが変化した場合、復調回
路32では受信信号のF_sの変化にクロック抽出がすぐには
追従できず、周波数や位相の不安定なクロックが再生さ
れる。従ってディジタルオーディオ信号が正しく分離さ
れないばかりでなく、DAコンバータ33へ送られるクロッ
ク信号も当然乱れたものとなっていしまう。この結果、
アナログオーディオ信号には雑音が生じてしまい、極端
な場合にはスピーカを破損してしまうという問題点があ
った。

本発明は上述のような従来のものの問題点を解消する
ためになされたもので、受信しているディジタルインタ
ーフェース信号のF_sが変化した場合や、受信入力信号を
供給しているコネクタの抜き差しを行ったりした場合な
どの過渡的な状態においてもオーディオ信号に雑音の生
じないディジタル信号受信装置を得ることを目的として
いる。

〔課題を解決するための手段〕

以上のように、この発明に係るディジタル信号受信装
置は、一単位が少なくとも所定長のディジタル信号およ
びその同期信号としてのプリアンブル信号から構成され
る所定のフォーマットのディジタル信号を受信する装置
であって、前記受信したデジタル信号からプリアンブル
を検出する第１の検出手段と、前記受信したデジタル信
号に同期したクロックを入力し前記受信したディジタル
信号の前記プリアンブルが検出されるべきところの近傍
に、その周期が前記プリアンブルの周期に等しく、所定
の時間幅の信号であるウインドウを生成するウインドウ
生成手段と、前記ウインドウ内に検出したプリアンブル
が存在するか否かを検出する第２の検出手段と、前記ウ
インドウ内にプリアンブルが存在しない場合、ディジタ
ル信号を補正する補正手段と、プリアンブルが前記ウイ
ンドウ内に存在しないことが複数単位連続して起こった
場合前記補正されたディジタル信号またはこれをディジ
タルアナログ変換したアナログ信号を所定期間ミュート
するミュート手段とを備えるようにしたものである。

また、本発明に係るディジタル信号受信装置は、一単
位が少なくとも所定長のディジタル信号，前記ディジタ
ル信号中の誤りが検出可能な誤り検出符号および前記デ
ィジタル信号の同期信号としてのプリアンブル信号から
構成される所定のフォーマットのディジタル信号を受信
する装置であって、前記誤り検出符号を用いてディジタ
ル信号の誤りを検出する誤り検出手段と、前記受信した
デジタル信号からプリアンブルを検出する第１の検出手
段と、前記受信したデジタル信号に同期したクロックを
入力し前記受信したディジタル信号の前記プリアンブル
が検出されるべきところの近傍に、その周期が前記プリ
アンブルの周期に等しく、所定の時間幅の信号であるウ
インドウを生成するウインドウ生成手段と、前記ウイン
ドウ内に検出したプリアンブルが存在するか否かを検出
する第２の検出手段と、前記ウインドウ内にプリアンブ
ルが存在しないかあるかは誤り状態が複数単位連続して
起こった場合、ディジタル信号を補正する補正手段と、
プリアンブルが前記ウインドウ内に存在しないかあるい
は誤り状態が複数単位連続して起こった場合、前記補正
されたディジタル信号またはこれをディジタルアナログ
変換したアナログ信号を所定期間ミュートするミュート
手段とを備えるようにしたものである。

〔作用〕

従って受信信号のF_sが変化した場合など連続したプリ
アンブル信号の欠落が発生した場合またはプリアンブル
欠落もしくはディジタルオーディオ信号の誤り状態が検
出された場合には、本発明ではプリアンブルの欠落また
はプリアンブル欠落もしくはディジタルオーディオ信号
の誤り状態が生じた始めの状態においてオーディオ信号
は補正された信号として出力され、その後ミュートされ
て無音状態となり、正しいオーディオ信号が再生できる
状態になった後、ミュートが解除される。

〔実施例〕

以下この発明の一実施例を図について説明する。第１
図は本発明の一実施例によるディジタル信号受信装置の
ブロック構成を示した図である。図において、１はプリ
アンブル信号検出回路、２はPLLなどによるクロック再
生回路、３はタイミング発生回路、４はANDゲート、５
はプリアンブル欠落検出回路、６はプリアンブル欠落回
数を計数するカウンタ、７はミュート信号発生回路、８
はバイフェーズ復調回路、９はオーディオ信号補正回
路、10はミュート用ANDゲート、20はミュート手段であ
り、ミュート信号発生回路７及びミュート用ANDゲート1
0からなる。11はオーディオ信号出力端子である。

第２図は第１図の装置の動作タイミングを示す図であ
る。以下第１図，第２図を用いて本実施例の動作を説明
する。ディジタルインターフェース信号の受信入力端子
31に供給された信号RXはプリアンブル検出回路１とバイ
フェーズ復調回路８に入力される。プリアンブル検出回
路１に於いては、第６図にてPAとして示したプリアンブ
ル信号が検出されPASG信号として出力される。プリアン
ブルのパターンは本来のバイフェーズ変調では出現しな
いパターンが選ばれており、これを見つけることにより
プリアンブル検出を行うことが可能である。PASG信号は
第２図（ｂ）のように出力され、クロック再生回路２と
タイミング発生回路３さらにはANDゲート４の一方の入
力端に与えられる。

クロック再生回路２の構成を第３図に示す。第３図に
おいて、入力端子201に与えられたPASG信号は、位相比
較回路202の一方の入力として与えられる。電圧制御形
発振器VCO204はあらかじめ設定されたフリーラン周波数
で発振し、そのクロックVCOOをカウンタ205にて分周し
てREFK信号を出力し、位相比較的の他方の入力に与え
る。位相比較的202ではPASGとREFKとを位相比較し、位
相差に応じた電圧を作り出しローパスフィルタLPF203を
介してVCO204にフィードバックし、位相差が小さくなる
ように発振周波数を変化させる。

例えばVCO204のフリーラン周波数をF_sの512倍の近辺
に設定し、カウンタ205の分周を1/256としておき、F_sの
２倍に近い周波数のREFK信号を発生させ、定常状態では
F_sの２倍の周波数で発生するPASG信号に対し周波数及び
位相が同期するようにしている。そしてマスタークロッ
クPLCKとしてはカウンタ205からVCOOの1/4のF_s×128の
周波数のクロックを取り出して出力端子206より出力す
る。

タイミングが発生回路３はクロック再生回路２より上
述のマスタークロックPLCKを受け、またサブフレームの
開始位置を示す情報としてPASGを受け、これにより他の
回路ブロックにて必要な各種のタイミング信号を発生さ
せ供給するためのものである。

タイミング発生回路３はPASG信号をリセット信号と
し、マスタークロックPLCK信号をクロックとするカウン
タとそのカウンタ出力をデコードし、各タイミング信号
を作るデコーダから構成されており、もしPASG信号が欠
落した場合にもPASG信号が与えられた前サブフレームか
らマスタークロックを計数してカウンタの自走により所
定のタイミング信号を生成できる。また、実際にはPASG
信号をそのままカウンタのリセット信号として使うとプ
リアンブルでない所で誤検出によりPASGが発生した場合
にカウンタがリセットされ誤ったタイミング信号が生成
されてしまうので、例えば、プリアンブルが一旦検出さ
れるまでは常にPASGをそのままリセット信号として入力
し、正しくプリアンブルが検出された後は、後述するよ
うな保護ウインドによってゲートをかけたPASGをリセッ
ト信号とすることにより、誤動作を防ぐことができる。
図示したPAW信号がこの保護ウインドであって、正しい
プリアンブル信号が検出された所からマスタークロック
を計数し次にプリアンブル信号が検出されるべき所の近
傍に設定された所定の時間幅の信号で、第２図（ｃ）に
示している。ANDゲート４においてはPASGとPAWとのゲー
トをとり信頼性の高いプリアンブル検出信号GPA（第２
図（ｄ））を生成し、プリアンブル欠落検出回路５及
び、欠落回数計数用カウンタ６に供給している。

プリアンブル欠落検出回路５は入力されるべきGPAが
入力されなかったことを検出し、プリアンブルの欠落し
たサブフレーム毎にパルスを生成するものであって、そ
の構成の一例を第４図に、また、その詳細なタイミング
を第５図に示す。第４図において、フリップフロップ50
4のセット入力端子501にはGPA信号、クロック入力端子5
02にはPAW信号が入力されておりその立下り点でデータ
“0"を読込むのでＱ出力は“0"になり、保護ウインドPA
W内にプリアンブル検出信号PASGがあるときには第５図
（ｅ）に示すごとくすぐに“1"となる。ところがプリア
ンブルが欠落したときにはそのサブフレーム間はＱ出力
は“0"になるので、ORゲート505によりタイミング発生
回路３よりのRST信号とのORをとることにより、プリア
ンブルの欠落したサブフレームに対するパルスPANGが得
られる。プリアンブル欠落検出回路５の出力PANG（第２
図（ｅ））はカウンタ６及び補正回路９に供給される。

カウンタ６はプリアンブルの欠落したサブフレームの
連続回数を計数するためのもので、プリアンブル検出信
号GPAをリセット信号とし、プリアンブル欠落信号PANG
をクロック信号としており、例えば２サブフレーム連続
してプリアンブルが欠落した場合に第２図（ｇ）のごと
くSPNGパルスを出力し、ミュート信号発生回路７に与え
る。ミュート信号発生回路７ではカウンタ６よりのパル
スを受け第２図（ｈ）に示す所定期間Tm幅のミュート信
号MUTEを生成する。ここでミュート信号を生成する手段
としては例えば抵抗とコンデンサの時定数でミュート時
間幅を決めるワンショットマルチバイブレータや、また
ディジタル的に基準となるクロックを計数するカウンタ
等によって構成するもののいずれであっても構わない。

一方ディジタル受信信号RXはバイフェーズ復調回路８
に入力され、タイミング発生回路３から供給されるクロ
ックを用いて復調される。そして復調データの内の16bi
tないしそれ以上のオーディオデータビットDMDTが抜き
出されて補正回路９に入力される。補正回路９ではプリ
アンブル欠落検出回路５の出力である欠落信号PANGがあ
った場合にそのプリアンブルの欠落したサブフレームに
対応するオーディオデータに対して、前値保持等の補正
処理を行なう。第２図（ｆ）がPANGを受けて補正すべき
期間を示す信号COMPである。第２図（ｉ）においてはCP
DTと示したデータ部分が前値保持による補正処理がなさ
れた部分であって、図のようにLch,Rch独立に補正が行
われる。この補正された後のデータDADTはANDゲート10
の一方の入力端に入力され、ANDゲート10の他方の入力
端にはミュート信号発生回路７からのミュート信号MUTE
が供給されるので、ANDゲート10の出力すなわちディジ
タルオーディオ信号出力端子11の信号は第２図（ｉ）に
示すごとく、受信信号F_sが切換わった点において始めは
補正処理がなされ、その後ミューティングされたデータ
となる。上述のミュート信号を発生する期間は切換わっ
たF_sに対してクロック再生回路２が追従し、クロックの
位相及び周波数が同期するのに要する時間より長く設定
され、安定したディジタルオーディオ信号を出力するこ
とができるようになった後、ミューティングは解除され
切換わったF_sに対応するオーディオ信号を再生できる。

このように、本実施例によれば、プリアンブル信号が
欠落するとこれを検出して前値保持等の補正処理を行な
い、その欠落が２回以上連続すると所定期間ミュートを
かけるようにしたので、ディジタルオーディオ信号のF_s
が変化した場合や受信入力信号を供給しているコネクタ
の抜き差しを行ったりした過渡的な状態でも雑音を生じ
ず、スピーカを破損したりすることのないものが得られ
る。

なお上記実施例ではディジタルデータの段階でオーデ
ィオミュートを施したものを示したが、第７図に示した
ようなDAコンバータユニットやディジタル入力アンプ等
においてはDAC33ないしアンプ34の出力にアナログ的に
ミュートを行なうためのリレー等が挿入されているの
で、これを利用してミューティングを行なうことも可能
である。又前置ホールドにより同じ値を出力する事によ
り雑音を防ぐ事もできる。

また上記実施例の説明においてはプリアンブル欠落検
出回路を２としたが、これが他の値でもよいことは明ら
かである。

さらに補正処理は前値保持に限らず、また、プリアン
ブルが欠落したときのみに処理を行なうのではなく、他
の条件、例えば受信信号のパリティチェック結果が誤り
を検出したときにも補正を行うようにしてもよい。

第８図はこのようにプリアンブルが欠落したときのみ
ならず受信信号のパリティチェック結果が誤りを検出し
たときにも補正を行う、本発明の他の実施例によるディ
ジタル信号受信装置のブロック構成図である。図におい
て、第１図と同一符号は同一のものを示す。201,202,20
3,204はそれぞれPLL回路２を構成する位相比較器，ロー
パスフィルタ（LPF），電圧制御型発振器（VCO），分周
器である。また12は誤り検出回路、13は第２のカウン
タ、14は補正制御回路である。

次に第９図及び第10図の動作タイミング図を用いて本
実施例の動作を説明する。まずディジタルインターフェ
ース信号の受信入力端子31に供給された信号RXはプリア
ンブル検出回路１とバイフェーズ復調回路８に入力され
る。プリアンブル検出回路１に於ては第９図にてPAとし
て示した一定間隔毎に付加されているプリアンブル信号
を検出し、PASG信号として出力する。プリアンブル信号
のパターンは本来のバイフェーズ変調では出現しないパ
ターンが選ばれており、これを見つけることによりプリ
アンブル検出を行なうことが可能である。PASG信号は第
９図（ｂ）のように出力され、PLL回路２とタイミング
発生回路３さらにはANDゲート４の一方の入力に与えら
れる。PLL回路２に於いては、VCO203が予め設定された
フリーラン周波数で発振し、そのクロック出力を分周器
204にて分周して位相比較器201の一方の入力とする。位
相比較器201の他方の入力にはPASG信号が入力され、こ
の両者の位相を比較し、位相差に応じた電圧を作りLPF2
02を介してVCO203にフィードバックし、位相差が小さく
なる方向に発振周波数を変化させる。

例えばVCOのフリーラン周波数をF_sの512倍の近辺に設
定し、分周器の分周比を1/256としておき、F_sの２倍近
辺の周波数のクロックを発生させ、定常状態ではF_sの２
倍の周波数を有するPASG信号と位相比較することによ
り、周波数及び位相の同期したクロックを抽出するよう
にしている。このときのマスタークロックPLCKとしては
分周器205の分周途中からVCO出力の1/4の分周比の128×
F_sの周波数のものを取出すようにする。

タイミング発生回路３はPLL回路２より上述のマスタ
ークロックPLCKを受け、またサブフレームの開始位置を
示す情報としてPASG信号を受け、これにより他の回路ブ
ロックにて必要な各種のタイミング信号を生成し、供給
するためのものである。タイミング発生回路３は主とし
てPASG信号をリセット信号とし、マスタークロックPLCK
信号をクロックとするカウンタと、そのカウンタ出力を
デコードし、各タイミング信号を作るデコーダから構成
されており、もしPASG信号が欠落した場合にもPASG信号
が与えられた前サブフレームからマスタークロックを計
数してカウンタの自走により所定のタイミング信号を生
成する。また、実際にはPASG信号を、そのままカウンタ
のリセット信号として使うと、プリアンブルでない所で
誤検出によりPASG信号が発生した場合にカウンタがリセ
ットされ、誤ったタイミング信号が生成されてしまうの
で、例えばプリアンブル信号が一旦検出されるまでは、
常にPASG信号をそのままリセット信号として入力し、正
しくプリアンブルが検出された後は、後述するような保
護ウインドによってゲートをかけたPASG信号をリセット
信号とすることにより、誤動作を防ぐ。第９図（ｃ）に
図示したPAW信号がこの保護ウインドであって、正しい
プリアンブル信号が検出された所からクロックを計数
し、次にプリアンブル信号が検出されるべき所の近傍に
設定された所定の時間幅の信号である。

ANDゲート４においてはPASG信号とPAW信号とのゲート
をとり信頼性の高いプリアンブル検出信号GPA（第９図
（ｄ））を生成し、プリアンブル欠落検出回路５及び欠
落回数計数用カウンタ６に供給している。プリアンブル
欠落検出回路５はほぼ一定間隔毎に入力されるべきGPA
信号が入力されなかったことを検出し、プリアンブルの
欠落したサブフレーム毎に第10図（ｃ）に示すようなパ
ルスPANGを生成する。第１のカウンタ６はプリアンブル
欠落の生じたサブフレームの連続個数を計数するための
もので、プリアンブル検出信号GPAをリセット信号と
し、プリアンブル欠落信号PANGをクロック信号としてお
り、例えば２サブフレーム連続してプリアンブルが欠落
した場合第10図（ｅ）のごとくパルスSPAを出力し、ミ
ュート信号発生回路７に与える。

一方、ディジタル入力信号RXはバイフェーズ復調回路
８に入力され、タイミング発生回路３から供給される基
準クロックを用いて復調される。復調データは誤り検出
回路12と補正回路９に与えられ、誤り検出回路12に於て
は、第４図に示したパリティチェックビットを利用し
て、ディジタルオーディオデータ及びその他の付加デー
タ中に誤りがないかどうかを検出し、誤りが検出された
場合に第10図（ｄ）のごとくパルスPTNGを出力し、第２
のカウンタ13と補正制御回路14とに供給する。第２のカ
ウンタ13は第１のカウンタ６と類似の動作をし、誤り状
態のサブフレームの連続個数を計数するためのものであ
って、例えば２サブフレーム連続して誤り状態であった
ときに第９図（ｂ）に示すごとくパルスを出力し、ミュ
ート信号発生回路７に供給する。

補正回路９に於ては、復調データの内の16ビットない
し、それ以上のオーディオデータビットが抜き出される
とともに、補正制御回路10からの指令により、対応する
オーディオデータに前値ホールド等による補正処理を行
なう。前値ホールドとは、前の値をそのまま保持する処
理であって、Lch,Rchそれぞれ独立に補正が行なわれ
る。補正制御回路14は誤り検出パルスPTNG及びプリアン
プル欠落検出パルスPANGを受け、誤り状態の生じたある
いはプリアンブルの欠落したサブフレームのオーディオ
データを補正するように制御信号CPCM（第10図（ｉ））
を生成し、補正回路に与える。

ミュート信号発生回路７はカウンタ６及びカウンタ13
の出力を受けて、所定期間幅Tmのミュート出力MUTEを生
成するものであり、プリアンブル欠落状態あるいは誤り
検出状態のいずれかが複数サブフレームにわたって連続
して発生した場合にミュートを行なうようにする。例え
ば第９図（ｃ），（ｄ）にはF_sの切換わり点CHGにおい
てPANGは連続的に生じるが、必ずしも連続的に誤りとは
ならず、PTNGが出力されないサブフレームもある状態を
示している。第４図に示すデータ構成の場合、誤り検出
は１ビットのパリティビットにより行なっているので、
誤りの見逃しも発生しやすく、このような状態は容易に
生じる。このようなときには、PANGが２回連続したこと
を検出して出力されるパルスSPA（第10図（ｅ））によ
ってミュート信号MUTEが生成され、第10図（ｊ））のご
とく出力される。また、第10図（ｇ）），（ｈ）には逆
にPTNGは連続的に発生するが、プリアンブル信号が欠落
したと判定されないサブフレームもある状態を示してい
る。このような場合にはPTNGが２回連続したことを検出
して出力されるパルス（図示せず）によってMUTE信号が
生成され同様に第10図（ｊ）のごとく出力される。ここ
で、具体的にミュート信号を生成する手段としては、例
えば抵抗とコンデンサの時定数で、ミュート時間幅を決
めるワンショットマルチバイブレータやまたディジタル
的に基準となるクロックを計数するカウンタ等によって
構成するもののいずれであっても構わない。

ミュート信号発生回路14の出力MUTE信号はANDゲート1
0の一方の入力に供給され、他方の入力には，補正回路1
2から補正後のオーディオデータが与えられるので、AND
ゲート10の出力、即ちディジタルオーディオ信号出力端
子11の信号DAOTは第10図（ｋ）に示すごとく、受信信号
のF_sが切換わった後、始めのTc期間は補正されたデータ
となり、その後ミュートされた“0"レベルのデータとな
る。

上述のミュート信号を発生する期間Tmは切換わったF_s
に対してクロック再生回路２が追従し、クロックの位相
及び周波数が同期するのに要する時間より長く設定さ
れ、安定したディジタルオーディオ信号を出力すること
ができるようになった後、ミューティングが解除され、
切換わったF_sに対応するオーディオ信号を再生する。

なお、上記の説明においては、プリアンブル欠落の連
続性を検出する手段としてのカウンタ６と誤り状態の連
続性を検出する手段としてのカウンタ13とを別個に設
け、夫々の状態の連続性のいずれかが発生したときに、
ミュートするようにしているが、カウンタを一つとして
プリアンブル欠落あるいは誤り状態のいずれかの状態の
生じたサブフレーム数を計数することにより、上記少な
くともいずれか一方の状態が続いた場合にミュートする
構成としても良い。

また、この他の実施例では、ディジタルデータの段階
でオーディオミュートを施すようにしたものを示した
が、第４図に示したようなDAコンバータユニットやディ
ジタル入力アンプ等においてはDAC33の出力ないしアン
プ34の出力にアナログ的にミュートを行なうためのリレ
ー等が挿入されているので、これを利用してミューティ
ングを行なうことも可能である。

また、上記他の実施例の説明においては、ミュート信
号を生成する条件としてプリアンブルの欠落数と誤り状
態の連続数をそれぞれ２としたが、これらが他の値でも
良いことは明らかである。

更にまた上記他の実施例では、ディジタルデータを
“0"にするかあるいはリレーでアナログ出力をオフにす
ることによりミュートをかけるようにしたが、前値ホー
ルドを連続的に行うようにしてもよく、上記実施例と同
様の効果を奏する。

〔発明の効果〕

以上のように、この発明に係るディジタル信号受信装
置によれば、一単位が少なくとも所定長のディジタル信
号およびその同期信号としてのプリアンブル信号から構
成される所定のフォーマットのディジタル信号を受信す
る装置であって、前記受信したデジタル信号からプリア
ンブルを検出する第１の検出手段と、前記受信したデジ
タル信号に同期したクロックを入力し前記受信したディ
ジタル信号の前記プリアンブルが検出されるべきところ
の近傍に、その周期が前記プリアンブルの周期に等し
く、所定の時間幅の信号であるウインドウを生成するウ
インドウ生成手段と、前記ウインドウ内に検出したプリ
アンブルが存在するか否かを検出する第２の検出手段
と、前記ウインドウ内にプリアンブルが存在しない場
合、ディジタル信号を補正する補正手段と、プリアンブ
ルが前記ウインドウ内に存在しないことが複数単位連続
して起こった場合、前記補正されたディジタル信号また
はこれをディジタルアナログ変換したアナログ信号を所
定期間ミュートするミュート手段とを備えるようにした
もので、これにより、プリアンブル信号の欠落が発生し
た場合に、プリアンブル信号の欠落が生じた始めの状態
において、オーディオ信号は補正された信号として出力
され、その後ミュートされて無音状態となり、正しいオ
ーディオ信号が再生できる状態になった後ミュートを解
除でき、受信入力信号を供給しているコネクタの抜き差
しを行ったりした場合などの過渡的な状態においても、
オーディオ信号に雑音が生じないディジタル信号受信装
置が得られる効果がある。

また、本発明に係るディジタル信号受信装置によれ
ば、一単位が少なくとも所定長のディジタル信号，前記
ディジタル信号中の誤りが検出可能な誤り検出符号およ
び前記ディジタル信号の同期信号としてのプリアンブル
信号から構成される所定のフォーマットのディジタル信
号を受信する装置であって、前記誤り検出符号を用いて
ディジタル信号の誤りを検出する誤り検出手段と、前記
受信したデジタル信号からプリアンブルを検出する第１
の検出手段と、前記受信したデジタル信号に同期したク
ロックを入力し前記受信したディジタル信号の前記プリ
アンブルが検出されるべきところの近傍に、その周期が
前記プリアンブルの周期に等しく、所定の時間幅の信号
であるウインドウを生成するウインドウ生成手段と、前
記ウインドウ内に検出したプリアンブルが存在するか否
かを検出する第２の検出手段と、前記ウインドウ内にプ
リアンブルが存在しないかあるかは誤り状態が複数単位
連続して起こった場合、ディジタル信号を補正する補正
手段と、プリアンブルが前記ウインドウ内に存在しない
かあるいは誤り状態が複数単位連続して起こった場合、
前記補正されたディジタル信号またはこれをディジタル
アナログ変換したアナログ信号を所定期間ミュートする
ミュート手段とを備えるようにしたもので、これによ
り、プリアンブル信号の欠落もしくはディジタル信号の
誤りが発生した場合に、プリアンブル信号の欠落もしく
はディジタル信号の誤りが生じた始めの状態において、
オーディオ信号は補正された信号として出力され、その
後ミュートされて無音状態となり、正しいオーディオ信
号が再生できる状態になった後ミュートを解除でき、受
信入力信号を供給しているコネクタの抜き差しを行った
りした場合などの過渡的な状態においても、オーディオ
信号に雑音が生じないディジタル信号受信装置が得られ
る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるディジタル信号受信装
置を示すブロック構成図、第２図は第１図の装置の動作
を示すタイミング図、第３図は第１図中のクロック再生
回路の詳細構成を示すブロック図、第４図は第１図の装
置の中のプリアンブル欠落検出回路の一構成例を示す回
路図、第５図は第４図の回路の動作を示すタイミング
図、第６図は本発明を適用するディジタルインターフェ
ースフォーマットのデータ構成の一例を示すデータ構成
図、第７図は本発明を適用しうる装置の一例であるDAコ
ンバータユニットのブロック構成図、第８図は本発明の
他の実施例を示すブロック構成図、第９図及び第10図は
第８図の装置の動作を示すタイミング図である。 図において、31はディジタル受信信号入力端子、１はプ
リアンブル検出回路、５はプリアンブル欠落検出回路、
６はカウンタ、７はミュート信号発生回路、９は補正回
路、10はミュート用ゲート、12は誤り検出回路、13はカ
ウンタ、14は補正制御回路、20はミュート手段である。 なお図中同一符号は同一又は相当部分を示す。

フロントページの続き (56)参考文献 特開 昭58−56202（ＪＰ，Ａ) 特開 昭61−198469（ＪＰ，Ａ) 特開 昭62−66778（ＪＰ，Ａ) 特開 昭58−212272（ＪＰ，Ａ) 特開 昭61−59668（ＪＰ，Ａ) 特開 昭55−158711（ＪＰ，Ａ) 実開 昭62−171047（ＪＰ，Ｕ) 特公 平７−46469（ＪＰ，Ｂ２)

Claims (2)

【特許請求の範囲】
1. 【請求項１】一単位が少なくとも所定長のディジタル信
   号およびその同期信号としてのプリアンブル信号から構
   成される所定のフォーマットのディジタル信号を受信す
   る装置であって、 前記受信したデジタル信号からプリアンブルを検出する
   第１の検出手段と、 前記受信したデジタル信号に同期したクロックを入力し
   前記受信したディジタル信号の前記プリアンブルが検出
   されるべきところの近傍に、その周期が前記プリアンブ
   ルの周期に等しく、所定の時間幅の信号であるウインド
   ウを生成するウインドウ生成手段と、 前記ウインドウ内に検出したプリアンブルが存在するか
   否かを検出する第２の検出手段と、 前記ウインドウ内にプリアンブルが存在しない場合、デ
   ィジタル信号を補正する補正手段と、 プリアンブルが前記ウインドウ内に存在しないことが複
   数単位連続して起こった場合、前記補正されたディジタ
   ル信号またはこれをディジタルアナログ変換したアナロ
   グ信号を所定期間ミュートするミュート手段とを備えた
   ことを特徴とするディジタル信号受信装置。
2. 【請求項２】一単位が少なくとも所定長のディジタル信
   号，前記ディジタル信号中の誤りが検出可能な誤り検出
   符号および前記ディジタル信号の同期信号としてのプリ
   アンブル信号から構成される所定のフォーマットのディ
   ジタル信号を受信する装置であって、 前記誤り検出符号を用いてディジタル信号の誤りを検出
   する誤り検出手段と、 前記受信したデジタル信号からプリアンブルを検出する
   第１の検出手段と、 前記受信したデジタル信号に同期したクロックを入力し
   前記受信したディジタル信号の前記プリアンブルが検出
   されるべきところの近傍に、その周期が前記プリアンブ
   ルの周期に等しく、所定の時間幅の信号であるウインド
   ウを生成するウインドウ生成手段と、 前記ウインドウ内に検出したプリアンブルが存在するか
   否かを検出する第２の検出手段と、 前記ウインドウ内にプリアンブルが存在しないかあるい
   は誤り状態が複数単位連続して起こった場合、ディジタ
   ル信号を補正する補正手段と、 プリアンブルが前記ウインドウ内に存在しないかあるい
   は誤り状態が複数単位連続して起こった場合、前記補正
   されたディジタル信号またはこれをディジタルアナログ
   変換したアナログ信号を所定期間ミュートするミュート
   手段とを備えたことを特徴とするディジタル信号受信装
   置。