JPH0222572B2 - - Google Patents
Info
- Publication number
- JPH0222572B2 JPH0222572B2 JP4210185A JP4210185A JPH0222572B2 JP H0222572 B2 JPH0222572 B2 JP H0222572B2 JP 4210185 A JP4210185 A JP 4210185A JP 4210185 A JP4210185 A JP 4210185A JP H0222572 B2 JPH0222572 B2 JP H0222572B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- split
- range
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims description 31
- 230000007717 exclusion Effects 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000003708 edge detection Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔概要〕
入力される再生クロツクとスプリツトフエーズ
信号との排他的論理和出力信号に基づく積分処理
を排他的論理和出力信号に生ずるジツタの期間の
間生ぜしめないようにして得られる積分信号を再
生クロツクに同期させて入力スプリツトフエーズ
信号からNRZ信号を発生させるようにしたもの
である。
信号との排他的論理和出力信号に基づく積分処理
を排他的論理和出力信号に生ずるジツタの期間の
間生ぜしめないようにして得られる積分信号を再
生クロツクに同期させて入力スプリツトフエーズ
信号からNRZ信号を発生させるようにしたもの
である。
本発明はスプリツトフエーズ信号復号回路に関
し、更に詳しく云えばスプリツトフエーズ信号か
らNRZ信号を復号する際のスプリツトフエーズ
信号中のジツタの影響排除の完全性を追求したス
プリツトフエーズ信号復号回路に関する。
し、更に詳しく云えばスプリツトフエーズ信号か
らNRZ信号を復号する際のスプリツトフエーズ
信号中のジツタの影響排除の完全性を追求したス
プリツトフエーズ信号復号回路に関する。
デイジタル通信等においては、その系の中で１
つの信号形式から他の信号形式に変換されてその
通信を全うし得るように構成されているものがあ
る。例えば、自動車電話システムである。このシ
ステムにおいて所要の通信を行なうためにその過
程でスプリツトフエーズ信号をNRZ信号に復号
することが必要である。その復号化において何ら
の問題を提起しないことが望まれるところである
が、実際には復号対象となる信号にジツタが生じ
てしまい、これがため通信に支障が現れてしまう
という不都合がある。
つの信号形式から他の信号形式に変換されてその
通信を全うし得るように構成されているものがあ
る。例えば、自動車電話システムである。このシ
ステムにおいて所要の通信を行なうためにその過
程でスプリツトフエーズ信号をNRZ信号に復号
することが必要である。その復号化において何ら
の問題を提起しないことが望まれるところである
が、実際には復号対象となる信号にジツタが生じ
てしまい、これがため通信に支障が現れてしまう
という不都合がある。
スプリツトフエーズ信号をNRZ信号に変換す
る従来のスプリツトフエーズ信号復号回路には、
入力されるスプリツトフエーズ信号と再生クロツ
クの排他的論理和をとつて得られるNRZ信号
（ジツタ、雑音を含む）を次のビツトとの極性反
転点でのジツタを除外し得る範囲内で積分し、そ
の極性を再生クロツクに同期して判定して再生
NRZ信号を発生する形式のものがある。
る従来のスプリツトフエーズ信号復号回路には、
入力されるスプリツトフエーズ信号と再生クロツ
クの排他的論理和をとつて得られるNRZ信号
（ジツタ、雑音を含む）を次のビツトとの極性反
転点でのジツタを除外し得る範囲内で積分し、そ
の極性を再生クロツクに同期して判定して再生
NRZ信号を発生する形式のものがある。
しかしながら、この従来回路における積分形式
が上述の如きものであるから、従来回路はスプリ
ツトフエーズ信号のビツト内の極性反転点におけ
るジツタをその積分範囲内に存在せしめてしまう
ため、ビツト誤り率特性は相対的に劣化するとい
う欠点を有する。
が上述の如きものであるから、従来回路はスプリ
ツトフエーズ信号のビツト内の極性反転点におけ
るジツタをその積分範囲内に存在せしめてしまう
ため、ビツト誤り率特性は相対的に劣化するとい
う欠点を有する。
第１図は本発明のスプリツトフエーズ信号復号
回路の基本構成を示す。
回路の基本構成を示す。
第１図において、１は再生クロツク及びスプリ
ツトフエーズ信号の排他的論理和をとる排他的論
理和回路である。該回路の出力信号は積分回路２
に供給される。この積分回路は再生クロツクに応
答する除外信号発生回路３から発生される除外信
号の間排他的論理和信号に基づく積分を行なわな
いように構成されている。４は積分回路２の出力
信号を再生クロツクに同期させて再生NRZ信号
を出力する出力回路である。出力回路４における
同期には、再生クロツクを直接用いる場合と、再
生クロツクから同期化成分を出力する除外信号発
生回路の同期化成分信号を用いる場合とがある。
ツトフエーズ信号の排他的論理和をとる排他的論
理和回路である。該回路の出力信号は積分回路２
に供給される。この積分回路は再生クロツクに応
答する除外信号発生回路３から発生される除外信
号の間排他的論理和信号に基づく積分を行なわな
いように構成されている。４は積分回路２の出力
信号を再生クロツクに同期させて再生NRZ信号
を出力する出力回路である。出力回路４における
同期には、再生クロツクを直接用いる場合と、再
生クロツクから同期化成分を出力する除外信号発
生回路の同期化成分信号を用いる場合とがある。
再生クロツクとスプリツトフエーズ信号との排
他的論理和が排他的論理和回路１でとられる。そ
の出力信号に基づく積分が積分回路２で、除外信
号発生回路３からの除外信号の制御の下に行なわ
れる。その除外信号は再生クロツクに応答してス
プリツトフエーズ信号のビツト内極性反転点に生
ずるジツタ範囲及び隣接ビツト間の極性反転点に
生ずるジツタ範囲を積分範囲から除外する信号で
ある。その積分回路２２からの出力信号は出力回
路４において再生クロツクと同期化されてそこか
ら再生NRZ信号が出力される。
他的論理和が排他的論理和回路１でとられる。そ
の出力信号に基づく積分が積分回路２で、除外信
号発生回路３からの除外信号の制御の下に行なわ
れる。その除外信号は再生クロツクに応答してス
プリツトフエーズ信号のビツト内極性反転点に生
ずるジツタ範囲及び隣接ビツト間の極性反転点に
生ずるジツタ範囲を積分範囲から除外する信号で
ある。その積分回路２２からの出力信号は出力回
路４において再生クロツクと同期化されてそこか
ら再生NRZ信号が出力される。
従つて、上述の如く積分される範囲からジツタ
範囲を除外するようにしているから、ジツタによ
るビツト誤り率を大幅に低減し得る。
範囲を除外するようにしているから、ジツタによ
るビツト誤り率を大幅に低減し得る。
第２図は本発明の１つの実施例を示し、除外信
号発生回路３は再生クロツクに応答する積分範囲
設定回路５及び積分中断範囲設定回路６から成
る。積分範囲設定回路５はスプリツトフエーズ信
号の或る隣接ビツト間の極性反転点に生ずるジツ
タ範囲の終了時点から前記或る隣接ビツト間の極
性反転点に時間軸上で次に現われる隣接ビツト間
の極性反転点に生ずるジツタ範囲の開始時点まで
の時間を隣接ビツト間の極性反転点列の中に次々
に設定するように構成されている。積分中断範囲
設定回路６はスプリツトフエーズ信号のビツト内
極性反転点に生ずるジツタ範囲の時間をビツト内
極性反転点列の中に次々に設定するように構成さ
れている。
号発生回路３は再生クロツクに応答する積分範囲
設定回路５及び積分中断範囲設定回路６から成
る。積分範囲設定回路５はスプリツトフエーズ信
号の或る隣接ビツト間の極性反転点に生ずるジツ
タ範囲の終了時点から前記或る隣接ビツト間の極
性反転点に時間軸上で次に現われる隣接ビツト間
の極性反転点に生ずるジツタ範囲の開始時点まで
の時間を隣接ビツト間の極性反転点列の中に次々
に設定するように構成されている。積分中断範囲
設定回路６はスプリツトフエーズ信号のビツト内
極性反転点に生ずるジツタ範囲の時間をビツト内
極性反転点列の中に次々に設定するように構成さ
れている。
又、出力回路４は積分回路２の出力及びしきい
値設定回路７の出力に接続されたコンパレータ８
と、コンパレータ８の出力をデータ入力に、再生
クロツクをクロツク入力に接続するフリツプフロ
ツプ９とから成る。
値設定回路７の出力に接続されたコンパレータ８
と、コンパレータ８の出力をデータ入力に、再生
クロツクをクロツク入力に接続するフリツプフロ
ツプ９とから成る。
上述のように構成される本発明回路の動作を以
下に説明する。
下に説明する。
再生クロツク（第３図の３−１）とスプリツト
フエーズ信号（第３図の３−２）とが排他的論理
和回路１に供給され、両信号の排他的論理和出力
信号（NOISY NRZ）（第３図の３−３）が回路
１から出力される。なお、第３図の３−２及び３
−３の斜線部はジツタ範囲を示す。
フエーズ信号（第３図の３−２）とが排他的論理
和回路１に供給され、両信号の排他的論理和出力
信号（NOISY NRZ）（第３図の３−３）が回路
１から出力される。なお、第３図の３−２及び３
−３の斜線部はジツタ範囲を示す。
一方、積分範囲設定回路５では、再生クロツク
に応答してスプリツトフエーズ信号の隣接ビツト
間の極性反転点毎に第３図の３−４に示す如きジ
ツタ範囲に相応した寺間幅を有するパルスを発生
し、積分中断範囲設定回路６では、再生クロツク
に応答してスプリツトフエーズ信号のビツト内極
性反転点毎に第３図の３−５に示す如きジツタ範
囲に相応した時間幅を有するパルスを発生する。
に応答してスプリツトフエーズ信号の隣接ビツト
間の極性反転点毎に第３図の３−４に示す如きジ
ツタ範囲に相応した寺間幅を有するパルスを発生
し、積分中断範囲設定回路６では、再生クロツク
に応答してスプリツトフエーズ信号のビツト内極
性反転点毎に第３図の３−５に示す如きジツタ範
囲に相応した時間幅を有するパルスを発生する。
積分回路２では積分範囲設定回路５からのパル
スの立ち下がり時刻から排他的論理和出力信号の
積分を開始し始め、積分中断範囲設定回路６から
のパルスのパルス幅の間その積分を中止し、そし
て又積分を続行してゆき、次の積分範囲設定回路
５からのパルスの立ち上がり時刻にその積分を終
了する。（第３図の３−６参照）。このような積分
をスプリツトフエーズ信号のビツト毎に繰り返
す。
スの立ち下がり時刻から排他的論理和出力信号の
積分を開始し始め、積分中断範囲設定回路６から
のパルスのパルス幅の間その積分を中止し、そし
て又積分を続行してゆき、次の積分範囲設定回路
５からのパルスの立ち上がり時刻にその積分を終
了する。（第３図の３−６参照）。このような積分
をスプリツトフエーズ信号のビツト毎に繰り返
す。
その積分信号はコンパレータ８でしきい値と比
較されて第３図の３−７に例示する如き波形の信
号をコンパレータ８から出力する。この信号がフ
リツプフロツプ９で再生クロツクと同期化されて
再生NRZ信号（第３図の３−８）がフリツプフ
ロツプ９から出力される。
較されて第３図の３−７に例示する如き波形の信
号をコンパレータ８から出力する。この信号がフ
リツプフロツプ９で再生クロツクと同期化されて
再生NRZ信号（第３図の３−８）がフリツプフ
ロツプ９から出力される。
従つて、従来回路では積分範囲内に包含されて
しまつていたジツタ範囲を積分範囲から除外し得
る。それ故、ジツタによるビツト誤り率を大幅に
低減し得る。
しまつていたジツタ範囲を積分範囲から除外し得
る。それ故、ジツタによるビツト誤り率を大幅に
低減し得る。
又、上記実施例において設定される積分範囲を
積分範囲設定回路５及び積分中断範囲設定回路６
により１ビツト期間の約80％に設定すれば最適に
なることが実験的に確かめられた。
積分範囲設定回路５及び積分中断範囲設定回路６
により１ビツト期間の約80％に設定すれば最適に
なることが実験的に確かめられた。
第４図は本発明をデイジタル的に実施する他の
実施例を示す。２０はサンプリングクロツクに応
答して再生クロツクの立ち上がり及び立ち下がり
のエツジ（第５図の５−４，５−５参照）を検出
するエツジ検出回路である。２１はエツジ信号
ED及びサンプリングクロツクに応答して積分カ
ウント開始ビツトを設定するカウント開始ビツト
設定回路である。２２はカウント開始ビツト設定
回路２１からの積分カウント開始ビツト及びサン
プリングクロツクに応答してカウント範囲設定信
号（そのカウント範囲は１ビツト期間の約80％で
ある。）ENを発生するカウント範囲設定回路で
ある。２３はエツジ検出回路２０からのエツジ信
号LDによりプリセツトされるアツプダウンカウ
ンタで構成される積分カウンタで、そのカウント
動作は排他的論理和回路の排他的論理和信号の値
に応じて決まり、カウント範囲設定回路２２から
のカウント範囲設定信号の時間期間の間だけサン
プリングクロツクをカウントするように構成され
ている。２４は積分カウンタ２３のキヤリ出力を
データ入力Ｄに接続し、エツジ検出回路２０のエ
ツジ信号LD出力をクロツク入力Ｃに接続してい
るフリツプフロツプである。なお、このデイジタ
ル形式の本発明回路の基本構成は特願昭59−
243812号に開示されている。
実施例を示す。２０はサンプリングクロツクに応
答して再生クロツクの立ち上がり及び立ち下がり
のエツジ（第５図の５−４，５−５参照）を検出
するエツジ検出回路である。２１はエツジ信号
ED及びサンプリングクロツクに応答して積分カ
ウント開始ビツトを設定するカウント開始ビツト
設定回路である。２２はカウント開始ビツト設定
回路２１からの積分カウント開始ビツト及びサン
プリングクロツクに応答してカウント範囲設定信
号（そのカウント範囲は１ビツト期間の約80％で
ある。）ENを発生するカウント範囲設定回路で
ある。２３はエツジ検出回路２０からのエツジ信
号LDによりプリセツトされるアツプダウンカウ
ンタで構成される積分カウンタで、そのカウント
動作は排他的論理和回路の排他的論理和信号の値
に応じて決まり、カウント範囲設定回路２２から
のカウント範囲設定信号の時間期間の間だけサン
プリングクロツクをカウントするように構成され
ている。２４は積分カウンタ２３のキヤリ出力を
データ入力Ｄに接続し、エツジ検出回路２０のエ
ツジ信号LD出力をクロツク入力Ｃに接続してい
るフリツプフロツプである。なお、このデイジタ
ル形式の本発明回路の基本構成は特願昭59−
243812号に開示されている。
このようにデイジタル的に構成される本発明回
路においても、第１図に示すようにアナログ的に
構成される本発明回路と同様、従来回路では積分
範囲内に包含されてしまつていたジツタ範囲を積
分範囲から除外し得る。即ち、積分カウンタ２３
はエツジ検出回路２０からのエツジ信号LD（第５
図の５−４）によりプリセツトされ、そして、そ
の積分カウンタ２３の積分範囲はエツジ検出回路
２０のエツジ信号ED（第５図の５−５）に応答し
てカウント開始ビツト設定回路２１から発生され
るカウント開始ビツト設定信号（第５図の５−
６）から予め決められる時間の間持続するカウン
ト範囲設定信号（第５図の５−７）によつて設定
されるからである。
路においても、第１図に示すようにアナログ的に
構成される本発明回路と同様、従来回路では積分
範囲内に包含されてしまつていたジツタ範囲を積
分範囲から除外し得る。即ち、積分カウンタ２３
はエツジ検出回路２０からのエツジ信号LD（第５
図の５−４）によりプリセツトされ、そして、そ
の積分カウンタ２３の積分範囲はエツジ検出回路
２０のエツジ信号ED（第５図の５−５）に応答し
てカウント開始ビツト設定回路２１から発生され
るカウント開始ビツト設定信号（第５図の５−
６）から予め決められる時間の間持続するカウン
ト範囲設定信号（第５図の５−７）によつて設定
されるからである。
以上述べたように、本発明によれば、スプリツ
トフエーズ信号に生ぜしめられるすべてのジツタ
範囲を可能な限り積分範囲から除外しているの
で、ジツタによるビツト誤り率を大幅に低減し得
る。この低減は積分範囲を１ビツト期間のほぼ80
％に設定することにより最良の結果が得られる。
トフエーズ信号に生ぜしめられるすべてのジツタ
範囲を可能な限り積分範囲から除外しているの
で、ジツタによるビツト誤り率を大幅に低減し得
る。この低減は積分範囲を１ビツト期間のほぼ80
％に設定することにより最良の結果が得られる。
第１図は本発明のスプリツトフエーズ信号復号
回路の基本構成を示す図、第２図は本発明の１つ
の実施例を示す図、第３図は第２図実施例回路各
部の信号波形図、第４図は本発明の他の実施例を
示す図、第５図は第４図実施例回路各部の信号波
形図であり、第１図、第２図及び第４図におい
て、１は排他的論理和回路、２は積分回路、３は
除外信号発生回路、４は出力回路、５は積分範囲
設定回路、６は積分中断範囲設定回路、７はしき
い値設定回路、８はコンパレータ、９，２４はフ
リツプフロツプ、２０はエツジ検出回路、２１は
カウント開始ビツト設定回路、２２はカウント範
囲設定回路、２３は積分カウンタである。
回路の基本構成を示す図、第２図は本発明の１つ
の実施例を示す図、第３図は第２図実施例回路各
部の信号波形図、第４図は本発明の他の実施例を
示す図、第５図は第４図実施例回路各部の信号波
形図であり、第１図、第２図及び第４図におい
て、１は排他的論理和回路、２は積分回路、３は
除外信号発生回路、４は出力回路、５は積分範囲
設定回路、６は積分中断範囲設定回路、７はしき
い値設定回路、８はコンパレータ、９，２４はフ
リツプフロツプ、２０はエツジ検出回路、２１は
カウント開始ビツト設定回路、２２はカウント範
囲設定回路、２３は積分カウンタである。
Claims (1)
- 【特許請求の範囲】 １ 再生クロツク及びスプリツトフエーズ信号の
排他的論理和をとり、その積分をなして再生
NRZ信号を発生するスプリツトフエーズ信号復
号回路において、 前記再生クロツクに応答して前記スプリツトフ
エーズ信号のビツト内極性反転点に生ずるジツタ
範囲及び隣接ビツト間の極性反転点に生ずるジツ
タ範囲を積分範囲から除外する除外信号を発生す
る除外信号発生回路３と、 該除外信号のない期間のみ前記排他的論理和信
号の信号レベルに応じたアナログ積分を行なう積
分回路２とを備えて、 前記再生クロツクに同期した再生NRZ信号を
発生するようにしたことを特徴とするスプリツト
フエーズ信号復号回路。 ２ 前記積分範囲は１ビツト期間のほぼ80％の期
間であることを特徴とする特許請求の範囲第１項
記載のスプリツトフエーズ信号復号回路。 ３ 再生クロツク及びスプリツトフエーズ信号の
排他的論理和をとり、その積分をなして再生
NRZ信号を発生するスプリツトフエーズ信号復
号回路において、 前記再生クロツクに応答して前記スプリツトフ
エーズ信号のビツト内極性反転点に生ずるジツタ
範囲及び隣接ビツト間の極性反転点に生ずるジツ
タ範囲を１ビツト期間のほぼ80％の期間から除外
する除外信号を発生する除外信号発生回路３と、 該除外信号のない期間のみ前記排他的論理和信
号の信号レベルに応じたデイジタル積分を行なう
積分回路２とを備えて、 前記再生クロツクに同期した再生NRZ信号を
発生するようにしたことを特徴とするスプリツト
フエーズ信号復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4210185A JPS61201521A (ja) | 1985-03-04 | 1985-03-04 | スプリツトフエ−ズ信号復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4210185A JPS61201521A (ja) | 1985-03-04 | 1985-03-04 | スプリツトフエ−ズ信号復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61201521A JPS61201521A (ja) | 1986-09-06 |
| JPH0222572B2 true JPH0222572B2 (ja) | 1990-05-21 |
Family
ID=12626591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4210185A Granted JPS61201521A (ja) | 1985-03-04 | 1985-03-04 | スプリツトフエ−ズ信号復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61201521A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111063U (ja) * | 1989-02-22 | 1990-09-05 |
-
1985
- 1985-03-04 JP JP4210185A patent/JPS61201521A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111063U (ja) * | 1989-02-22 | 1990-09-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61201521A (ja) | 1986-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3347667B2 (ja) | マンチェスタ符号化データ復号化装置 | |
| JP3000334B2 (ja) | デジタル・デコード装置及び方法 | |
| JPS63136852A (ja) | 信号伝送システム | |
| EP0318227B1 (en) | Frame synchronising method and system | |
| JPH0332132A (ja) | デジタル信号復号装置 | |
| JPH0222572B2 (ja) | ||
| KR100200845B1 (ko) | 디지탈 자기기록재생장치에 있어서 데이타 재생방법 및 회로 | |
| JPH11252187A (ja) | 二相変調ビットストリームのデコーディング及び非整数比を有する相対的自己同期周波数分割器 | |
| JP2646530B2 (ja) | デコード装置 | |
| JPS5994214A (ja) | デイジタル信号記録装置 | |
| JPS6260747B2 (ja) | ||
| JPH0834442B2 (ja) | ディジタル信号受信装置 | |
| JP3069830B2 (ja) | バイポーラ／ユニポーラ変換回路 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPS61145945A (ja) | デイジタル信号受信装置 | |
| JPS648496B2 (ja) | ||
| JPH01293738A (ja) | 復調回路 | |
| KR0183662B1 (ko) | 디지탈 기록재생장치에 있어서 재생신호검출회로 | |
| JP2870502B2 (ja) | ディジタルデータの復調装置 | |
| JPS6320774A (ja) | デイジタル信号伝送装置 | |
| JPH05122206A (ja) | 同期クロツク信号再生方法 | |
| JPH0328862B2 (ja) | ||
| JP2018050264A (ja) | データ処理回路およびデータ伝送システム | |
| JPS62181554A (ja) | デ−タ再生回路 | |
| JPH0416979B2 (ja) |