JPS61145945A - デイジタル信号受信装置 - Google Patents
デイジタル信号受信装置Info
- Publication number
- JPS61145945A JPS61145945A JP59269109A JP26910984A JPS61145945A JP S61145945 A JPS61145945 A JP S61145945A JP 59269109 A JP59269109 A JP 59269109A JP 26910984 A JP26910984 A JP 26910984A JP S61145945 A JPS61145945 A JP S61145945A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- digital
- value
- noise
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通信路を通して送られて来る雑音の加わった
ディジタル信号を受信し、波形整形して再び送出するデ
ィジタル信号受信装置に関する。
ディジタル信号を受信し、波形整形して再び送出するデ
ィジタル信号受信装置に関する。
従来の技術
第４図に高密度ディジタル記録を行う場合に一般的に用
いられる、記録・再生系の構成を表わすブロック図を示
し、この図を用いて、まずディジタル信号記録の概略を
説明する。
いられる、記録・再生系の構成を表わすブロック図を示
し、この図を用いて、まずディジタル信号記録の概略を
説明する。
第４図における記録系７において生成したディジタルデ
ータは、記録ヘッド８を通して記録媒体９上に記録され
る。
ータは、記録ヘッド８を通して記録媒体９上に記録され
る。
一方、再生時には再生ヘッド１ｏ（記録ヘッド８と共用
する場合もある）を通して得られる再生信号は、波形干
渉の影響を抑えるため等化器１１に送られる。
する場合もある）を通して得られる再生信号は、波形干
渉の影響を抑えるため等化器１１に送られる。
等化器１１からの出力は量子化器１２に送られ、ここで
、再生信号は２値のディジタル再生信号に変換される。
、再生信号は２値のディジタル再生信号に変換される。
そして、変換されたディジタル再生信号はクロック再生
ＰＬＬ１３に送られる。クロツク再生ＰＬＬ１３は入力
のディジタル再生信号に位相−周波数同期したクロック
を再生し、受信器１４へこのクロックを送る。
ＰＬＬ１３に送られる。クロツク再生ＰＬＬ１３は入力
のディジタル再生信号に位相−周波数同期したクロック
を再生し、受信器１４へこのクロックを送る。
受信器１４は、量子化器１２からのディジタル再生信号
を、クロック再生ＰＬＬ１３からのクロックにより、ク
ロック単位に波形整形した後、以降の再生糸１５へ送る
。
を、クロック再生ＰＬＬ１３からのクロックにより、ク
ロック単位に波形整形した後、以降の再生糸１５へ送る
。
以上が、ディジタル信号記録・再生糸の概要である。
ところで、高密度記録されたディジタル信号の再生過程
において、例外なく加わる雑音により符号誤りが起こる
。しかも、記録密度が上がれば上がる程符号誤りの起こ
る頻度は高くなる。
において、例外なく加わる雑音により符号誤りが起こる
。しかも、記録密度が上がれば上がる程符号誤りの起こ
る頻度は高くなる。
したがって、高密度ディジタル記録を行うシステムには
必ず符号誤りを訂正するだめの、誤り訂正符号を付加し
て記録しているが、符号誤り率の高さにほぼ比例口で、
誤り訂正のための回路規模は大きくなる。
必ず符号誤りを訂正するだめの、誤り訂正符号を付加し
て記録しているが、符号誤り率の高さにほぼ比例口で、
誤り訂正のための回路規模は大きくなる。
逆に、符号誤り率を低くできれば、誤り訂正のだめの回
路規模を小さくできるか、又は、同一の回路規模であれ
ば、訂正できない符号誤りの確率は小さくなり、誤り訂
正後の符号誤り率を更に小さくできる。
路規模を小さくできるか、又は、同一の回路規模であれ
ば、訂正できない符号誤りの確率は小さくなり、誤り訂
正後の符号誤り率を更に小さくできる。
このため、記録媒体、ヘッド及び等化器の性能を高めて
、符号誤り率を低く抑えるために様々な工夫がなされて
いるが、これらはいずれも雑音の実効値を小さくするだ
めのものである。
、符号誤り率を低く抑えるために様々な工夫がなされて
いるが、これらはいずれも雑音の実効値を小さくするだ
めのものである。
発明が解決しようとする問題点
先に示しだように、符号誤りは再生過程における雑音に
より生じるものである。しかし、雑音は必ずしも符号誤
りをもたらすとは限らない。たとえば、雑音のレベルが
十分小さいか、符号誤りの原因にはならない場所に発生
する場合である。
より生じるものである。しかし、雑音は必ずしも符号誤
りをもたらすとは限らない。たとえば、雑音のレベルが
十分小さいか、符号誤りの原因にはならない場所に発生
する場合である。
雑音レベルの問題は本発明の対象外であるから除外し、
誤り発生場所のみに限定する。
誤り発生場所のみに限定する。
ところで、再生過程における雑音の影響が明確な符号誤
りとなって初めて現われるのは、ディジタル再生信号を
１クロック単位に波形整形して送り出す、第４図の受信
器の出力である。
りとなって初めて現われるのは、ディジタル再生信号を
１クロック単位に波形整形して送り出す、第４図の受信
器の出力である。
なぜならば、ディジタル信号処理における基本単位は１
ビツトであり、１つのビットと他のビットを区別するの
はクロックである。従って、符号誤りと言うのは任意の
ヒツトに関して、その再生されだ喧がそれが記録される
ときの値と等しくないという現象を表わすものであるか
ら、ディジタル再生信号をビット単位、つまりクロック
により各ビットを区別した後でなければ、符号誤りが起
こっているかどうか分らないからである。
ビツトであり、１つのビットと他のビットを区別するの
はクロックである。従って、符号誤りと言うのは任意の
ヒツトに関して、その再生されだ喧がそれが記録される
ときの値と等しくないという現象を表わすものであるか
ら、ディジタル再生信号をビット単位、つまりクロック
により各ビットを区別した後でなければ、符号誤りが起
こっているかどうか分らないからである。
今示したように、符号誤りはディジタル再生信号を１ク
ロック単位で処理した後に発生するが、この符号誤りの
原因となる雑音の影響は、その幅も大きな要素であるが
、その位置も重要である。
ロック単位で処理した後に発生するが、この符号誤りの
原因となる雑音の影響は、その幅も大きな要素であるが
、その位置も重要である。
たとえば、第６図に示すように、ディジタル再生信号中
における雑音の幅が一定（１クロック区間の半分より小
）でもクロック再生ＰＬＬからのクロックの位置（立ち
上がり）と雑音の位置により（１）に示すととぐ符号誤
りになったり、（１１）に示すごとく正常な値になった
りする。
における雑音の幅が一定（１クロック区間の半分より小
）でもクロック再生ＰＬＬからのクロックの位置（立ち
上がり）と雑音の位置により（１）に示すととぐ符号誤
りになったり、（１１）に示すごとく正常な値になった
りする。
雑音の位置はどこにでもなり得るから、再生クロックの
位置をずらしても、同じ現象は必ず起こる。
位置をずらしても、同じ現象は必ず起こる。
これは、受信器において波形整形のだめのクロックが、
ディジタル再生信号の１クロック間に１つしかない従来
の受信器やクロック再生ＰＬＬの構造のままでは、絶対
に解決できない問題である。
ディジタル再生信号の１クロック間に１つしかない従来
の受信器やクロック再生ＰＬＬの構造のままでは、絶対
に解決できない問題である。
問題点を解決するための手段
本発明は、前記問題点を解決するため、ディジタル再生
信号の１クロック間に複数のクロックを発生させ、これ
らのクロックでディジタル再生信号をサンプルし、この
サンプル値を用いて、ディジタル再生信号を１ビツト単
位で波形整形する構成を備え、特に１ビツト期間中のｎ
個のサンプル値のうち、多い方の２進値をその１ビツト
期間の値とし、かつその値の幅をクロック間の幅となる
ようにした構成を特徴としたものである。
信号の１クロック間に複数のクロックを発生させ、これ
らのクロックでディジタル再生信号をサンプルし、この
サンプル値を用いて、ディジタル再生信号を１ビツト単
位で波形整形する構成を備え、特に１ビツト期間中のｎ
個のサンプル値のうち、多い方の２進値をその１ビツト
期間の値とし、かつその値の幅をクロック間の幅となる
ようにした構成を特徴としたものである。
作用
上記の構成によれば、雑音信号の幅がクロック間の幅の
半分以下であれば、正しい値を再生でき、符号誤シをな
くすことができる。また雑音は比較的幅が狭いため、上
記の構成により符号誤りを大きく減らすことが可能であ
る。
半分以下であれば、正しい値を再生でき、符号誤シをな
くすことができる。また雑音は比較的幅が狭いため、上
記の構成により符号誤りを大きく減らすことが可能であ
る。
実施例
本発明の一実施例の構成を第１図を用いて説明する。
本実施例は、第１図に示すようにｎ段のシフトレジスタ
１と、クロック再生ＰＬＬ２と多数決回路３を有する。
１と、クロック再生ＰＬＬ２と多数決回路３を有する。
第１図において、ディジタル再生信号の基本クロックの
周波数をｆｒとすると、クロック再生ＰＬＬ２は、ディ
ジタル再生信号に位相ロックする周波数ｎ −ｆｆ
のクロックを再生し、このクロックをシフトレジスタ１
に送る。ただＬ、ｎ）３゜シフトレジスタ１は、周波数
ｎｆｒのクロックにより、ディジタル再生信号の１クロ
ック相当区間内でｎ個の値を順次サンプルし、順送りす
る。
周波数をｆｒとすると、クロック再生ＰＬＬ２は、ディ
ジタル再生信号に位相ロックする周波数ｎ −ｆｆ
のクロックを再生し、このクロックをシフトレジスタ１
に送る。ただＬ、ｎ）３゜シフトレジスタ１は、周波数
ｎｆｒのクロックにより、ディジタル再生信号の１クロ
ック相当区間内でｎ個の値を順次サンプルし、順送りす
る。
こうしてサンプルし、保持した値を多数決回路３に送る
。多数決回路３は送られて来るｎ個のサンプルの内、０
が多ければ０．１が多ければ１を出力とする。なお、こ
の出力は、クロック再生ＰＬＬ２から送られる、ｎｆｒ
をｎ分周しだクロック、つまり、周波数ｆｒのクロック
で送出する。
。多数決回路３は送られて来るｎ個のサンプルの内、０
が多ければ０．１が多ければ１を出力とする。なお、こ
の出力は、クロック再生ＰＬＬ２から送られる、ｎｆｒ
をｎ分周しだクロック、つまり、周波数ｆｒのクロック
で送出する。
なお、ｎは偶数でもよいが、多数決の効率を考えると、
ｎは奇数に選ぶ方がよい。
ｎは奇数に選ぶ方がよい。
こうすることで、ディジタル再生信号１クロノ号誤りは
生じない。ただし、〔・〕はガガラの記号で〔〕内の値
を越えない最大の整数を表わす。
生じない。ただし、〔・〕はガガラの記号で〔〕内の値
を越えない最大の整数を表わす。
通常、いわゆるランダム雑音の幅は比較的小さいので、
本発明により符号誤シを減らすことができる。
本発明により符号誤シを減らすことができる。
次に、本発明をさらに詳しく説明する。
本実施例では前記ｎ＝３とした場合について具体的に説
明する。この場合、第１図におけるシフトレジスタ１は
３段、クロック再生ＰＬＬの再生クロック周波数は３ｆ
ｒ、多数決回路３は、シフトレジスタ１の各段の出力値
（２進値）をＡ、Ｂ。
明する。この場合、第１図におけるシフトレジスタ１は
３段、クロック再生ＰＬＬの再生クロック周波数は３ｆ
ｒ、多数決回路３は、シフトレジスタ１の各段の出力値
（２進値）をＡ、Ｂ。
及びＣとすると、ム・Ｂ＋Ｂ −Ｃ＋Ｃ−Ａなる論理演
算を行い、その結果をｆｒのクロックで送出する回路と
なる。ただし、“パは論理積、“＋“は論理和を表わす
。
算を行い、その結果をｆｒのクロックで送出する回路と
なる。ただし、“パは論理積、“＋“は論理和を表わす
。
たとえば、第１図におけるシフトレジスタ１と多数決回
路３は、本実施例の場合第２図に示すよ −うな構成
になる。
路３は、本実施例の場合第２図に示すよ −うな構成
になる。
第２図におけるシフトレジスタ１は、第１図のシフトレ
ジスタ１と同一のものであり、その３段 。
ジスタ１と同一のものであり、その３段 。
の出力Ａ、Ｂ及びＣは、３つの２人力ＡＮＤゲートに、
２つずつ組み合わせて送る。この結果、 ”Ａ−
Ｂ、Ｂ−Ｃ及びｃ−ｈを得る。更に、これら １３つ
の論理積の論理和を求めるのが３人力のＯＲ−ゲート６
である。３人力ＯＲゲートの出力には、多数決の結果、
つまり、Ａ −Ｂ＋Ｂ −Ｇ＋Ｃ−Ａが現われる。
Ｊしかし、ＯＲゲ
ート５の出力が保たれるのは と’／ｓｆｒ秒間で
あるから、Ｄフリップフロップ６はこのＶｓ ｆｒ秒間
の値を’／ｆｒ秒間の値、つまり、１ ゛ビット長
に変換ビて送り出す。 （第３図
は、今示した回路動作のタイムチャート（であり、第３
図における各記号は第２図のそれと １対応する。
２つずつ組み合わせて送る。この結果、 ”Ａ−
Ｂ、Ｂ−Ｃ及びｃ−ｈを得る。更に、これら １３つ
の論理積の論理和を求めるのが３人力のＯＲ−ゲート６
である。３人力ＯＲゲートの出力には、多数決の結果、
つまり、Ａ −Ｂ＋Ｂ −Ｇ＋Ｃ−Ａが現われる。
Ｊしかし、ＯＲゲ
ート５の出力が保たれるのは と’／ｓｆｒ秒間で
あるから、Ｄフリップフロップ６はこのＶｓ ｆｒ秒間
の値を’／ｆｒ秒間の値、つまり、１ ゛ビット長
に変換ビて送り出す。 （第３図
は、今示した回路動作のタイムチャート（であり、第３
図における各記号は第２図のそれと １対応する。
第３図における雑音幅は、ちょうど１１５クロック幅で
あり、したがって、この雑音はどこにあっても符号誤り
は発生しない。
あり、したがって、この雑音はどこにあっても符号誤り
は発生しない。
以上示したように、本実施例は、３段のシフトレジスタ
、３個の２人力ＡＮＤゲート、１個の３人力ＯＲゲート
を付加すると共にクロック再生ＰＬＬの再生クロック周
波数を３倍に上げるだけで、従来符号誤りの原因となる
であろう雑音の彫込を取り除くことができ、しだがって
、符号誤り餐を低減できるという、実用上大きな効果が
ある。
、３個の２人力ＡＮＤゲート、１個の３人力ＯＲゲート
を付加すると共にクロック再生ＰＬＬの再生クロック周
波数を３倍に上げるだけで、従来符号誤りの原因となる
であろう雑音の彫込を取り除くことができ、しだがって
、符号誤り餐を低減できるという、実用上大きな効果が
ある。
発明の効果
本発明はクロック再生ＰＬＬの再生クロックの司波数を
、ディジタル再生信号の基本周波数ｆｒつ１倍、つまり
、ｎｆｒとし、このクロックを用いて、ディジタル再生
信号中の１クロツク（ｆｒ）相当区間内にｎ個のサンプ
ルをとり、このサンプルておける多数である値を、その
区間全体を表わす直とすることで、従来では符号誤りに
なるような（２）’ｎクロック幅以下の雑音に対しては
、符号誤９を起さないようにできる。
、ディジタル再生信号の基本周波数ｆｒつ１倍、つまり
、ｎｆｒとし、このクロックを用いて、ディジタル再生
信号中の１クロツク（ｆｒ）相当区間内にｎ個のサンプ
ルをとり、このサンプルておける多数である値を、その
区間全体を表わす直とすることで、従来では符号誤りに
なるような（２）’ｎクロック幅以下の雑音に対しては
、符号誤９を起さないようにできる。
このことは、符号誤り率を低くできることを示し、又、
本発明を実現するための回路規模は極めて小さくて済む
ことなどから、本発明の実用的効果は極めて大きい。
本発明を実現するための回路規模は極めて小さくて済む
ことなどから、本発明の実用的効果は極めて大きい。
第１図は本発明の構成を示すブロック図、第２図は実施
例における多数決回路の回路図、第３図は実施例におけ
るシフトレジスタ及び多数決回路のタイムチャート、第
４図は従来のディジタル信号記録・再生糸のブロック図
、第６図は従来の受信器における、ノイズとクロックの
位置関係による符号誤りの発生の有無を示す図である。 １・・・・・・シフトレジスタ、２・・・・・・クロッ
ク再生ＰＬＬ、、３・・・・・・多数決回路、４・・・
・・・ＡＮＤゲート、５・・・・・・ＯＲゲート、６・
・・・・・Ｄフリップフロップ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 ｆｒ 第３図
例における多数決回路の回路図、第３図は実施例におけ
るシフトレジスタ及び多数決回路のタイムチャート、第
４図は従来のディジタル信号記録・再生糸のブロック図
、第６図は従来の受信器における、ノイズとクロックの
位置関係による符号誤りの発生の有無を示す図である。 １・・・・・・シフトレジスタ、２・・・・・・クロッ
ク再生ＰＬＬ、、３・・・・・・多数決回路、４・・・
・・・ＡＮＤゲート、５・・・・・・ＯＲゲート、６・
・・・・・Ｄフリップフロップ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 ｆｒ 第３図
Claims (2)
- （１）通信路を通して送られて来るディジタル再生信号
を、ディジタル再生信号の基本クロックｆ＿ｒ単位で波
形整形して再送出するディジタル信号受信装置において
、３以上の正整数ｎに対して、ディジタル再生信号に位
相ロックした周波数ｎｆ＿ｒ及びｆ＿ｒのクロックを再
生するクロック再生手段と、このｎｆ＿ｒのクロックに
よりディジタル再生信号中の１ビット期間内でｎ個のサ
ンプルをとり、このｎ個のサンプル値のうち多い方の２
進値を、この１ビット期間の値とする多数決手段と、こ
の多数決手段によって得られる値を１／ｆ＿ｒの幅に変
換する手段とを備えることを特徴とするディジタル信号
受信装置。 - （２）ｎが奇数であることを特徴とする特許請求の範囲
第１項記載のディジタル信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269109A JPS61145945A (ja) | 1984-12-19 | 1984-12-19 | デイジタル信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59269109A JPS61145945A (ja) | 1984-12-19 | 1984-12-19 | デイジタル信号受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61145945A true JPS61145945A (ja) | 1986-07-03 |
Family
ID=17467793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59269109A Pending JPS61145945A (ja) | 1984-12-19 | 1984-12-19 | デイジタル信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145945A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376654A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | ノイズ除去方式 |
| JPH01276944A (ja) * | 1988-04-28 | 1989-11-07 | Matsushita Electric Ind Co Ltd | バス・インターフェイス回路 |
| US6130584A (en) * | 1998-03-12 | 2000-10-10 | Nec Corporation | Over-sampling type clock recovery circuit with power consumption reduced |
| US6222419B1 (en) | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
-
1984
- 1984-12-19 JP JP59269109A patent/JPS61145945A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376654A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | ノイズ除去方式 |
| JPH01276944A (ja) * | 1988-04-28 | 1989-11-07 | Matsushita Electric Ind Co Ltd | バス・インターフェイス回路 |
| US6130584A (en) * | 1998-03-12 | 2000-10-10 | Nec Corporation | Over-sampling type clock recovery circuit with power consumption reduced |
| US6222419B1 (en) | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4124778A (en) | Digital frame synchronizing circuit | |
| US4353130A (en) | Device for processing serial information which includes synchronization words | |
| CA1318004C (en) | Single track orthogonal error correction system | |
| EP0109837B1 (en) | Digital data detecting apparatus | |
| JPH06197024A (ja) | 変調方法、変調装置及び復調装置 | |
| US5068752A (en) | Apparatus for recording/reproducing a digital audio signal with a video signal | |
| JP3760961B2 (ja) | 変調装置および変調方法、復調装置および復調方法、並びに記録媒体 | |
| US3629823A (en) | Information-handling system having error correction capabilities | |
| EP1081865B1 (en) | Apparatus and method for encoding of a matched spectral null (MSN) code for recording | |
| JPS61145945A (ja) | デイジタル信号受信装置 | |
| JPH0332132A (ja) | デジタル信号復号装置 | |
| US3820083A (en) | Coded data enhancer,synchronizer,and parity remover systems | |
| US3623078A (en) | Information handling system especially for magnetic recording and reproducing of digital data | |
| JPS628861B2 (ja) | ||
| JP2001503204A (ja) | ディジタルコンポーネントビデオ信号の安定性検出の方法および装置 | |
| JPH0578110B2 (ja) | ||
| KR0183685B1 (ko) | 디지탈 자기기록재생장치 | |
| JPH06187737A (ja) | 情報記録再生装置 | |
| JPS5994214A (ja) | デイジタル信号記録装置 | |
| JPH0319094Y2 (ja) | ||
| KR100218018B1 (ko) | 광디스크 재생장치 | |
| KR100226825B1 (ko) | 데이터 복원장치 | |
| KR19980014888A (ko) | 디지탈 자기기록 재생장치 | |
| KR20000061191A (ko) | 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법 | |
| JPH0754912B2 (ja) | デイジタル変調器 |