JPH05122206A - 同期クロツク信号再生方法 - Google Patents
同期クロツク信号再生方法Info
- Publication number
- JPH05122206A JPH05122206A JP3282605A JP28260591A JPH05122206A JP H05122206 A JPH05122206 A JP H05122206A JP 3282605 A JP3282605 A JP 3282605A JP 28260591 A JP28260591 A JP 28260591A JP H05122206 A JPH05122206 A JP H05122206A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data signal
- clock signal
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 伝送されるデータ信号の伝送速度が高い場合
でも、回路構成を複雑にすることなく、容易に同期クロ
ック信号を再生する。 【構成】 伝送されるデータ信号から同期クロック信号
を再生する方法において、データ信号ｎの２ビットの論
理時間を１サイクルとする同期クロック信号ｍを再生
し、フリップフロップ２５，２６により同期クロック信
号ｍの立ち上がり及び立ち下がりで、同期受信データ信
号ｎをサンプリングして、該データ信号ｎの論理レベル
“０”又は“１”を分離した受信データ１，２で判別す
る。
でも、回路構成を複雑にすることなく、容易に同期クロ
ック信号を再生する。 【構成】 伝送されるデータ信号から同期クロック信号
を再生する方法において、データ信号ｎの２ビットの論
理時間を１サイクルとする同期クロック信号ｍを再生
し、フリップフロップ２５，２６により同期クロック信
号ｍの立ち上がり及び立ち下がりで、同期受信データ信
号ｎをサンプリングして、該データ信号ｎの論理レベル
“０”又は“１”を分離した受信データ１，２で判別す
る。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号であるデ
ータ信号の受信に関し、特に同期クロック信号の再生方
法に関する。
ータ信号の受信に関し、特に同期クロック信号の再生方
法に関する。
【０００２】
【従来の技術】従来、この種の受信データ判別方法で
は、図５に示すように、受信したデジタル信号の
“０”，“１”の論理レベルを判別するために、伝送さ
れるデータ信号の１ビットの論理時間を１サイクルとす
る周波数の同期クロック信号を再生し、上記同期クロッ
ク信号の立ち上がり時に、データ信号をサンプリングし
て上記論理レベルを判定していた。
は、図５に示すように、受信したデジタル信号の
“０”，“１”の論理レベルを判別するために、伝送さ
れるデータ信号の１ビットの論理時間を１サイクルとす
る周波数の同期クロック信号を再生し、上記同期クロッ
ク信号の立ち上がり時に、データ信号をサンプリングし
て上記論理レベルを判定していた。
【０００３】
【発明が解決しようとする課題】ところが、上記判別方
法では、データ信号の伝送速度が高い場合、高い伝送速
度の同期クロック信号を再生する必要があり、このため
上記同期クロック信号の再生回路の回路構成が煩雑にな
って製作コストが高くなるとともに、動作安定度が低く
なるという問題点があった。
法では、データ信号の伝送速度が高い場合、高い伝送速
度の同期クロック信号を再生する必要があり、このため
上記同期クロック信号の再生回路の回路構成が煩雑にな
って製作コストが高くなるとともに、動作安定度が低く
なるという問題点があった。
【０００４】本発明は、上記問題点に鑑みなされたもの
で、伝送されるデータ信号の伝送速度が高い場合でも、
回路構成を複雑にすることなく、容易に同期クロック信
号の再生を行うことができる同期クロック信号再生方法
を提供することを目的とする。
で、伝送されるデータ信号の伝送速度が高い場合でも、
回路構成を複雑にすることなく、容易に同期クロック信
号の再生を行うことができる同期クロック信号再生方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、前記データ信号の２ビットの論理時間
を１サイクルとする前記同期クロック信号を再生し、当
該同期クロック信号の立ち上がり及び立ち下がりで、前
記データ信号をサンプリングして、該データ信号の論理
レベルを判別する。
め、本発明では、前記データ信号の２ビットの論理時間
を１サイクルとする前記同期クロック信号を再生し、当
該同期クロック信号の立ち上がり及び立ち下がりで、前
記データ信号をサンプリングして、該データ信号の論理
レベルを判別する。
【０００６】
【作用】データ信号の２ビットの論理時間を１サイクル
とする同期クロック信号を再生し、受信したデータ信号
の論理レベル判別を行う。従って、従来のクロック再生
回路に比較して半分の動作速度で同期クロック信号を再
生することができる。
とする同期クロック信号を再生し、受信したデータ信号
の論理レベル判別を行う。従って、従来のクロック再生
回路に比較して半分の動作速度で同期クロック信号を再
生することができる。
【０００７】
【実施例】本発明の実施例を図１乃至図４の図面に基づ
き説明する。図１は、本発明に用いる同期クロック信号
再生回路の構成を示す構成図であり、図２は、図１に示
した各部の信号波形を示す図である。図において、Ｄ型
フリップフロップ１１〜１５は、縦列接続され、受信し
たデータ信号を遅延させ、同期のとれた同期受信データ
信号ｎとして出力する。
き説明する。図１は、本発明に用いる同期クロック信号
再生回路の構成を示す構成図であり、図２は、図１に示
した各部の信号波形を示す図である。図において、Ｄ型
フリップフロップ１１〜１５は、縦列接続され、受信し
たデータ信号を遅延させ、同期のとれた同期受信データ
信号ｎとして出力する。
【０００８】ノア回路１６は、Ｄ型フリップフロップ１
１，１２と接続され、Ｄ型フリップフロップ１１から出
力される受信データ信号ａの反転された信号ｂと、Ｄ型
フリップフロップ１２から出力される遅延された受信デ
ータ信号ｃとが入力しており、上記受信データ信号ａ中
に立ち上がりがあった場合に、パルス信号ｅをＤ型フリ
ップフロップ１８に出力する。
１，１２と接続され、Ｄ型フリップフロップ１１から出
力される受信データ信号ａの反転された信号ｂと、Ｄ型
フリップフロップ１２から出力される遅延された受信デ
ータ信号ｃとが入力しており、上記受信データ信号ａ中
に立ち上がりがあった場合に、パルス信号ｅをＤ型フリ
ップフロップ１８に出力する。
【０００９】ノア回路１６は、Ｄ型フリップフロップ１
１，１２と接続され、Ｄ型フリップフロップ１１から出
力される受信データ信号ａと、Ｄ型フリップフロップ１
２から出力される受信データ信号ｃの反転された信号ｄ
とが入力しており、上記受信データ信号ａ中に立ち下が
りがあった場合に、パルス信号ｆをＤ型フリップフロッ
プ１９に出力する。
１，１２と接続され、Ｄ型フリップフロップ１１から出
力される受信データ信号ａと、Ｄ型フリップフロップ１
２から出力される受信データ信号ｃの反転された信号ｄ
とが入力しており、上記受信データ信号ａ中に立ち下が
りがあった場合に、パルス信号ｆをＤ型フリップフロッ
プ１９に出力する。
【００１０】Ｄ型フリップフロップ１８，１９は、上記
入力したパルス信号ｅ，ｆをノア回路２０に出力する。
ノア回路２０には、上記Ｄ型フリップフロップ１８，１
９からパルス信号ｅ，ｆが入力しており、ノア回路２０
は、これを加算して受信データ信号ａのエッジ（信号レ
ベルの変化、例えばハイレベル（以下、「“Ｈ”」とい
う。）からローレベル（以下、「“Ｌ”」という。）、
又は“Ｌ”から“Ｈ”の変化）を信号ｇとして検出し、
上記信号ｇをＤ型フリップフロップ２１に出力する。
入力したパルス信号ｅ，ｆをノア回路２０に出力する。
ノア回路２０には、上記Ｄ型フリップフロップ１８，１
９からパルス信号ｅ，ｆが入力しており、ノア回路２０
は、これを加算して受信データ信号ａのエッジ（信号レ
ベルの変化、例えばハイレベル（以下、「“Ｈ”」とい
う。）からローレベル（以下、「“Ｌ”」という。）、
又は“Ｌ”から“Ｈ”の変化）を信号ｇとして検出し、
上記信号ｇをＤ型フリップフロップ２１に出力する。
【００１１】Ｄ型フリップフロップ２１は、上記入力す
る信号ｇの反転された信号ｈをシフトレジスタ２２の入
力端子Ｓ1 に出力している。ノア回路２３には、シフト
レジスタ２２からの信号ｌ及び“Ｌ”状態の信号が入力
しており、ノア回路２３は、信号ｌの反転した信号をシ
フトレジスタ２２の入力端子Ｄ0に出力している。
る信号ｇの反転された信号ｈをシフトレジスタ２２の入
力端子Ｓ1 に出力している。ノア回路２３には、シフト
レジスタ２２からの信号ｌ及び“Ｌ”状態の信号が入力
しており、ノア回路２３は、信号ｌの反転した信号をシ
フトレジスタ２２の入力端子Ｄ0に出力している。
【００１２】Ｄ型フリップフロップ２４は、シフトレジ
スタ２２からの信号ｌを同期サンプリング信号ｍとして
出力するとともに、信号ｌの反転したデータをシフトレ
ジスタ２２の入力端子ＤSRに出力している。シフトレジ
スタ２２では、入力端子Ｓ0 は、常に“Ｈ”状態になっ
ており、また出力端子Ｑ3 からの出力信号ｌは、入力端
子Ｄ1 〜Ｄ3 、上記ノア回路２３及びＤ型フリップフロ
ップ２４に入力する。
スタ２２からの信号ｌを同期サンプリング信号ｍとして
出力するとともに、信号ｌの反転したデータをシフトレ
ジスタ２２の入力端子ＤSRに出力している。シフトレジ
スタ２２では、入力端子Ｓ0 は、常に“Ｈ”状態になっ
ており、また出力端子Ｑ3 からの出力信号ｌは、入力端
子Ｄ1 〜Ｄ3 、上記ノア回路２３及びＤ型フリップフロ
ップ２４に入力する。
【００１３】ここで、シフトレジスタ２２は、入力端子
Ｓ1 に入力する信号ｈが“Ｈ”、すなわち受信データ信
号中にエッジがない（受信データ信号が“Ｈ”の連続又
は“Ｌ”の連続した状態）、Ｓ1 ＝“Ｈ”、Ｓ0 ＝
“Ｈ”の時、入力端子ＤSRに入力されたデータを動作ク
ロック毎に順次出力端子Ｑ0 ，Ｑ1 ，Ｑ2 ，Ｑ3 とシフ
トしていく（図２の信号ｉ〜ｌ参照）。そして、Ｑ3 か
らシフトされた信号ｌは、反転して入力端子ＤSRに戻
る。
Ｓ1 に入力する信号ｈが“Ｈ”、すなわち受信データ信
号中にエッジがない（受信データ信号が“Ｈ”の連続又
は“Ｌ”の連続した状態）、Ｓ1 ＝“Ｈ”、Ｓ0 ＝
“Ｈ”の時、入力端子ＤSRに入力されたデータを動作ク
ロック毎に順次出力端子Ｑ0 ，Ｑ1 ，Ｑ2 ，Ｑ3 とシフ
トしていく（図２の信号ｉ〜ｌ参照）。そして、Ｑ3 か
らシフトされた信号ｌは、反転して入力端子ＤSRに戻
る。
【００１４】また、シフトレジスタ２２は、入力端子Ｓ
1 に入力する信号ｈが“Ｌ”、すなわち受信データ信号
中にエッジがある、Ｓ1 ＝“Ｌ”、Ｓ0 ＝“Ｈ”の時、
入力端子Ｄ0 〜Ｄ3 のデータを出力端子Ｑ0 〜Ｑ3 にパ
ラレルロードする。この時ロードするデータは、Ｄ0 は
信号ｌの反転したデータ、Ｄ1 〜Ｄ3 は信号ｌのデータ
で、これによってシフト動作の初期状態を決定し、受信
データ信号との位相を合わせている。
1 に入力する信号ｈが“Ｌ”、すなわち受信データ信号
中にエッジがある、Ｓ1 ＝“Ｌ”、Ｓ0 ＝“Ｈ”の時、
入力端子Ｄ0 〜Ｄ3 のデータを出力端子Ｑ0 〜Ｑ3 にパ
ラレルロードする。この時ロードするデータは、Ｄ0 は
信号ｌの反転したデータ、Ｄ1 〜Ｄ3 は信号ｌのデータ
で、これによってシフト動作の初期状態を決定し、受信
データ信号との位相を合わせている。
【００１５】図３は、本発明に係る受信クロック信号再
生方法を用いた場合の論理レベルの判定回路の構成を示
す構成図であり、図４は、図３に示した各部の信号波形
を示す図である。図において、Ｄ型フリップフロップ２
５，２６では、入力端子Ｄに同期受信データ信号ｎが入
力する。また、Ｄ型フリップフロップ２５には、同期ク
ロック信号ｍが同期クロックとして入力し、Ｄ型フリッ
プフロップ２６には、インバータ２７を介して同期クロ
ック信号ｍの反転された信号が同期クロックとして入力
しており、Ｄ型フリップフロップ２５，２６は、それぞ
れ上記同期クロックの立ち上がりで同期受信データ信号
ｎを受信データ１，２として出力する。すなわち、Ｄ型
フリップフロップ２５は、同期クロック信号ｍの立ち上
がりで同期受信データ信号ｎを出力し、Ｄ型フリップフ
ロップ２６は、同期クロック信号ｍの立ち下がりで同期
受信データ信号ｎを出力する。従って、本実施例は、同
期受信データ信号を同期クロック信号の立ち上がりと立
ち下がりで分離して出力（受信データ１，２）するた
め、例えば２ビットで１つの論理を表現する符号（ＣＭ
Ｉ（Coded Mark Inversion）、マンチェスタ等）の処理
に適している。
生方法を用いた場合の論理レベルの判定回路の構成を示
す構成図であり、図４は、図３に示した各部の信号波形
を示す図である。図において、Ｄ型フリップフロップ２
５，２６では、入力端子Ｄに同期受信データ信号ｎが入
力する。また、Ｄ型フリップフロップ２５には、同期ク
ロック信号ｍが同期クロックとして入力し、Ｄ型フリッ
プフロップ２６には、インバータ２７を介して同期クロ
ック信号ｍの反転された信号が同期クロックとして入力
しており、Ｄ型フリップフロップ２５，２６は、それぞ
れ上記同期クロックの立ち上がりで同期受信データ信号
ｎを受信データ１，２として出力する。すなわち、Ｄ型
フリップフロップ２５は、同期クロック信号ｍの立ち上
がりで同期受信データ信号ｎを出力し、Ｄ型フリップフ
ロップ２６は、同期クロック信号ｍの立ち下がりで同期
受信データ信号ｎを出力する。従って、本実施例は、同
期受信データ信号を同期クロック信号の立ち上がりと立
ち下がりで分離して出力（受信データ１，２）するた
め、例えば２ビットで１つの論理を表現する符号（ＣＭ
Ｉ（Coded Mark Inversion）、マンチェスタ等）の処理
に適している。
【００１６】ここで、図４に示すように、同期受信デー
タ信号の“１，０”が論理“０”を、“１，０”が論理
“１”を示すものとすると、同期受信データ信号は、同
期クロック信号の立ち上がりで、前半のビットが出力さ
れて受信データ信号１になり（図４参照）、同期クロッ
ク信号の立ち下がりで、後半のビットが出力されて受信
データ信号２になる（図４参照）。
タ信号の“１，０”が論理“０”を、“１，０”が論理
“１”を示すものとすると、同期受信データ信号は、同
期クロック信号の立ち上がりで、前半のビットが出力さ
れて受信データ信号１になり（図４参照）、同期クロッ
ク信号の立ち下がりで、後半のビットが出力されて受信
データ信号２になる（図４参照）。
【００１７】従って、本実施例では、受信クロック再生
回路を従来の半分の動作速度で構成することができる。
回路を従来の半分の動作速度で構成することができる。
【００１８】
【発明の効果】以上説明したように、本発明では、伝送
されるデータ信号から同期クロック信号を再生する方法
において、前記データ信号の２ビットの論理時間を１サ
イクルとする前記同期クロック信号を再生し、当該同期
クロック信号の立ち上がり及び立ち下がりで、前記デー
タ信号をサンプリングして、該データ信号の論理レベル
を判別するので、伝送されるデータ信号の伝送速度が高
い場合でも、回路構成を複雑にすることなく、容易に同
期クロック信号を再生でき、またデータ信号の論理レベ
ルを判別することができる。
されるデータ信号から同期クロック信号を再生する方法
において、前記データ信号の２ビットの論理時間を１サ
イクルとする前記同期クロック信号を再生し、当該同期
クロック信号の立ち上がり及び立ち下がりで、前記デー
タ信号をサンプリングして、該データ信号の論理レベル
を判別するので、伝送されるデータ信号の伝送速度が高
い場合でも、回路構成を複雑にすることなく、容易に同
期クロック信号を再生でき、またデータ信号の論理レベ
ルを判別することができる。
【図１】本発明に用いる同期クロック信号再生回路の構
成を示す構成図である。
成を示す構成図である。
【図２】図１に示した各部の信号波形を示す図である。
【図３】本発明に係る受信データ判別方法を用いた判別
回路の構成を示す構成図である。
回路の構成を示す構成図である。
【図４】図３に示した各部の信号波形を示す図である。
【図５】従来の受信データ判別方法を説明するための信
号波形を示す図である。
号波形を示す図である。
１１〜１５，１８，１９，２１，２４〜２６ Ｄ型フリ
ップフロップ １６，１７，２０，２３ ノア回路 ２２ シフトレジスタ ２７ インバータ
ップフロップ １６，１７，２０，２３ ノア回路 ２２ シフトレジスタ ２７ インバータ
Claims (1)
- 【請求項１】 伝送されるデータ信号から同期クロック
信号を再生する方法において、前記データ信号の２ビッ
トの論理時間を１サイクルとする前記同期クロック信号
を再生することを特徴とする同期クロック信号再生方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282605A JPH05122206A (ja) | 1991-10-29 | 1991-10-29 | 同期クロツク信号再生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282605A JPH05122206A (ja) | 1991-10-29 | 1991-10-29 | 同期クロツク信号再生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122206A true JPH05122206A (ja) | 1993-05-18 |
Family
ID=17654685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282605A Pending JPH05122206A (ja) | 1991-10-29 | 1991-10-29 | 同期クロツク信号再生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122206A (ja) |
-
1991
- 1991-10-29 JP JP3282605A patent/JPH05122206A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63153920A (ja) | クロツク再生回路 | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| JP3000334B2 (ja) | デジタル・デコード装置及び方法 | |
| JPH07131448A (ja) | 位相比較回路 | |
| JPH05122206A (ja) | 同期クロツク信号再生方法 | |
| JP2508502B2 (ja) | 復調回路 | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JP2010028615A (ja) | クロック・データ・リカバリ回路 | |
| US4612508A (en) | Modified Miller data demodulator | |
| JPH0590970A (ja) | Ｃｍｉエンコーダ回路 | |
| JPH1132031A (ja) | クロック再生装置 | |
| JPH0210619B2 (ja) | ||
| JP2615588B2 (ja) | デイジタルパルス復調回路 | |
| JPS6037857A (ja) | Ｆｍ伝送方式 | |
| JPS6124853B2 (ja) | ||
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JPH05342772A (ja) | 同期検出方法 | |
| JPH01293738A (ja) | 復調回路 | |
| JPH0316054B2 (ja) | ||
| JPS6245622B2 (ja) | ||
| JPS62279748A (ja) | ビツトバツフア回路 | |
| JPH0574255B2 (ja) | ||
| JPH1028146A (ja) | 符号誤り訂正装置 | |
| JPS62143541A (ja) | 変化点符号化回路 | |
| JPH0222572B2 (ja) |