JP3347667B2 - マンチェスタ符号化データ復号化装置 - Google Patents
マンチェスタ符号化データ復号化装置Info
- Publication number
- JP3347667B2 JP3347667B2 JP13808998A JP13808998A JP3347667B2 JP 3347667 B2 JP3347667 B2 JP 3347667B2 JP 13808998 A JP13808998 A JP 13808998A JP 13808998 A JP13808998 A JP 13808998A JP 3347667 B2 JP3347667 B2 JP 3347667B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- clock
- moving average
- encoded data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Description
化されたデータ(以下「マンチェスタ符号化データ」と
いう。)を、NRZ(Non Return Zero)符号化データ
に復号するのに用いられる、マンチェスタ符号化データ
復号化装置に関する。
号化データの復号化方法を示す。
そのビット周期を1周期とする矩形波パターン”10”を
割り当て、2進数の“0”に、前述の矩形波パターンと
は180°位相が異なる矩形波パターン”01”を割り当
てた符号である。
データから2進数のデータ(NRZ符号データ)を復号
化する場合には、マンチェスタ符号化データのビット周
期前半部又は後半部いずれか一方の情報を検出できれ
ば、そのデータが2進数の”1”を表すのか”0”を表
すのかを判定することができる。
スタ符号化データの変化点から復号用クロックを再生す
ると、その位相をマンチェスタ符号化データの変化点に
同期させた後、マンチェスタ符号化データのビット周期
前半部又は後半部いずれか一方に対応するクロックタイ
ミングで、これらクロックタイミングに現れる情報を取
り出すことにより、復号データを求める手法が採られ
る。
Mbpsで伝送されるマンチェスタ符号のビット周期後
半部から復号データを得る場合、マンチェスタ符号化デ
ータに対し2倍の周波数(2MHz)を有する再生クロ
ックを当該データに位相同期させた後、当該再生クロッ
クを構成する偶奇2種類のクロックタイミングのうち、
ビット周期後半部に対応するクロックタイミングを選択
し、当該選択されたクロックタイミングでマンチェスタ
符号化データをサンプリングし、復号データとする手法
が採られる。
対応するクロックは、偶数番目のクロックであるので、
これをサンプリングクロックに選択する。この結果得ら
れるのが、復号データ1である(図2(D))。実際に
は、さらにこの復号データ1を極性反転することによ
り、最終的な復号データ2を得る(図2(E))。
タ符号はその性質(ビット周期前半部と後半部とで値が
反転した極性となる)から、サンプリングクロックの選
択を誤ると、得られる復号データの極性が反転したもの
となってしまう。そこで、実際の回路では、再生クロッ
クの偶数番目と奇数番目とを正確に判断するための回路
が、別途必要となる。
“1”の連続又は“0”の連続である場合、その部分に
現れる矩形波パターンの変化点だけからは再生クロック
の偶奇を決定できないため(この場合、変化点はビット
周期の中点位置だけでなく、ビット周期の境界位置にも
現れるため)、特別なビット列、例えば“1”と“0”
の繰り返しビット列に対応するパターンを、数ビット〜
十数ビットに亘りデータ中に予め付加しておかなければ
ならなかった。
もので、偶奇を決定するための特別なビット列や特別な
回路を用いなくても、マンチェスタ符号化データをNR
Z符号化データに復号化できる装置を提案することを目
的とする。
め、本発明においては、入力データとして入力されるマ
ンチェスタ符号化データを、NRZ符号化データに復号
化するマンチェスタ符号化データ復号化装置において、
以下の手段を備えるようにする。
分を抽出する第1のローパスフィルタと、(b) 第1のロ
ーパスフィルタから与えられるフィルタ出力を入力し、
当該フィルタ出力の信号波形より変化点を抽出する変化
点抽出手段と、(c) 変化点抽出手段において抽出された
変化点の位相に、入力データと同レートで与えられるク
ロック信号の位相を同期させ、再生クロック信号とする
クロック再生手段と、(d) 入力データからデータ成分を
抽出する第2のローパスフィルタと、(e) 第2のローパ
スフィルタから与えられるフィルタ出力と所定のしきい
値との比較結果を、2値レベルの信号として出力する符
号化手段と、(f) 再生クロック信号を用いて取り込んだ
2値レベルの信号を、入力データに対応するNRZ符号
化データとして出力する復号化手段とを備えるようにす
る。
タ出力は、クロック成分を積分した波形となるため、そ
の変化点は、マンチェスタ符号の極性が反転する1/2
タイムスロット近辺に現れる。一方、第2のローパスフ
ィルタのフィルタ出力は、データ成分を積分した波形と
なるため、タイムスロット前半部分の情報が、マンチェ
スタ符号の極性が反転する1/2タイムスロット近辺
で、積分波形の極大値又は極小値として現れる。
イミングにおける第2のローパスフィルタのフィルタ出
力と所定のしきい値との比較結果である2値レベルの信
号を取り込めば、対応するタイムスロットの前半部分の
情報を取り込み値に反映でき、NRZ符号化データに復
号化できる。
置の一実施形態例を、図面を用いて説明する。
化装置の全体構成を示す。なお、図1は、当該装置の全
体構成を機能的に表したものである。
化データ復号化装置10は、移動平均部11と、変化点
抽出部12と、クロック再生部13と、復号部14とを
備えてなる。
ら2種類の移動平均を計算し出力する回路である。移動
平均部11は、それぞれ一種のローパスフィルタとして
機能する2つの移動平均回路11a及びbからなる。こ
のうち、移動平均回路11aが、クロック成分抽出用と
して機能する回路であり、移動平均回路11bが、デー
タ成分抽出用として機能する回路である。なお、各回路
とも、固有の通過帯域以外の周波数成分を取り除き、出
力成分をディジタル数値化して出力するようになってい
る。ここで、通過帯域を定めるカットオフ周波数は、そ
の出力波形が三角波となるように、取り出し対象とする
周波数帯域のやや低めの値に定めている。
の移動平均回路11aにおいて抽出されたクロック成分
波形(”0”と”1”の繰り返しビット列に現れる出力
波形)の変化点を抽出し、変化点抽出信号DISとして
出力する手段である。なお、この変化点は、ひずみがな
い場合、マンチェスタ符号のビット周期の中点位置に現
れる。
を変化点抽出信号に位相同期させる手段であり、PLL
回路で構成されている。なお、再生されたクロックは、
変化点同期内部クロックRXCとして出力される。
XCで、移動平均回路11bの出力ORout を所定のク
ロックタイミングで取り込むことにより、復号データR
XDを得る手段である。これは、出力ORout には、入
力データの位相を1/4周期ずらした情報が現れるため
(詳細については後述する)、ビット周期の中点位置と
同期関係にある変化点同期内部クロックRXCで取り込
めば、ビット周期前半の情報を取り出せることによる。
成する各部の構成を詳細に説明する。
出用の移動平均回路11aと、データ成分抽出用の移動
平均回路11bの2つで構成されている。ここで、図3
は前者の内部構成を示し、図4は後者の内部構成を示し
ている。
説明する。移動平均回路11aは、シフトレジスタ11
a1と、排他的論理和回路(EX−OR)11a2と、
アップダウンカウンタ11a3とからなる。
て65段のものを用いているが、これは、シフトレジス
タ11a1の1段目から出力されるレジスタ値と、最終
段から出力されるレジスタ値との間に1ビット周期分の
位相差を設け、その間の移動平均を求めるためである。
1Mbps、メインクロックMCLKを64MHzとす
る場合の例であるが、そのビット周期は、メインクロッ
ク数に換算すると「64」となるので、「65」という
値が用いられている。このように、シフトレジスタ11
a1の段数は、適用するシステムに応じて異なるものと
なる。
は、シフトレジスタ11a1の1段目のレジスタ値と6
5段目のレジスタ値とを入力し、すなわち、受信したマ
ンチェスタ符号化データの1周期前の値と現在の値を入
力し、排他的論理和を求める回路である。
排他的論理和を求めるのは、マンチェスタ符号の特性か
ら、入力データが同じ値の連続か(すなわち、”1”又
は”0”の連続か)、それともクロック成分か(すなわ
ち、”1”と”0”が交互に現れるか)によって、1周
期前の値と現在の値との間に一定の関係が現れるからで
ある。
合には、同じビットパターンが連続することになるの
で、1周期前と現在の値とが同じ値となるのに対し、ク
ロック成分のように”1”と”0”が交互に現れるビッ
ト列では、1周期前と現在の値とが丁度逆極性の値とな
るからである。
11a2は、排他的論理和として、クロック成分と同じ
パターンが現れている間”1”を出力し、その他の間”
0”を出力する。
論理和回路(EX−OR)11a2から与えられる出
力”1”をカウントし、8ビット(Q0 〜7 )のディジ
タル値に変換するカウンタである。
は、シフトレジスタ11a1の1段目のレジスタ値が”
1”のときアップカウントし、”0”のときダウンカウ
ントする設定となっている。このため、マンチェスタ符
号化データの1/2ビットである矩形波パターンの組み
合わせで”00”又は”11”が繰り返されるクロック部分
で、そのカウント値は、ビット周期の2倍の周期を有す
る(すなわち、クロック周期と同じ周期を有する)下に
凸又は上に凸の三角波形状となる。
トオフ周波数fc=433KHzのローパスフィルタと
して動作することを表している。
説明する。移動平均回路11bは、シフトレジスタ11
b1と、排他的論理和回路(EX−OR)11b2と、
アップダウンカウンタ11b3と、論理和回路(OR)
11b4とからなる。
て33段のものを用いているが、これは、シフトレジス
タ11b1の1段目から出力されるレジスタ値と、最終
段から出力されるレジスタ値との間に半周期分の位相差
を設け、その間の移動平均を求めるためである。
を1Mbps、メインクロックMCLKを64MHzと
する場合の例であるので、その段数は、移動平均回路1
1aの場合と同様、適用するシステムに応じて異なるも
のとなる。
は、シフトレジスタ11b1の1段目のレジスタ値と3
3段目のレジスタ値とを入力し、すなわち、受信したマ
ンチェスタ符号化データの半周期前の値と現在の値を入
力し、排他的論理和を求める回路である。
排他的論理和を求めるのは、マンチェスタ符号の特性か
ら、入力データが同じ値の連続か(すなわち、”1”又
は”0”の連続か)、それともクロック成分か(すなわ
ち、”1”と”0”が交互に現れるか)によって、半周
期前の値と現在の値との間に一定の関係が現れるからで
ある。
合には、常に半周期前のビットパターンが異なることに
なるのに対し、クロック成分のように”1”と”0”が
交互に現れるビット列では、半周期前と現在の値とで同
じ極性の値が現れるからである。
11b2は、排他的論理和として、矩形波パターンの組
み合わせで”11”又は”00”が現れる半周期の期間に”
0”を出力し、その他の期間に”1”を出力する。
論理和回路(EX−OR)11b2から与えられる出
力”1”をカウントし、8ビット(Q0 〜7 )のディジ
タル値に変換するカウンタである。
の場合も、シフトレジスタ11b1の1段目のレジスタ
値が”1”のときアップカウントし、”0”のときダウ
ンカウントする設定となっている。このため、矩形波パ
ターンの組み合わせで”00”又は”11”が繰り返される
クロック部分を除き、そのカウント値は、ビット周期と
同じ周期で凸又は上に凸の三角波状となる(ビット周期
の前半と後半とでビット値が逆極性となるため)。
3までの回路は、カットオフ周波数fc=866KHz
のローパスフィルタとして動作することを表している。
ウンカウンタ11b3の出力である8ビットのディジタ
ル値(Q0 〜7 )のうち5ビット目と6ビット目に当た
るディジタル値QD4 とQD5 の論理和を求める回路で
ある。
ディジタル値QD4及びQD5 の論理和を求めるのは、
復号時に使用する変化点同期内部クロックRXCのエッ
ジタイミング(後述するように、このタイミングは、ほ
ぼタイムスロットのほぼ中点位置となる)におけるこれ
らビットに、現タイムスロットにおけるデータの情報が
現れるからである。
タが”1”の場合、アップカウント動作により、当該タ
イムスロットの1/4周期以上が経過した時点における
カウント値は、前タイムスロットの値によらず「16」
d〜「32」d(dはデシマルの意味)の値となる(Q
D4 又はQD5 が「1」となる)のに対し、現タイムス
ロットにおけるデータが”0”の場合、ダウンカウント
動作により、当該タイムスロットの1/4周期以上が経
過した時点におけるカウント値は、前タイムスロットの
値によらず、「0」d〜「16」dの値となり(QD4
及びQD5 の値が共に「0」となり)、これらビットの
値が分かれば、現タイムスロットにおけるデータ値の特
定が可能だからである。
12は、クロス検出部12aと、カウンタ部12bと、
補正部12cとからなる。
ウント値のずれや処理に要する時間を考慮して設けた手
段である。
ト周期に相当する「64」カウントごと、ほぼタイムス
ロットの中点位置に現れるべきものあるが、実際上、そ
の値が出現するタイミングは、波形劣化の影響等により
ずれることがあり、また、変化点の抽出にある程度の時
間を要するため、当該タイミングの検出を待って処理を
開始したのでは、続く処理に遅れが生じるおそれがあ
る。
ためのマージンを1/4周期(16クロック)に定め、
移動平均回路11aから与えられるディジタル値(Q0
〜7)の「48」d又は「16」dを、変化点抽出確認
ポイントとして検出する構成を採る。なお、変化点抽出
確認ポイントの検出は、検出信号として、クロス検出回
路12aからカウンタ部12bに与えられる。
ントから16カウント分をカウントし、16カウント時
に変化点抽出信号DISを出力する回路である。
移動平均回路11aの出力に現れるずれ量αを求め、そ
の分だけ、カウンタ部12bのカウント値を補正する回
路である。ここで、ずれ量αは、本来の最大値に対する
ずれ量及び最小値に対するずれ量として求められる。
ている。クロック再生部13は、変化点抽出部12の変
化点抽出信号DISの位相と内部分周クロックの位相と
を比較し、その差分に相当する修正を行った結果を、変
化点同期内部クロックRXCとして出力する。
伝送速度を1Mbpsとしているので、この変化点同期
内部クロックRXCのクロック周波数は1MHzで与え
られる。
は、クロック再生部13の出力である変化点同期内部ク
ロックRXCのエッジタイミングで、移動平均回路11
bの出力ORout (QD5 とQD4 の論理和)を取り込
んで保持し、マンチェスタ符号の復号データRXDとす
る。
タ符号化データ復号化装置による復号動作を、図6〜図
10を用いて説明する。なお、図6は、データ復号タイ
ミングの全体的な概要を表している。
出用)における動作 当該復号装置に入力された入力データは、まず、移動平
均部11の移動平均回路11a及び11bのそれぞれに
入力される。
(図3)は、シフトレジスタ11a1の1段目と65段
目のレジスタ値を比較し、2つの値が異なる場合、アッ
プダウンカウンタ11a3をアップカウント又はダウン
カウントする。このとき、アップダウンカウンタ11a
3は、シフトレジスタ11a1の1段目に保持されてい
るレジスタ値に応じてアップカウントとするか、ダウン
カウントとするかを決定する。
は、一定時間幅の”1”の数(本実施形態の場合、受信
したマンチェスタ符号化データの1周期分の”1”の
数)を順次カウントすることになり、そのカウント値
は、入力データの移動平均となる。すなわち、抽出の対
象とする周波数成分(”0”と”1”が交互に続くパタ
ーン)を除く、不要周波数成分(”0”連続又は”1”
連続)を除去できることになる。
7は、入力データDEMOに、始めデータが無いとした
場合(”0”レベル)の例である。従って、入力データ
は、”0”レベルから始まるものとする。
交互に続く場合 復号装置は、入力データ(マンチェスタ符号化データを
言う)として、”0”と”1”の交互に続くパターン
(このパターンをクロック成分と呼ぶ)が入力されてい
る場合(図7の”0”と”1”が交互に続くパターン参
照)、以下のような動作を行う。
その区間の前半部(図7のa−b間)は、1周期前と値
が同じため、カウント動作は行われない。しかし、その
後半部(図7のb−c間)での1段目のレジスタ値は1
周期前と異なる値をとり、しかもその値が”1”となる
ので、アップダウンカウンタ11a3のカウント動作
は、「32」d(dはデシマル値の意)までのカウント
アップ動作となる。
この場合も、その区間の前半部(図7のc−d間)にお
ける1段目のレジスタ値は、やはり1周期前と値が異な
るものになるので、引き続き「32」d分のカウントア
ップ動作が継続され、時点dにおけるカウント値は「6
4」dとなる。一方、その区間の後半部(図7のd−e
間)における1段目のレジスタ値は、1周期前と値が異
なるものの、当該値は”0”であり、カウント方向が切
り替わるので、「32」d分のカウントダウン動作とな
る。その結果、時点eにおけるカウント値は「32」d
となる。
の場合も、その区間の前半部(図7のe−f間)におけ
る1段目のレジスタ値は1周期前と値が異なり、しかも
当該値が”0”で与えられるため、引き続き「32」d
分のダウンカウントが継続され、時点fにおけるカウン
ト値は「0」dとなる。一方、その区間の後半部(図7
のf−g間)における1段目のレジスタ値は、入力デー
タの値が1周期前と異なるものの、当該値が”1”に切
り替わるので、カウント方向が切り替わり、今度は再び
「32」d分のアップカウントとなる。この結果、時点
gにおけるカウント値は、「32」dとなる。
が交互に続くパターンである場合には、その移動平均
は、入力データ(マンチェスタ符号化データ)が”1”
のとき、その変化点で最大値「64」dをとり、入力デ
ータが”0”のとき、その変化点で最小値「0」d点を
とることになる。
0”→”1”に変わる点で(d点:MAX値)、アップ
ダウンカウンタ11a3のカウント動作が、アップカウ
ントからダウンカウントに折り返えされ、”1”→”
0”に変わる点で(f点:MIN値)、ダウンカウント
からアップカウントに折り返えされることを示してお
り、折り返し点が、マンチェスタ符号化データの変化点
に一致することを意味している。
スタ符号化データの1周期は、メインクロックMCLK
の「64」カウント分であった。このため、アップダウ
ンカウンタ11a3の出力に現れる最大値は本来「6
4」dのはずであり、その最小値は本来「0」dのはず
である。
やデューティ比のずれ(マンチェスタ符号化データの1
周期内の”1”と”0”の比が等しくない場合)があ
り、これに起因したカウント数の増減により、アップダ
ウンカウンタ11a3に誤カウントが現れるおそれがあ
る(カウント数の上限値(MAX値)及び下限値(MI
N値)を制限しない場合、アップダウンカウンタ11a
3を繰り返すためにカウント数の増減が蓄積され、正し
いカウント数をカウントできなくなる)。
本実施形態に係るアップダウンカウンタ11a3では、
「64」d以上のアップカウント及び「0」d以下のダ
ウンカウントを抑制している。
が続く場合 これに対し、復号装置は、入力データとして”0”又
は”1”の連続パターンが入力されている場合(図7
の”0”連続又は”1”連続のパターン参照)、以下の
ような動作を行う。
7のh〜n間を例に説明する。この場合、最初の”0”
ビット区間の前半部(図7のh−i間)は、データの変
り目である(“1”→”0”)。従って、この場合にお
ける1段目のレジスタ値は、1周期前と値が異なり、し
かも、当該値が「0」であるので、そのカウント動作
は、「32」dのダウンカウントとなる。その結果、時
点iにおけるカウント値は「0」dとなる。
i−j間)は、1段目のレジスタ値が1周期前と異なる
のに加え、当該値が「1」であるので、そのカウント動
作は、「32」dのアップカウントとなり、時点jにお
けるカウント値は「32」dとなる。
目以降については、その前半部(図7のj−k間)、後
半部(図7のk−l間)、前半部(図7のl−m間)及
び後半部(図7のm−n間)の各区間で、1段目のレジ
スタ値が1周期前と同じ値となるため(”0”の連
続)、カウント動作は一時中断した状態となり、その間
のカウント値は、常に「32」dのまま一定となる。
7のn〜t間を例に説明する。
半部(図7のn−o間)は、データの変わり目である
(“0”→“1”)。従って、この場合における1段目
のレジスタ値は、1周期前と値が異なり、しかも、当該
値が”1”であるので、アップダウンカウンタ11a3
のカウント動作は、「32」dから「64」dまでのカ
ウントアップ動作となる。
ける1段目のレジスタ値は、1周期前と値が異なるもの
の、当該値は”0”となり、カウント方向が切り替わる
ので、「32」d分のカウンタダウン動作となる。その
結果、時点pにおけるカウント値は「32」dとなる。
目以降については、その前半部(図7のp−q間)、後
半部(図7のq−r間)、前半部(図7のr−s間)及
び後半部(図7のs−t間)の各区間で、1段目のレジ
スタ値が1周期前と同じ値となるため(“1”の連
続)、やはり、そのカウント動作は一時中断した状態と
なり、その間のカウント値は、常に「32」dのまま一
定となる。
1”の連続パターンである場合には、その移動平均は、
「32」dで一定となり、”0”と”1”が交互に続く
パターンの場合に発生したような、変化点で折り返しを
持つといった特徴を持たないことが分かる。
“1”の連続パターンの最初のビットを、当該連続パタ
ーンに含めて説明したが、最初のビットが“0”の場
合、その1ビット前は”1”であり、そのビットパター
ンが”10”となるので、また、最初のビットが“1”
の場合、その1ビット前は”0”であり、そのビットパ
ターンが”01”となるので、これら最初のビットは、
実際上、”0”と”1”が交互に続く場合に含まれるも
のである。
ンの説明に含めたかと言うと、それは、当該区間におけ
るカウント値が「32」dの値をとる過程を説明するた
めである。言い換えると、この最初のビットは、データ
中に含まれるクロック成分の移動平均を求めると、折り
返し点が発生することを説明するために用いたもので、
図7のo点及びu点は、それぞれデータ中に含まれるク
ロック成分(“01”及び”10”)の検出(変化点で
折り返しを発生することが可能であること)を示してい
る。
には、波形劣化やデューティー比のずれがあり、そのた
めカウント値に増減が生じ得る。このため、”0”又
は”1”の連続パターンを移動平均した結果が「32」
dに一致せず、その前後の値を採る場合もあり得ること
になるが、この値は、これ以降の処理において抽出対象
となる最大値「64」d及び最小値「0」dからそれぞ
れ「32」d分のマージンを有しているため、その変動
による影響はない。
タDEMOの移動平均結果には、入力データが”0”
と”1”が交互に現れる連続パターン(クロック成分)
のとき、マンチェスタ符号化データの変化点でカウント
値に折り返しが現れるのに対し、“0”又は”1”の連
続パターンのとき、折り返し点は現れず、その値は一定
値をとることが分かる。
パスフィルタ回路であるという点から考えると、マンチ
ェスタ符号化データが1Mbpsであるとき、入力デー
タを周波数成分で考え表現すると、”0”と”1”が交
互に現れる繰り返しパターン(クロック成分)は500
KHzであると言え、“0”又は”1”の連続パターン
は1MHzであると言えることから、以下のように表現
できる。
フ周波数を、fc=433KHzとすると、当該移動平
均回路11aの動作は、カットオフ周波数433KHz
のローパスフィルタで入力波形を移動平均した結果、”
0”と”1”が交互に続くパターン(クロック成分)で
ある500KHzの成分については三角波となり、三角
波の頂点がマンチェスタ符号データ内の変化点として現
れると言え、また、“0”又は”1”の連続パターンで
ある1MHzの成分については、ローパスフィルタによ
り除去され直流成分のみ出力されると言うことができ
る。
ーパスフィルタとして働き、入力波形の波形劣化に対応
するとともに、不要周波数成分を除去しクロック成分の
みを抽出できるのである。
ータ復号化装置の場合、データの前にクロック再生用の
同期ビットを必要とするが(ビット長は、システムのプ
ロトコルにより異なる)、この移動平均回路11aを使
用すれば、同期ビットがなくてもデータ中よりクロック
成分を抽出することが可能であり、同期ビット無しでク
ロック再生を行うことが可能であるという効果に通じ
る。
出用)における動作 続いて、上述の移動平均回路11aと並行して動作す
る、データ成分抽出用の移動平均回路11b(図4)の
動作を説明する。
1b1の1段目と33段目のレジスタ値を比較し、2つ
の値が異なる場合、アップダウンカウンタ11b3をア
ップカウント又はダウンカウントする。
は、シフトレジスタ11b1の1段目に保持されている
レジスタ値に応じてアップカウントとするか、ダウンカ
ウントとするかを決定する。
は、マンチェスタ符号の半周期分の”1”の数を順次カ
ウントすることになり、そのカウント値は、入力データ
の移動平均となる。すなわち、抽出対象とする周波数成
分以外の不要周波数成分(波形劣化分)の除去が可能と
なる。
マンチェスタ符号化データをNRZ符号に復号するた
め、1Mbpsのマンチェスタ符号を半周期ごと移動平
均し、入力波形の”0”成分及び”1”成分をカウント
することに相当する。
おける、アップダウンカウンタ11b3の最大値は本来
「32」dのはずであり、その最小値は本来「0」dの
はずである。
やデューティー比のずれ(マンチェスタ符号化データの
1周期内の”1”と”0”の比が等しくない場合)があ
るため、これに起因したカウント数の増減により、アッ
プダウンカウンタ11a3に誤カウントが現れるおそれ
がある。
本実施形態に係るアップダウンカウンタ11b3では、
「32」d以上のアップカウント及び「0」d以下のダ
ウンカウントを抑制している。このように、アップダウ
ンカウンタ11b3の出力QD0 〜QD5 は、その最大
値が「32」dに定められている。
d以上であれば、当該半周期が“1”データであること
が分かり、中点未満の場合には“0”データであること
が分かる。なお、中点「16」dは、「010000」
bとして与えられるので、アップダウンカウンタ11b
3の出力の5ビット目の値QD4 と、6ビット目の値Q
D5 の論理和(ORout )を求めることが、現時点にお
けるカウント値が中点以上か否かを、要するに”1”デ
ータであるか、”0”データであるかを判別することに
なる。
の時の移動平均の結果は、入力波形のマンチェスタ符号
化データの変化点aで最小値「0」dをとり、その変化
点が”1”、”0”判定のための論理和(ORout )出
力の中心と一致する。これは、入力データが“1”の場
合も同様であり、マンチェスタ符号化データの変化点b
で最大値「32」dをとり、その変化点が”1”、”
0”判定のための論理和(ORout )出力の中心と一致
する。
ロックを作る場合、入力波形のマンチェスタ符号化デー
タの変化点に同期したクロックを再生することで、移動
平均の出力ORout の最も安定した点、言い換えると最
もマージンのある点で打ち抜き、復号化できることを意
味する。
部13において、変化点抽出部12で抽出された変化点
抽出信号DISに、内部クロックを同期させ、変化点同
期内部クロックRXCとして出力させる構成を採ってい
る。
抽出部12は、入力データが”0”と”1”と交互に続
くパターンである(クロック成分を持つ)場合、そのア
ップダウンカウンタ11a3の出力は折り返し点をもつ
という特徴を利用して、入力データであるマンチェスタ
符号化データの変化点抽出信号DISを作り出すもので
ある。図9に変化点抽出部のタイミングを示す。
aの出力は、入力データにクロック成分が含まれている
場合(すなわち、“01”又は”10”の繰り返しパタ
ーンである場合)、入力データのパターンが“01”の
時、最大値「64」dで折り返し、入力データパターン
が“10”の時、最小値「0」dで折り返すものであ
り、クロック成分を持たない場合、その中間値「32」
dで一定するものである。
に、波形劣化によるカウント値のずれに対するマージン
や抽出に要する処理時間を考慮したクロスポイント(各
マージン±16カウント)を定め、変化点を抽出する構
成を採る。
場合のクロスポイントとして、「32」dと「64」d
の中間値である「48」d(A点及びC点)を定め、入
力データが”10”の場合におけるクロスポイントとし
て、「32」dと「0」dの中間値である「16」d
(B点及びD点)を定める。
(「48」dをクロスするポイントを48CRS、「1
6」dをクロスするポイントを16CRSとする)を検
出すると、そのポイントから16カウント分、すなわち
90°位相を遅延したポイントで変化点抽出信号DIS
を立ち上げるよう動作する。
データ中にクロック成分を含む場合には出力されるが、
クロック成分を含まない場合には出力されないことが分
かる。
クロスポイントのカウントずれが発生し得るため、変化
点抽出部12の補正部12cによってカウントした、移
動平均回路11aの出力の最大値及び最小値のずれ分
(±α)を、カウンタ部12bのカウント数から(16
±a)補正したものが、変化点抽出信号DISとして出
力されるようになっている。
変化点抽出部12から入力すると、当該変化点抽出信号
DISとその再生クロックの位相とを比較し、位相差を
ある範囲内に修正した後、これら変化点同期内部クロッ
クRXCとして出力する。
ら入力される論理和ORout を、これをクロック再生部
13から与えられる変化点同期内部クロックRXCを使
用して打ち抜くよう動作する。この動作を表したのが、
図10である。
t は入力データの変化点で最も安定した値をとるため、
入力データの変化点抽出信号DISに同期した内部再生
クロックRXCによる打ち抜くことで、マンチェスタ符
号化されたデータの正確な復号(RXDの出力)が可能
となる。
入力段に移動平均部11を設け、不要な信号成分を除き
必要な信号成分のみを取り出せるようにしたことによ
り、無線伝搬路のような劣悪な回線品質を使用したデー
タ伝送においても、入力波形の波形劣化に対応できる復
号装置を実現できる。
均回路11aは、一種のローパスフィルタとして動作す
るので、データ中のクロック成分(0と1が交互に続く
パターン)のみを抽出し不要波成分を除去することがで
きる。
の波形劣化等による移動平均出力の最大値及び最小値の
カウントずれを補正する補正回路12cを設けたことに
より、波形劣化等の影響を受け易い伝搬路を経由して受
信した受信信号の場合にも、マンチェスタ符号化データ
に含まれるクロック成分からその変化点を正確に抽出す
ることができる。
ば、入力データから変化点を抽出することで所定の復号
動作を実現でき、従来装置のような、入力データから抽
出されたクロックが偶数番目か奇数番目か(すなわち、
タイムスロットの前半部に対応するクロックか後半部に
対応するクロックか)を確定するための複雑な回路を無
くし得ることにより、簡単な回路構成の復号装置を得る
ことができる。
力データ中にクロック成分が含まれていれば、所望の復
号動作を実現できるため、すなわち、データ中に現れる
クロック成分のみを用いてもクロックの再生及びマンチ
ェスタ符号化データの復号が可能なため、従来装置のよ
うに、データの直前にクロック再生専用の同期ビットを
付ける必要を無くすことができる。
波数が、入力データの周波数と同じで良く、従来装置の
ように、その2倍の周波数を必要としないので、再生ク
ロックの生成系で消費される消費電流を、従来に比して
小さく抑えることができる。
補正部12cを、復号装置に必須の構成としたが、波形
劣化の影響を考慮しなくて済む良好な伝搬路を使用でき
る場合には、かかる補正部12cを設けなくても良い。
に用いるクロスポイントを、最大値に対して3/4の値
と1/4の値にそれぞれ設定する場合について述べた
が、システムに求められる精度や処理能力等に応じて、
異なる値を採用しても良い。
の移動平均回路11bの出力段に論理和回路を設ける場
合について述べたが、本実施形態の場合、この出力は、
アップダウンカウンタ11b3のカウンタ値に現れるデ
ータ振幅が1/2より大きいか否か判別できれば良いた
め、他の手段にて構成されていても良い。例えば、比較
対象を振幅の1/2に設定した比較器としても良い。
含まれるクロック成分及びデータ成分を、移動平均回路
11a及びbのそれぞれにおいて抽出する場合について
述べたが、他の構成のローパスフィルタを用いて抽出す
るようにしても良い。
作を、ハードウェア的に実現する場合について述べた
が、ソフトウェア的な処理により実現する構成としても
良い。
タ符号化データ復号化装置によれば、第1のローパスフ
ィルタから再生した再生クロック信号により、第2のロ
ーパスフィルタのフィルタ出力が所定のしきい値より大
きいか小さいかを与える2値レベルの信号を取り込むだ
けで、入力されたマンチェスタ符号化データに対応する
NRZ符号化データを得ることができることにより、従
来に比して装置構成が小型かつ簡易で済むマンチェスタ
符号化データ復号化装置を得ることができる。
成を示すブロック図である。
ある。
すブロック図である。
ブロック図である。
る。
示す図である。
す図である。
である。
動平均部、11a、11b…移動平均回路、11a1、
11b1…シフトレジスタ、11a2、11b2…排他
的論理和回路(EX−OR)、11a3、11b3…ア
ップダウンカウンタ、11b4…論理和回路(OR)、
12…変化点抽出部、12a…クロス検出部、12b…
カウンタ部、12c…補正部、13…クロック再生部、
14…復号部。
Claims (3)
- 【請求項1】 入力データとして入力されたマンチェス
タ符号化データを、NRZ符号化データに復号化するマ
ンチェスタ符号化データ復号化装置において、 入力データからクロック成分を抽出する第1のローパス
フィルタと、 上記第1のローパスフィルタから与えられるフィルタ出
力を入力し、当該フィルタ出力の信号波形より変化点を
抽出する変化点抽出手段と、 上記変化点抽出手段において抽出された変化点の位相
に、上記入力データと同レートで与えられるクロック信
号の位相を同期させ、再生クロック信号とするクロック
再生手段と、 上記入力データからデータ成分を抽出する第2のローパ
スフィルタと、 上記第2のローパスフィルタから与えられるフィルタ出
力と所定のしきい値との比較結果を、2値レベルの信号
として出力する符号化手段と、 上記再生クロック信号を用いて取り込んだ上記2値レベ
ルの信号を、上記入力データに対応するNRZ符号化デ
ータとして出力する復号化手段とを備えることを特徴と
するマンチェスタ符号化データ復号化装置。 - 【請求項2】 請求項1に記載のマンチェスタ符号化デ
ータ復号化装置において、 上記第1のローパスフィルタは、入力データの1タイム
スロットに亘る移動平均を求める移動平均回路で構成さ
れ、 上記第2のローパスフィルタは、入力データの1/2タ
イムスロット周期に亘る移動平均を求める移動平均回路
で構成されることを特徴とするマンチェスタ符号化デー
タ復号化装置。 - 【請求項3】 請求項1又は2に記載のマンチェスタ符
号化データ復号化装置において、 上記変化点抽出手段は、上記第1のローパスフィルタか
ら入力されるフィルタ出力のひずみを補正する補正手段
をさらに備える、ことを特徴とするマンチェスタ符号化
データ復号化装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13808998A JP3347667B2 (ja) | 1998-05-20 | 1998-05-20 | マンチェスタ符号化データ復号化装置 |
US09/305,303 US6370212B1 (en) | 1998-05-20 | 1999-05-05 | Method and device for decoding manchester encoded data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13808998A JP3347667B2 (ja) | 1998-05-20 | 1998-05-20 | マンチェスタ符号化データ復号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330970A JPH11330970A (ja) | 1999-11-30 |
JP3347667B2 true JP3347667B2 (ja) | 2002-11-20 |
Family
ID=15213705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13808998A Expired - Fee Related JP3347667B2 (ja) | 1998-05-20 | 1998-05-20 | マンチェスタ符号化データ復号化装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6370212B1 (ja) |
JP (1) | JP3347667B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6760392B1 (en) * | 1999-11-12 | 2004-07-06 | Advanced Micro Devices, Inc. | Method and apparatus to provide fixed latency early response in a system with multiple clock domains with fixable clock ratios |
US6977966B1 (en) * | 2000-11-28 | 2005-12-20 | Tellabs Bedford, Inc. | Bidirectional optical communications having quick data recovery without first establishing timing and phase lock |
US7469023B2 (en) * | 2003-06-04 | 2008-12-23 | Susan Vasana | Manchester code delta detector |
FR2862820B1 (fr) * | 2003-11-21 | 2006-03-31 | Atmel Nantes Sa | Circuit electronique de decodage d'un signal de donnees asynchrone biphase et procede de decodage correspondant, dispositif de controle d'un equipement |
US7376211B2 (en) * | 2004-01-28 | 2008-05-20 | Texas Instruments Incorporated | High speed early/late discrimination systems and methods for clock and data recovery receivers |
US7738448B2 (en) * | 2005-12-29 | 2010-06-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method for generating and sending signaling messages |
CN100376084C (zh) * | 2006-05-19 | 2008-03-19 | 宁波中科集成电路设计中心有限公司 | 一种曼彻斯特编码的解码方法及应用装置 |
WO2007139424A1 (fr) * | 2006-05-30 | 2007-12-06 | Federalnoe Gosudarstvennoe Unitarnoe Predpriyatie 'rosysky Federalny Yaderny Tstentr - Vserossysky Nauchno-Issledovatelsky Institut Tekhnicheskoi Fiziki Akademika E.I. Zababakhina' | Procédé pour démoduler un signal dans un code manchester |
TWI364219B (en) * | 2007-08-20 | 2012-05-11 | Novatek Microelectronics Corp | High transmission rate interface for storing both clock and data signals |
US10649948B2 (en) * | 2011-10-05 | 2020-05-12 | Analog Devices, Inc. | Two-wire communication systems and applications |
EP4180981A1 (en) | 2011-10-05 | 2023-05-17 | Analog Devices, Inc. | Two-wire communication system for high-speed data and power distribution |
US10311010B2 (en) | 2011-10-05 | 2019-06-04 | Analog Devices, Inc. | Two-wire communication systems and applications |
DE102012010375A1 (de) | 2012-05-29 | 2013-12-05 | Sew-Eurodrive Gmbh & Co Kg | Dekodierungsverfahren und Dekodiereinrichtung |
US9772665B2 (en) | 2012-10-05 | 2017-09-26 | Analog Devices, Inc. | Power switching in a two-wire conductor system |
RU2522978C1 (ru) * | 2013-01-15 | 2014-07-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Способ преобразования фазоманипулированного кода в бинарный |
JP6223716B2 (ja) * | 2013-05-31 | 2017-11-01 | 株式会社東芝 | 光データ伝送の受信装置、その受信方法及びその受信プログラム |
US9059724B2 (en) * | 2013-07-08 | 2015-06-16 | Analog Devices, Inc. | Differential decoder |
EP2838203A3 (en) * | 2013-08-16 | 2015-06-03 | iZettle Merchant Services AB | Dynamic decoding of communication between card reader and portable device |
US9514088B2 (en) * | 2014-09-24 | 2016-12-06 | Macronix International Co., Ltd. | Method and device for processing serial binary input by comparing binary digits at even and odd locations of the input |
CN112311401B (zh) * | 2020-11-08 | 2024-04-09 | 西北工业大学 | 一种同轴电缆曼彻斯特编解码方法 |
CN115955374A (zh) * | 2022-12-15 | 2023-04-11 | 上海创景信息科技有限公司 | 自适应曼彻斯特编解码优化系统、方法、设备及介质 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5103466A (en) * | 1990-03-26 | 1992-04-07 | Intel Corporation | CMOS digital clock and data recovery circuit |
US5805632A (en) * | 1992-11-19 | 1998-09-08 | Cirrus Logic, Inc. | Bit rate doubler for serial data transmission or storage |
US5696800A (en) * | 1995-03-22 | 1997-12-09 | Intel Corporation | Dual tracking differential manchester decoder and clock recovery circuit |
US5566212A (en) * | 1995-04-24 | 1996-10-15 | Delco Electronics Corporation | Phase-locked loop circuit for Manchester-data decoding |
US5812619A (en) * | 1996-02-28 | 1998-09-22 | Advanced Micro Devices, Inc. | Digital phase lock loop and system for digital clock recovery |
US5835542A (en) * | 1996-07-19 | 1998-11-10 | Utek Semiconductor Corporation | Digital data separator for separating data signals from clock signals in an encoded data stream |
JP3863265B2 (ja) * | 1997-10-16 | 2006-12-27 | 富士通株式会社 | 光受信器およびクロック抽出回路 |
-
1998
- 1998-05-20 JP JP13808998A patent/JP3347667B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-05 US US09/305,303 patent/US6370212B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6370212B1 (en) | 2002-04-09 |
JPH11330970A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3347667B2 (ja) | マンチェスタ符号化データ復号化装置 | |
JP3504119B2 (ja) | 復調装置、クロック再生装置、復調方法及びクロック再生方法 | |
JPS6236420B2 (ja) | ||
JP3108364B2 (ja) | データ復調装置 | |
JPH0314251B2 (ja) | ||
JPH059975B2 (ja) | ||
JP3377669B2 (ja) | シンク検出方法及びシンク検出回路 | |
JP2001135039A (ja) | 入力信号によって伝達される2進データの抽出方法および抽出装置 | |
JP3371913B2 (ja) | 波形歪補正装置 | |
JPH11252187A (ja) | 二相変調ビットストリームのデコーディング及び非整数比を有する相対的自己同期周波数分割器 | |
JP2001333055A (ja) | クロック同期補正方法及び同期クロック生成装置 | |
JP3913855B2 (ja) | チャネルストリームのエラー訂正装置及びエラー訂正方法 | |
JP3478290B2 (ja) | Duty補正回路 | |
JP2944153B2 (ja) | 復調基準位相曖昧度除去方式 | |
JP3171205B2 (ja) | 変調周波数検出回路 | |
JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
JP3668617B2 (ja) | デジタルオーディオインターフェース信号復調回路 | |
JP3561595B2 (ja) | Rds受信装置 | |
JP2004328174A (ja) | 符号判定装置及びその方法並びにプログラム | |
JP3458782B2 (ja) | Duty補正回路 | |
JP2000101554A (ja) | サンプリングクロック再生回路 | |
JP2000295193A (ja) | 同期検出装置 | |
JPH02193431A (ja) | データ復調装置 | |
JP3838301B2 (ja) | ディジタル信号受信回路 | |
JPS61201521A (ja) | スプリツトフエ−ズ信号復号回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |