JP3913855B2 - チャネルストリームのエラー訂正装置及びエラー訂正方法 - Google Patents
チャネルストリームのエラー訂正装置及びエラー訂正方法 Download PDFInfo
- Publication number
- JP3913855B2 JP3913855B2 JP23104797A JP23104797A JP3913855B2 JP 3913855 B2 JP3913855 B2 JP 3913855B2 JP 23104797 A JP23104797 A JP 23104797A JP 23104797 A JP23104797 A JP 23104797A JP 3913855 B2 JP3913855 B2 JP 3913855B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- channel
- channel clock
- code length
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、最小符号長が制限されたチャネルストリームを受信する受信システムに係り、特にその受信されたチャネルストリームに最小符号長より短い符号長の符号が発生するというエラーを訂正するためのチャネルストリームのエラー訂正装置及びエラー訂正方法に関する。
【０００２】
【従来の技術】
周知のように、首記の如き受信システムは、受信信号をチャネルクロックに同期した２値化信号に変換し、この２値化信号に対して再生処理を施すようにしている。図５は、このような従来の受信システムを示している。すなわち、入力端子１１に供給された受信信号は、レベル比較回路１２の正側入力端＋に供給されている。このレベル比較回路１２の負側入力端−には、入力端子１３に供給された基準直流レベルＶref が印加されている。
【０００３】
そして、このレベル比較回路１２は、その正側入力端＋の入力レベルが負側入力端−の入力レベルより高い場合にＨ（High）レベルとなり、そうでない場合にＬ（Low ）レベルとなる２値化信号を生成している。このレベル比較回路１２から出力される２値化信号は、Ｄ（Delay ）タイプＦＦ（Flipflap）回路で構成されたレジスタ１４のデータ入力端Ｄに供給されるとともに、チャネルクロック生成回路１５に供給されている。
【０００４】
このチャネルクロック生成回路１５は、図示しないＰＬＬ（Phase Locked Loop ）回路を内蔵しており、レベル比較回路１２から出力される２値化信号に位相同期したチャネルクロックを生成している。このチャネルクロック生成回路１５で生成されたチャネルクロックは、レジスタ１４のクロック入力端Ｃに供給されている。そして、このレジスタ１４が、チャネルクロックの立上がりで２値化信号をラッチすることにより、受信信号がチャネルクロックに同期した２値化信号に変換され、出力端子１６から取り出される。
【０００５】
図６は、上記した受信システムの各部の波形を示している。まず、図６（ａ）は、送信符号列を示している。この送信情報は、例えばＲＬＬ（２，１０）符号化されているものとする。この場合、送信符号列の１ビット伝送時間、つまり、チャネルクロックの１周期に対応する時間をＴとすると、ＲＬＬ（２，１０）符号化における最短符号長及び最長符号長は、それぞれ３Ｔ及び１１Ｔとなっている。そして、この図６（ａ）では、最短符号長３Ｔが２回出現した状態を示している。
【０００６】
また、図６（ｂ）〜（ｅ）は、それぞれ図５における（ｂ）〜（ｅ）点の波形を示している。すなわち、図６（ａ）に示す送信符号列は、その伝送路上でノイズが加算されることにより、同図（ｂ）に示すような波形となって入力端子１１に供給される。この図６（ｂ）に示す受信信号は、レベル比較回路１２によって基準直流レベルＶref とレベル比較されることにより、同図（ｃ）に示すような２値化信号に変換される。
【０００７】
そして、チャネルクロック生成回路１５が、２値化信号に同期した図６（ｄ）に示すチャネルクロックを生成し、レジスタ１４が、チャネルクロックの立上がりで２値化信号をラッチすることにより、同図（ｅ）に示すように、チャネルクロックに同期した２値化信号が得られる。この場合、図６（ａ）に示す送信符号列と、同図（ｅ）に示す２値化信号（受信符号列）とは等価であり、送信符号列が正しく再現されたことになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、一般には、伝送路で加算されるノイズにより送信符号列に歪みが生じるため、受信符号列が送信符号列と異なってしまう場合が生じる。例えば図７（ａ）に示す送信符号列に対して、受信信号が同図（ｂ）に実線で示すように歪んだとする。この場合、図７（ｂ）に破線で示す部分が、本来期待される受信信号波形であるとする。
【０００９】
すると、この図７（ｂ）に実線で示す受信信号は、レベル比較回路１２によって基準直流レベルＶref とレベル比較されることにより、同図（ｃ）に示すような２値化信号に変換される。そして、チャネルクロック生成回路１５が、２値化信号に同期したチャネルクロックを生成し、レジスタ１４が、チャネルクロックの立上がりで２値化信号をラッチすることにより、同図（ｅ）に示すように、チャネルクロックに同期した２値化信号が得られる。
【００１０】
この場合、図７（ａ）に示す送信符号列と同図（ｅ）に示す受信符号列とは、異なったものとなっている。すなわち、送信符号列の第１の最短符号長３Ｔ部分Ａが、その前縁及び後縁の誤りで１Ｔとなり、その結果、第１の最短符号長３Ｔ部分Ａの両側に隣接する符号長６Ｔ及び５Ｔ部分が、それぞれ７Ｔ及び６Ｔに誤っている。また、送信符号列の第２の最短符号長３Ｔ部分Ｂが、その前縁の誤りで２Ｔとなり、その結果、隣接する符号長４Ｔ部分が５Ｔに誤っている。
【００１１】
一般に、デジタル符号を伝送する場合には、エラーが生じることを考慮して、予め送信符号列に所定のエラー訂正符号を付加して伝送し、受信側で、このエラー訂正符号を用いて受信符号列に生じるエラーを訂正するようにしている。このため、受信符号列に図７で説明したようなエラーが生じたとしても、そのエラーは、エラー訂正符号によって訂正することが可能な場合が多い。
【００１２】
ところが、通常、エラー訂正符号によってエラーを訂正することができる能力には限界があるため、受信符号列にそのエラー訂正能力を超えたエラーが発生した場合には訂正することが不可能となる。このため、エラー訂正処理を行なう以前の段階において受信符号列に含まれるエラーは、できる限り少なくしておくことが望ましいことになる。
【００１３】
そこで、この発明は上記事情を考慮してなされたもので、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減するようにした極めて良好なチャネルストリームのエラー訂正装置及びエラー訂正方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るチャネルストリームのエラー訂正装置は、最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なうものを対象としている。そして、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成するレベル比較手段と、レベル比較手段で生成されたチャネルストリームに同期したチャネルクロックを生成するチャネルクロック生成手段と、チャネルクロック生成手段で生成されたチャネルクロックに基づいて、レベル比較手段で生成されたチャネルストリームの符号長を測定する測定手段と、測定手段で測定された符号長がｍ−２である場合、その符号に隣接する前後部分の極性をチャンネルクロックの１周期分だけ反転させる第１の補正手段と、測定手段で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する判別手段と、判別手段の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる第２の補正手段とを備えるようにしたものである。
【００１５】
また、この発明に係るチャネルストリームのエラー訂正装置は、上記の対象において、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成するレベル比較手段と、レベル比較手段で生成されたチャネルストリームに同期したチャネルクロックを生成するチャネルクロック生成手段と、チャネルクロック生成手段で生成されたチャネルクロックに基づいて、レベル比較手段で生成されたチャネルストリームの符号長を測定する測定手段と、測定手段で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する判別手段と、判別手段の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる補正手段とを備えるようにしたものである。
【００１６】
さらに、この発明に係るチャネルストリームのエラー訂正方法は、最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なう方法を対象としている。そして、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成する第１の工程と、第１の工程で生成されたチャネルストリームに同期したチャネルクロックを生成する第２の工程と、第２の工程で生成されたチャネルクロックに基づいて、第１の工程で生成されたチャネルストリームの符号長を測定する第３の工程と、第３の工程で測定された符号長がｍ−２である場合、その符号に隣接する前後部分の極性をチャンネルクロックの１周期分だけ反転させる第４の工程と、第３の工程で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する第５の工程と、第５の工程の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる第６の工程とを備えるようにしたものである。
【００１７】
また、この発明に係るチャネルストリームのエラー訂正方法は、上記の対象において、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成する第１の工程と、第１の工程で生成されたチャネルストリームに同期したチャネルクロックを生成する第２の工程と、第２の工程で生成されたチャネルクロックに基づいて、第１の工程で生成されたチャネルストリームの符号長を測定する第３の工程と、第３の工程で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する第４の工程と、第４の工程の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる第５の工程とを備えるようにしたものである。
【００１８】
上記のような構成及び方法によれば、符号長がｍ−２である符号は、それに隣接する前後部分をチャネルクロックの１周期分だけ反転させて符号長をｍとするとともに、符号長がｍ−１である符号は、前縁が欠如したか後縁が欠如したかの判別結果に基づいて、それに隣接する前部分または後部分をチャネルクロックの１周期分だけ反転させるようにしたので、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減することができるようになる。
【００１９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１において、符号１７は入力端子で、前述したレベル比較回路１２から出力される２値化信号が供給されている。この入力端子１７に供給された２値化信号は、前記レジスタ１４の入力端Ｄに供給されるとともに、位相ステータス検出回路１８に供給されている。そして、このレジスタ１４の出力は、ＤタイプＦＦ回路で構成された３つのレジスタ１９，２０，２１を直列に介して、ＥＸオア（排他的論理和）回路２２の一方の入力端に供給されている。
【００２０】
また、図１において、符号２３は入力端子で、前述したチャネルクロック生成回路１５で生成されたチャネルクロックが供給されている。この入力端子２３に供給されたチャネルクロックは、上記レジスタ１４，１９，２０，２１の各クロック入力端Ｃと、１Ｔ検出回路２４と、２Ｔ検出回路２５と、上記位相ステータス検出回路１８とに、それぞれ供給されている。また、上記レジスタ１４の出力は、１Ｔ検出回路２４及び２Ｔ検出回路２５にそれぞれ供給されている。
【００２１】
そして、上記１Ｔ検出回路２４の出力は、１Ｔ補正パルス生成回路２６を介してオア回路２７の第１の入力端に供給されている。また、上記２Ｔ検出回路２５の出力は、２Ｔ前縁補正パルス生成回路２８を介してアンド回路２９の一方の入力端に供給されるとともに、後縁補正パルス生成回路３０を介してアンド回路３１の一方の入力端に供給されている。
【００２２】
ここで、一方のアンド回路２９は、その他方の入力端に上記位相ステータス検出回路１８の出力が供給されており、その出力は、上記オア回路２７の第２の入力端に供給されている。また、他方のアンド回路３１は、その他方の入力端に上記位相ステータス検出回路１８の出力をノット回路３２で反転した信号が供給されており、その出力は、上記オア回路２７の第３の入力端に供給されている。そして、このオア回路２７の出力が、上記ＥＸオア回路２２の他方の入力端に供給されており、このＥＸオア回路２２の出力が、出力端子３３から取り出されるようになっている。
【００２３】
上記のような構成となされたエラー訂正装置において、以下、図２を参照してその動作を説明する。図２は、図１に示したエラー訂正装置における各部の波形を示している。まず、図２（ａ）は、最短符号長を３ＴとするＲＬＬ符号化された送信符号列を示している。図２（ａ）では、最短符号長３Ｔ部分Ａ，Ｂ，Ｃの極性が全てＨレベルになっているが、ここでの動作説明において、符号の極性は意味を持たないものとする。
【００２４】
また、図２（ｂ）〜（ｏ）は、それぞれ図１における（ｂ）〜（ｏ）点の波形を示している。すなわち、入力端子１７に図２（ｃ）に示す２値化信号が供給され、入力端子２３に同図（ｂ）に示すチャネルクロックが供給されると、レジスタ１４は、チャネルクロックの立上がりで２値化信号をラッチすることにより、同図（ｄ）に示す２値化信号を出力する。
【００２５】
このとき、レジスタ１４から出力される図２（ｄ）に示す２値化信号は、同図（ａ）に示した送信符号列の第１の最短符号長３Ｔ部分Ａが１Ｔに誤り、第２の最短符号長３Ｔ部分Ｂが２Ｔに誤り、第３の最短符号長３Ｔ部分Ｃが２Ｔに誤りを生じている。特に、第２の最短符号長３Ｔ部分Ｂは、その前縁が欠けることによって２Ｔとなり、第３の最短符号長３Ｔ部分Ｃは、その後縁が欠けることによって２Ｔとなっている。
【００２６】
このレジスタ１４から出力された２値化信号は、３つのレジスタ１９，２０，２１によってそれぞれチャネルクロックの１周期分づつ遅延されることにより、図２（ｅ）に示す２値化信号となってＥＸオア回路２２に供給されている。この３つのレジスタ１９，２０，２１によって、レジスタ１４から出力された２値化信号を遅延する理由は、以下に述べる他の回路の処理による遅延を考慮して、タイミング合わせを行なうためである。
【００２７】
すなわち、上記レジスタ１４から出力された２値化信号と、入力端子２３に供給されたチャネルクロックとは、上記１Ｔ検出回路２４及び２Ｔ検出回路２５に供給されている。このうち、１Ｔ検出回路２４は、入力された２値化信号の極性反転間隔（エッジ間距離）をチャネルクロックで測定することにより、チャネルクロックの１周期長つまり１Ｔの符号を検出している。そして、この１Ｔ検出回路２４は、１Ｔの符号を検出すると、図２（ｆ）に示すように、その１Ｔ符号の終了直後に、１Ｔ幅の検出パルスを出力している。
【００２８】
そして、この１Ｔ検出回路２４から出力された検出パルスは、１Ｔ補正パルス生成回路２６に供給されている。この１Ｔ補正パルス生成回路２６は、入力された検出パルスをトリガーとして１Ｔ補正パルスを発生する。この１Ｔ補正パルスは、図２（ｇ）に示すように、検出パルスの終了直後に発生される１Ｔ幅の補正パルスと、この補正パルスの終了後、１Ｔ期間おいて、さらに発生される１Ｔ幅の補正パルスとから構成されている。
【００２９】
また、上記２Ｔ検出回路２５は、入力された２値化信号の極性反転間隔をチャネルクロックで測定することにより、チャネルクロックの２周期長つまり２Ｔの符号を検出している。そして、この２Ｔ検出回路２５は、２Ｔの符号を検出すると、図２（ｈ）に示すように、その２Ｔ符号の終了直後に、４Ｔ幅の検出パルスを出力している。
【００３０】
この２Ｔ検出回路２５から出力された検出パルスは、２Ｔ前縁補正パルス生成回路２８及び２Ｔ後縁補正パルス生成回路３０に、それぞれ供給されている。このうち、２Ｔ前縁補正パルス生成回路２８は、入力された検出パルスをトリガーとして、図２（ｉ）に示すように、検出パルスの発生（立上がり）直後に１Ｔ幅の補正パルスを出力している。また、２Ｔ後縁補正パルス生成回路３０は、入力された検出パルスをトリガーとして、図２（ｊ）に示すように、検出パルスの終了（立下がり）とともに終了する１Ｔ幅の補正パルスを出力している。
【００３１】
ここで、上記入力端子１７に供給された２値化信号と、入力端子２３に供給されたチャネルクロックとは、位相ステータス検出回路１８に供給されている。この位相ステータス検出回路１８は、入力された２値化信号の立上がり及び立下がりエッジ（極性反転位置）とチャネルクロックとの位相関係を検出して、検出信号を発生している。
【００３２】
つまり、この位相ステータス検出回路１８は、図２（ｂ）に示すチャネルクロックのＨレベル期間に、同図（ｃ）に示す２値化信号が極性反転した場合、同図（ｋ）に示すように、その次のチャネルクロックの立上がりに同期してＨレベルとなり、チャネルクロックのＬレベル期間に２値化信号が極性反転した場合、その次のチャネルクロックの立上がりに同期してＬレベルとなる検出信号を出力している。
【００３３】
この場合、位相ステータス検出回路１８から出力される検出信号は、Ｈレベルが、図２（ｅ）に示す２値化信号の２Ｔ部分の前縁を修正することを意味し、Ｌレベルが、同２値化信号の２Ｔ部分の後縁を修正することを意味している。すなわち、上記２Ｔ前縁補正パルス生成回路２８から出力される図２（ｉ）に示す補正パルスと、位相ステータス検出回路１８から出力される同図（ｋ）に示す検出信号とが、アンド回路２９によって論理積演算されることにより、同図（ｌ）に示す２Ｔ前縁補正パルスが生成される。
【００３４】
また、上記２Ｔ後縁補正パルス生成回路３０から出力される図２（ｊ）に示す補正パルスと、位相ステータス検出回路１８から出力される同図（ｋ）に示す検出信号をノット回路３２で反転した信号とが、アンド回路３１によって論理積演算されることにより、同図（ｍ）に示す２Ｔ後縁補正パルスが生成される。
【００３５】
そして、図２（ｇ）に示した１Ｔ補正パルスと、同図（ｌ）に示した２Ｔ前縁補正パルスと、同図（ｍ）に示した２Ｔ後縁補正パルスとは、オア回路２７によって論理和演算されることにより、同図（ｎ）に示すように、上記した３つの補正パルスを全て含む補正信号が生成され、上記ＥＸオア回路２２に供給されている。
【００３６】
このため、上記レジスタ２１から出力された図２（ｅ）に示す２値化信号は、図２（ｏ）に示すように、１Ｔ部分がその前後部分に１Ｔ補正パルスが付加されることにより３Ｔに補正され、前縁が欠けることによって２Ｔとなった部分が、その前部分に２Ｔ前縁補正パルスが付加されることにより３Ｔに補正され、後縁が欠けることによって２Ｔとなった部分が、その後部分に２Ｔ後縁補正パルスが付加されることにより３Ｔに補正され、ここに、送信符号列と等価な受信符号列を得ることができる。
【００３７】
ここで、上記した補正動作をまとめると、符号長が１Ｔの符号は、無条件にそれに隣接する前後部分を１Ｔづつ反転させて３Ｔとするとともに、符号長が２Ｔの符号は、入力端子１７に供給された２値化信号の後ろエッジがチャネルクロックのＨレベル期間に存在する場合に、それに隣接する前部分を１Ｔだけ反転させて３Ｔとし、入力端子１７に供給された２値化信号の後ろエッジがチャネルクロックのＬレベル期間に存在する場合に、それに隣接する後部分を１Ｔだけ反転させて３Ｔとするようにしている。
【００３８】
そこで、このような補正動作の妥当性について、以下に説明する。まず、１Ｔ長符号の場合について述べる。すなわち、この実施の形態では、送信符号列の最短符号長を３Ｔとしているので、１Ｔ長符号が受信された場合、それは何らかのエラーが発生したものと判断することができる。そして、この受信された１Ｔ長符号は、３Ｔ長以上の符号が１Ｔに誤ったものと判断することができる。
【００３９】
この場合、３Ｔ長以上の全ての符号で１Ｔに誤る可能性を持つことになるが、一般に、伝送される符号列に無相関にノイズが加えられることにより、符号のエッジが時間軸上でシフトする場合、３Ｔ長符号が１Ｔに誤る可能性が最も高いことになる。このため、１Ｔ長符号は、３Ｔ長符号が誤ったものと判断することは妥当である。
【００４０】
また、３Ｔ長符号が１Ｔに誤る場合、前縁から２Ｔ欠ける場合と、後縁から２Ｔ欠ける場合と、前後が１Ｔづつ欠ける場合とが考えられる。この場合も、伝送される符号列に無相関にノイズが加えられることにより、符号のエッジが時間軸上でシフトされるような場合には、前後が１Ｔづつ欠ける可能性が最も高いといえる。このため、１Ｔ長符号が受信された場合、その前後を１Ｔづつ伸張して３Ｔとすることは、可能性として最も妥当である。
【００４１】
次に、２Ｔ長符号の場合について述べる。この場合も、１Ｔ長符号と同様に、３Ｔ長符号が２Ｔに誤ったものと判断することが妥当である。そして、３Ｔ長符号が２Ｔに誤る場合、前縁から１Ｔ欠ける場合と、後縁から１Ｔ欠ける場合とが考えられるが、これらが起こり得る可能性は一般には同等であると考えられる。このため、前縁から１Ｔ欠けた場合と、後縁から１Ｔ欠けた場合とを、判別する必要が生じる。
【００４２】
ここで、３Ｔ長符号が２Ｔに誤った場合、受信信号に対して低い周波数を持つノイズが加算されることによって、前記レベル比較回路１２に与えた基準直流レベルＶref が相対的にシフトされていることが可能性として高いので、この点について、図３を参照して考える。なお、図３（ａ）はチャネルクロックを示し、同図（ｂ）は受信信号と、理想的な基準直流レベルＶref と、相対的にシフトした基準直流レベルＶref1とを示している。
【００４３】
すなわち、レベル比較回路１２によって、受信信号と、相対的にシフトした基準直流レベルＶref1とがレベル比較されると、図３（ｃ）に示すような２値化信号が生成されるが、この２値化信号をチャネルクロックでサンプリングした信号は３Ｔ長符号であり、エラーは生じていない。
【００４４】
このような状態において、無相関なノイズが受信信号のＹ部分に矢印のように加えられると、レベル比較回路１２からは、図３（ｄ）に示すような２値化信号が出力され、この２値化信号をチャネルクロックでサンプリングした信号は、同図（ｆ）に示すように２Ｔ長符号となる。この２Ｔ長符号は、前縁から１Ｔが欠如して２Ｔとなったものである。
【００４５】
また、同様に、無相関なノイズが受信信号の図３（ｂ）に示すＺ部分に矢印のように加えられると、レベル比較回路１２からは、同図（ｅ）に示すような２値化信号が出力され、この２値化信号をチャネルクロックでサンプリングした信号は、同図（ｇ）に示すように２Ｔ長符号となる。この２Ｔ長符号は、後縁から１Ｔが欠如して２Ｔとなったものである。
【００４６】
すなわち、前縁から１Ｔが欠如して２Ｔとなった場合、レベル比較回路１２から出力される２値化信号の極性反転時点は、図３（ｄ）に示すようにチャネルクロックのＨレベル期間になっている。また、後縁から１Ｔが欠如して２Ｔとなった場合、レベル比較回路１２から出力される２値化信号の極性反転時点は、図３（ｅ）に示すようにチャネルクロックのＬレベル期間になっている。
【００４７】
要するに、レベル比較回路１２から出力される２値化信号の極性反転位置における、チャネルクロックの極性がＨレベルかＬレベルかを判別することにより、前縁から１Ｔ欠けた場合か、後縁から１Ｔ欠けた場合かを、判別することができる。
【００４８】
図４は、レベル比較回路１２の基準直流レベルが、図３（ｂ）に示すように相対的にシフトし、さらに、無相関なノイズが受信信号に加えられることで、本来３Ｔ長の符号が２Ｔ長に誤った場合、レベル比較回路１２から出力される２値化信号の極性反転時点と、そのときのチャネルクロックの極性と、１Ｔ分の欠如位置との関係をまとめたものである。
【００４９】
そして、上記のように前縁から１Ｔ欠けたか後縁から１Ｔ欠けたかの判別結果に基づいて、レジスタ２１から出力される２Ｔ長符号を、それに隣接する前部分または後部分を１Ｔだけ反転させることにより、正確な補正を行なうことができる。
【００５０】
上記した実施の形態によれば、１Ｔ長符号はそれに隣接する前後部分を１Ｔづつ反転させて３Ｔとするとともに、２Ｔ長符号は、前縁が欠如したか後縁が欠如したかの判別結果に基づいて、それに隣接する前部分または後部分を１Ｔだけ反転させるようにしたので、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減することができる。
なお、この発明は上記した実施の形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
【００５１】
【発明の効果】
以上詳述したようにこの発明によれば、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減するようにした極めて良好なチャネルストリームのエラー訂正装置及びエラー訂正方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示すブロック構成図。
【図２】同実施の形態における各部の波形を示す図。
【図３】同実施の形態における２Ｔ長符号の訂正動作を説明するために示す図。
【図４】同実施の形態における２Ｔ長符号の訂正動作を説明するために示す図。
【図５】従来の受信システムを示すブロック構成図。
【図６】同受信システムにおける各部の波形を示す図。
【図７】同受信システムにおける問題点を説明するために示す図。
【符号の説明】
１１…入力端子、
１２…レベル比較回路、
１３…入力端子、
１４…レジスタ、
１５…チャネルクロック生成回路、
１６…出力端子、
１７…入力端子、
１８…位相ステータス検出回路、
１９〜２１…レジスタ、
２２…ＥＸオア回路、
２３…入力端子、
２４…１Ｔ検出回路、
２５…２Ｔ検出回路、
２６…１Ｔ補正パルス生成回路、
２７…オア回路、
２８…２Ｔ前縁補正パルス生成回路、
２９…アンド回路、
３０…２Ｔ後縁補正パルス生成回路、
３１…アンド回路、
３２…ノット回路、
３３…出力端子。
【発明の属する技術分野】
この発明は、最小符号長が制限されたチャネルストリームを受信する受信システムに係り、特にその受信されたチャネルストリームに最小符号長より短い符号長の符号が発生するというエラーを訂正するためのチャネルストリームのエラー訂正装置及びエラー訂正方法に関する。
【０００２】
【従来の技術】
周知のように、首記の如き受信システムは、受信信号をチャネルクロックに同期した２値化信号に変換し、この２値化信号に対して再生処理を施すようにしている。図５は、このような従来の受信システムを示している。すなわち、入力端子１１に供給された受信信号は、レベル比較回路１２の正側入力端＋に供給されている。このレベル比較回路１２の負側入力端−には、入力端子１３に供給された基準直流レベルＶref が印加されている。
【０００３】
そして、このレベル比較回路１２は、その正側入力端＋の入力レベルが負側入力端−の入力レベルより高い場合にＨ（High）レベルとなり、そうでない場合にＬ（Low ）レベルとなる２値化信号を生成している。このレベル比較回路１２から出力される２値化信号は、Ｄ（Delay ）タイプＦＦ（Flipflap）回路で構成されたレジスタ１４のデータ入力端Ｄに供給されるとともに、チャネルクロック生成回路１５に供給されている。
【０００４】
このチャネルクロック生成回路１５は、図示しないＰＬＬ（Phase Locked Loop ）回路を内蔵しており、レベル比較回路１２から出力される２値化信号に位相同期したチャネルクロックを生成している。このチャネルクロック生成回路１５で生成されたチャネルクロックは、レジスタ１４のクロック入力端Ｃに供給されている。そして、このレジスタ１４が、チャネルクロックの立上がりで２値化信号をラッチすることにより、受信信号がチャネルクロックに同期した２値化信号に変換され、出力端子１６から取り出される。
【０００５】
図６は、上記した受信システムの各部の波形を示している。まず、図６（ａ）は、送信符号列を示している。この送信情報は、例えばＲＬＬ（２，１０）符号化されているものとする。この場合、送信符号列の１ビット伝送時間、つまり、チャネルクロックの１周期に対応する時間をＴとすると、ＲＬＬ（２，１０）符号化における最短符号長及び最長符号長は、それぞれ３Ｔ及び１１Ｔとなっている。そして、この図６（ａ）では、最短符号長３Ｔが２回出現した状態を示している。
【０００６】
また、図６（ｂ）〜（ｅ）は、それぞれ図５における（ｂ）〜（ｅ）点の波形を示している。すなわち、図６（ａ）に示す送信符号列は、その伝送路上でノイズが加算されることにより、同図（ｂ）に示すような波形となって入力端子１１に供給される。この図６（ｂ）に示す受信信号は、レベル比較回路１２によって基準直流レベルＶref とレベル比較されることにより、同図（ｃ）に示すような２値化信号に変換される。
【０００７】
そして、チャネルクロック生成回路１５が、２値化信号に同期した図６（ｄ）に示すチャネルクロックを生成し、レジスタ１４が、チャネルクロックの立上がりで２値化信号をラッチすることにより、同図（ｅ）に示すように、チャネルクロックに同期した２値化信号が得られる。この場合、図６（ａ）に示す送信符号列と、同図（ｅ）に示す２値化信号（受信符号列）とは等価であり、送信符号列が正しく再現されたことになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、一般には、伝送路で加算されるノイズにより送信符号列に歪みが生じるため、受信符号列が送信符号列と異なってしまう場合が生じる。例えば図７（ａ）に示す送信符号列に対して、受信信号が同図（ｂ）に実線で示すように歪んだとする。この場合、図７（ｂ）に破線で示す部分が、本来期待される受信信号波形であるとする。
【０００９】
すると、この図７（ｂ）に実線で示す受信信号は、レベル比較回路１２によって基準直流レベルＶref とレベル比較されることにより、同図（ｃ）に示すような２値化信号に変換される。そして、チャネルクロック生成回路１５が、２値化信号に同期したチャネルクロックを生成し、レジスタ１４が、チャネルクロックの立上がりで２値化信号をラッチすることにより、同図（ｅ）に示すように、チャネルクロックに同期した２値化信号が得られる。
【００１０】
この場合、図７（ａ）に示す送信符号列と同図（ｅ）に示す受信符号列とは、異なったものとなっている。すなわち、送信符号列の第１の最短符号長３Ｔ部分Ａが、その前縁及び後縁の誤りで１Ｔとなり、その結果、第１の最短符号長３Ｔ部分Ａの両側に隣接する符号長６Ｔ及び５Ｔ部分が、それぞれ７Ｔ及び６Ｔに誤っている。また、送信符号列の第２の最短符号長３Ｔ部分Ｂが、その前縁の誤りで２Ｔとなり、その結果、隣接する符号長４Ｔ部分が５Ｔに誤っている。
【００１１】
一般に、デジタル符号を伝送する場合には、エラーが生じることを考慮して、予め送信符号列に所定のエラー訂正符号を付加して伝送し、受信側で、このエラー訂正符号を用いて受信符号列に生じるエラーを訂正するようにしている。このため、受信符号列に図７で説明したようなエラーが生じたとしても、そのエラーは、エラー訂正符号によって訂正することが可能な場合が多い。
【００１２】
ところが、通常、エラー訂正符号によってエラーを訂正することができる能力には限界があるため、受信符号列にそのエラー訂正能力を超えたエラーが発生した場合には訂正することが不可能となる。このため、エラー訂正処理を行なう以前の段階において受信符号列に含まれるエラーは、できる限り少なくしておくことが望ましいことになる。
【００１３】
そこで、この発明は上記事情を考慮してなされたもので、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減するようにした極めて良好なチャネルストリームのエラー訂正装置及びエラー訂正方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るチャネルストリームのエラー訂正装置は、最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なうものを対象としている。そして、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成するレベル比較手段と、レベル比較手段で生成されたチャネルストリームに同期したチャネルクロックを生成するチャネルクロック生成手段と、チャネルクロック生成手段で生成されたチャネルクロックに基づいて、レベル比較手段で生成されたチャネルストリームの符号長を測定する測定手段と、測定手段で測定された符号長がｍ−２である場合、その符号に隣接する前後部分の極性をチャンネルクロックの１周期分だけ反転させる第１の補正手段と、測定手段で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する判別手段と、判別手段の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる第２の補正手段とを備えるようにしたものである。
【００１５】
また、この発明に係るチャネルストリームのエラー訂正装置は、上記の対象において、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成するレベル比較手段と、レベル比較手段で生成されたチャネルストリームに同期したチャネルクロックを生成するチャネルクロック生成手段と、チャネルクロック生成手段で生成されたチャネルクロックに基づいて、レベル比較手段で生成されたチャネルストリームの符号長を測定する測定手段と、測定手段で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する判別手段と、判別手段の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる補正手段とを備えるようにしたものである。
【００１６】
さらに、この発明に係るチャネルストリームのエラー訂正方法は、最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なう方法を対象としている。そして、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成する第１の工程と、第１の工程で生成されたチャネルストリームに同期したチャネルクロックを生成する第２の工程と、第２の工程で生成されたチャネルクロックに基づいて、第１の工程で生成されたチャネルストリームの符号長を測定する第３の工程と、第３の工程で測定された符号長がｍ−２である場合、その符号に隣接する前後部分の極性をチャンネルクロックの１周期分だけ反転させる第４の工程と、第３の工程で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する第５の工程と、第５の工程の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる第６の工程とを備えるようにしたものである。
【００１７】
また、この発明に係るチャネルストリームのエラー訂正方法は、上記の対象において、受信信号を基準直流レベルとレベル比較して２値化されたチャネルストリームを生成する第１の工程と、第１の工程で生成されたチャネルストリームに同期したチャネルクロックを生成する第２の工程と、第２の工程で生成されたチャネルクロックに基づいて、第１の工程で生成されたチャネルストリームの符号長を測定する第３の工程と、第３の工程で測定された符号長がｍ−１である場合、その符号の極性反転位置におけるチャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する第４の工程と、第４の工程の判別結果に基づいて、符号長がｍ−１である符号に隣接する前部分または後部分の極性を、チャンネルクロックの１周期分だけ反転させる第５の工程とを備えるようにしたものである。
【００１８】
上記のような構成及び方法によれば、符号長がｍ−２である符号は、それに隣接する前後部分をチャネルクロックの１周期分だけ反転させて符号長をｍとするとともに、符号長がｍ−１である符号は、前縁が欠如したか後縁が欠如したかの判別結果に基づいて、それに隣接する前部分または後部分をチャネルクロックの１周期分だけ反転させるようにしたので、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減することができるようになる。
【００１９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１において、符号１７は入力端子で、前述したレベル比較回路１２から出力される２値化信号が供給されている。この入力端子１７に供給された２値化信号は、前記レジスタ１４の入力端Ｄに供給されるとともに、位相ステータス検出回路１８に供給されている。そして、このレジスタ１４の出力は、ＤタイプＦＦ回路で構成された３つのレジスタ１９，２０，２１を直列に介して、ＥＸオア（排他的論理和）回路２２の一方の入力端に供給されている。
【００２０】
また、図１において、符号２３は入力端子で、前述したチャネルクロック生成回路１５で生成されたチャネルクロックが供給されている。この入力端子２３に供給されたチャネルクロックは、上記レジスタ１４，１９，２０，２１の各クロック入力端Ｃと、１Ｔ検出回路２４と、２Ｔ検出回路２５と、上記位相ステータス検出回路１８とに、それぞれ供給されている。また、上記レジスタ１４の出力は、１Ｔ検出回路２４及び２Ｔ検出回路２５にそれぞれ供給されている。
【００２１】
そして、上記１Ｔ検出回路２４の出力は、１Ｔ補正パルス生成回路２６を介してオア回路２７の第１の入力端に供給されている。また、上記２Ｔ検出回路２５の出力は、２Ｔ前縁補正パルス生成回路２８を介してアンド回路２９の一方の入力端に供給されるとともに、後縁補正パルス生成回路３０を介してアンド回路３１の一方の入力端に供給されている。
【００２２】
ここで、一方のアンド回路２９は、その他方の入力端に上記位相ステータス検出回路１８の出力が供給されており、その出力は、上記オア回路２７の第２の入力端に供給されている。また、他方のアンド回路３１は、その他方の入力端に上記位相ステータス検出回路１８の出力をノット回路３２で反転した信号が供給されており、その出力は、上記オア回路２７の第３の入力端に供給されている。そして、このオア回路２７の出力が、上記ＥＸオア回路２２の他方の入力端に供給されており、このＥＸオア回路２２の出力が、出力端子３３から取り出されるようになっている。
【００２３】
上記のような構成となされたエラー訂正装置において、以下、図２を参照してその動作を説明する。図２は、図１に示したエラー訂正装置における各部の波形を示している。まず、図２（ａ）は、最短符号長を３ＴとするＲＬＬ符号化された送信符号列を示している。図２（ａ）では、最短符号長３Ｔ部分Ａ，Ｂ，Ｃの極性が全てＨレベルになっているが、ここでの動作説明において、符号の極性は意味を持たないものとする。
【００２４】
また、図２（ｂ）〜（ｏ）は、それぞれ図１における（ｂ）〜（ｏ）点の波形を示している。すなわち、入力端子１７に図２（ｃ）に示す２値化信号が供給され、入力端子２３に同図（ｂ）に示すチャネルクロックが供給されると、レジスタ１４は、チャネルクロックの立上がりで２値化信号をラッチすることにより、同図（ｄ）に示す２値化信号を出力する。
【００２５】
このとき、レジスタ１４から出力される図２（ｄ）に示す２値化信号は、同図（ａ）に示した送信符号列の第１の最短符号長３Ｔ部分Ａが１Ｔに誤り、第２の最短符号長３Ｔ部分Ｂが２Ｔに誤り、第３の最短符号長３Ｔ部分Ｃが２Ｔに誤りを生じている。特に、第２の最短符号長３Ｔ部分Ｂは、その前縁が欠けることによって２Ｔとなり、第３の最短符号長３Ｔ部分Ｃは、その後縁が欠けることによって２Ｔとなっている。
【００２６】
このレジスタ１４から出力された２値化信号は、３つのレジスタ１９，２０，２１によってそれぞれチャネルクロックの１周期分づつ遅延されることにより、図２（ｅ）に示す２値化信号となってＥＸオア回路２２に供給されている。この３つのレジスタ１９，２０，２１によって、レジスタ１４から出力された２値化信号を遅延する理由は、以下に述べる他の回路の処理による遅延を考慮して、タイミング合わせを行なうためである。
【００２７】
すなわち、上記レジスタ１４から出力された２値化信号と、入力端子２３に供給されたチャネルクロックとは、上記１Ｔ検出回路２４及び２Ｔ検出回路２５に供給されている。このうち、１Ｔ検出回路２４は、入力された２値化信号の極性反転間隔（エッジ間距離）をチャネルクロックで測定することにより、チャネルクロックの１周期長つまり１Ｔの符号を検出している。そして、この１Ｔ検出回路２４は、１Ｔの符号を検出すると、図２（ｆ）に示すように、その１Ｔ符号の終了直後に、１Ｔ幅の検出パルスを出力している。
【００２８】
そして、この１Ｔ検出回路２４から出力された検出パルスは、１Ｔ補正パルス生成回路２６に供給されている。この１Ｔ補正パルス生成回路２６は、入力された検出パルスをトリガーとして１Ｔ補正パルスを発生する。この１Ｔ補正パルスは、図２（ｇ）に示すように、検出パルスの終了直後に発生される１Ｔ幅の補正パルスと、この補正パルスの終了後、１Ｔ期間おいて、さらに発生される１Ｔ幅の補正パルスとから構成されている。
【００２９】
また、上記２Ｔ検出回路２５は、入力された２値化信号の極性反転間隔をチャネルクロックで測定することにより、チャネルクロックの２周期長つまり２Ｔの符号を検出している。そして、この２Ｔ検出回路２５は、２Ｔの符号を検出すると、図２（ｈ）に示すように、その２Ｔ符号の終了直後に、４Ｔ幅の検出パルスを出力している。
【００３０】
この２Ｔ検出回路２５から出力された検出パルスは、２Ｔ前縁補正パルス生成回路２８及び２Ｔ後縁補正パルス生成回路３０に、それぞれ供給されている。このうち、２Ｔ前縁補正パルス生成回路２８は、入力された検出パルスをトリガーとして、図２（ｉ）に示すように、検出パルスの発生（立上がり）直後に１Ｔ幅の補正パルスを出力している。また、２Ｔ後縁補正パルス生成回路３０は、入力された検出パルスをトリガーとして、図２（ｊ）に示すように、検出パルスの終了（立下がり）とともに終了する１Ｔ幅の補正パルスを出力している。
【００３１】
ここで、上記入力端子１７に供給された２値化信号と、入力端子２３に供給されたチャネルクロックとは、位相ステータス検出回路１８に供給されている。この位相ステータス検出回路１８は、入力された２値化信号の立上がり及び立下がりエッジ（極性反転位置）とチャネルクロックとの位相関係を検出して、検出信号を発生している。
【００３２】
つまり、この位相ステータス検出回路１８は、図２（ｂ）に示すチャネルクロックのＨレベル期間に、同図（ｃ）に示す２値化信号が極性反転した場合、同図（ｋ）に示すように、その次のチャネルクロックの立上がりに同期してＨレベルとなり、チャネルクロックのＬレベル期間に２値化信号が極性反転した場合、その次のチャネルクロックの立上がりに同期してＬレベルとなる検出信号を出力している。
【００３３】
この場合、位相ステータス検出回路１８から出力される検出信号は、Ｈレベルが、図２（ｅ）に示す２値化信号の２Ｔ部分の前縁を修正することを意味し、Ｌレベルが、同２値化信号の２Ｔ部分の後縁を修正することを意味している。すなわち、上記２Ｔ前縁補正パルス生成回路２８から出力される図２（ｉ）に示す補正パルスと、位相ステータス検出回路１８から出力される同図（ｋ）に示す検出信号とが、アンド回路２９によって論理積演算されることにより、同図（ｌ）に示す２Ｔ前縁補正パルスが生成される。
【００３４】
また、上記２Ｔ後縁補正パルス生成回路３０から出力される図２（ｊ）に示す補正パルスと、位相ステータス検出回路１８から出力される同図（ｋ）に示す検出信号をノット回路３２で反転した信号とが、アンド回路３１によって論理積演算されることにより、同図（ｍ）に示す２Ｔ後縁補正パルスが生成される。
【００３５】
そして、図２（ｇ）に示した１Ｔ補正パルスと、同図（ｌ）に示した２Ｔ前縁補正パルスと、同図（ｍ）に示した２Ｔ後縁補正パルスとは、オア回路２７によって論理和演算されることにより、同図（ｎ）に示すように、上記した３つの補正パルスを全て含む補正信号が生成され、上記ＥＸオア回路２２に供給されている。
【００３６】
このため、上記レジスタ２１から出力された図２（ｅ）に示す２値化信号は、図２（ｏ）に示すように、１Ｔ部分がその前後部分に１Ｔ補正パルスが付加されることにより３Ｔに補正され、前縁が欠けることによって２Ｔとなった部分が、その前部分に２Ｔ前縁補正パルスが付加されることにより３Ｔに補正され、後縁が欠けることによって２Ｔとなった部分が、その後部分に２Ｔ後縁補正パルスが付加されることにより３Ｔに補正され、ここに、送信符号列と等価な受信符号列を得ることができる。
【００３７】
ここで、上記した補正動作をまとめると、符号長が１Ｔの符号は、無条件にそれに隣接する前後部分を１Ｔづつ反転させて３Ｔとするとともに、符号長が２Ｔの符号は、入力端子１７に供給された２値化信号の後ろエッジがチャネルクロックのＨレベル期間に存在する場合に、それに隣接する前部分を１Ｔだけ反転させて３Ｔとし、入力端子１７に供給された２値化信号の後ろエッジがチャネルクロックのＬレベル期間に存在する場合に、それに隣接する後部分を１Ｔだけ反転させて３Ｔとするようにしている。
【００３８】
そこで、このような補正動作の妥当性について、以下に説明する。まず、１Ｔ長符号の場合について述べる。すなわち、この実施の形態では、送信符号列の最短符号長を３Ｔとしているので、１Ｔ長符号が受信された場合、それは何らかのエラーが発生したものと判断することができる。そして、この受信された１Ｔ長符号は、３Ｔ長以上の符号が１Ｔに誤ったものと判断することができる。
【００３９】
この場合、３Ｔ長以上の全ての符号で１Ｔに誤る可能性を持つことになるが、一般に、伝送される符号列に無相関にノイズが加えられることにより、符号のエッジが時間軸上でシフトする場合、３Ｔ長符号が１Ｔに誤る可能性が最も高いことになる。このため、１Ｔ長符号は、３Ｔ長符号が誤ったものと判断することは妥当である。
【００４０】
また、３Ｔ長符号が１Ｔに誤る場合、前縁から２Ｔ欠ける場合と、後縁から２Ｔ欠ける場合と、前後が１Ｔづつ欠ける場合とが考えられる。この場合も、伝送される符号列に無相関にノイズが加えられることにより、符号のエッジが時間軸上でシフトされるような場合には、前後が１Ｔづつ欠ける可能性が最も高いといえる。このため、１Ｔ長符号が受信された場合、その前後を１Ｔづつ伸張して３Ｔとすることは、可能性として最も妥当である。
【００４１】
次に、２Ｔ長符号の場合について述べる。この場合も、１Ｔ長符号と同様に、３Ｔ長符号が２Ｔに誤ったものと判断することが妥当である。そして、３Ｔ長符号が２Ｔに誤る場合、前縁から１Ｔ欠ける場合と、後縁から１Ｔ欠ける場合とが考えられるが、これらが起こり得る可能性は一般には同等であると考えられる。このため、前縁から１Ｔ欠けた場合と、後縁から１Ｔ欠けた場合とを、判別する必要が生じる。
【００４２】
ここで、３Ｔ長符号が２Ｔに誤った場合、受信信号に対して低い周波数を持つノイズが加算されることによって、前記レベル比較回路１２に与えた基準直流レベルＶref が相対的にシフトされていることが可能性として高いので、この点について、図３を参照して考える。なお、図３（ａ）はチャネルクロックを示し、同図（ｂ）は受信信号と、理想的な基準直流レベルＶref と、相対的にシフトした基準直流レベルＶref1とを示している。
【００４３】
すなわち、レベル比較回路１２によって、受信信号と、相対的にシフトした基準直流レベルＶref1とがレベル比較されると、図３（ｃ）に示すような２値化信号が生成されるが、この２値化信号をチャネルクロックでサンプリングした信号は３Ｔ長符号であり、エラーは生じていない。
【００４４】
このような状態において、無相関なノイズが受信信号のＹ部分に矢印のように加えられると、レベル比較回路１２からは、図３（ｄ）に示すような２値化信号が出力され、この２値化信号をチャネルクロックでサンプリングした信号は、同図（ｆ）に示すように２Ｔ長符号となる。この２Ｔ長符号は、前縁から１Ｔが欠如して２Ｔとなったものである。
【００４５】
また、同様に、無相関なノイズが受信信号の図３（ｂ）に示すＺ部分に矢印のように加えられると、レベル比較回路１２からは、同図（ｅ）に示すような２値化信号が出力され、この２値化信号をチャネルクロックでサンプリングした信号は、同図（ｇ）に示すように２Ｔ長符号となる。この２Ｔ長符号は、後縁から１Ｔが欠如して２Ｔとなったものである。
【００４６】
すなわち、前縁から１Ｔが欠如して２Ｔとなった場合、レベル比較回路１２から出力される２値化信号の極性反転時点は、図３（ｄ）に示すようにチャネルクロックのＨレベル期間になっている。また、後縁から１Ｔが欠如して２Ｔとなった場合、レベル比較回路１２から出力される２値化信号の極性反転時点は、図３（ｅ）に示すようにチャネルクロックのＬレベル期間になっている。
【００４７】
要するに、レベル比較回路１２から出力される２値化信号の極性反転位置における、チャネルクロックの極性がＨレベルかＬレベルかを判別することにより、前縁から１Ｔ欠けた場合か、後縁から１Ｔ欠けた場合かを、判別することができる。
【００４８】
図４は、レベル比較回路１２の基準直流レベルが、図３（ｂ）に示すように相対的にシフトし、さらに、無相関なノイズが受信信号に加えられることで、本来３Ｔ長の符号が２Ｔ長に誤った場合、レベル比較回路１２から出力される２値化信号の極性反転時点と、そのときのチャネルクロックの極性と、１Ｔ分の欠如位置との関係をまとめたものである。
【００４９】
そして、上記のように前縁から１Ｔ欠けたか後縁から１Ｔ欠けたかの判別結果に基づいて、レジスタ２１から出力される２Ｔ長符号を、それに隣接する前部分または後部分を１Ｔだけ反転させることにより、正確な補正を行なうことができる。
【００５０】
上記した実施の形態によれば、１Ｔ長符号はそれに隣接する前後部分を１Ｔづつ反転させて３Ｔとするとともに、２Ｔ長符号は、前縁が欠如したか後縁が欠如したかの判別結果に基づいて、それに隣接する前部分または後部分を１Ｔだけ反転させるようにしたので、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減することができる。
なお、この発明は上記した実施の形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
【００５１】
【発明の効果】
以上詳述したようにこの発明によれば、エラー訂正符号を用いることなく、受信されたチャネルストリーム中に含まれる明らかなエラーを訂正して、エラー訂正処理以前にチャネルストリームに含まれるエラー数を低減するようにした極めて良好なチャネルストリームのエラー訂正装置及びエラー訂正方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示すブロック構成図。
【図２】同実施の形態における各部の波形を示す図。
【図３】同実施の形態における２Ｔ長符号の訂正動作を説明するために示す図。
【図４】同実施の形態における２Ｔ長符号の訂正動作を説明するために示す図。
【図５】従来の受信システムを示すブロック構成図。
【図６】同受信システムにおける各部の波形を示す図。
【図７】同受信システムにおける問題点を説明するために示す図。
【符号の説明】
１１…入力端子、
１２…レベル比較回路、
１３…入力端子、
１４…レジスタ、
１５…チャネルクロック生成回路、
１６…出力端子、
１７…入力端子、
１８…位相ステータス検出回路、
１９〜２１…レジスタ、
２２…ＥＸオア回路、
２３…入力端子、
２４…１Ｔ検出回路、
２５…２Ｔ検出回路、
２６…１Ｔ補正パルス生成回路、
２７…オア回路、
２８…２Ｔ前縁補正パルス生成回路、
２９…アンド回路、
３０…２Ｔ後縁補正パルス生成回路、
３１…アンド回路、
３２…ノット回路、
３３…出力端子。
Claims (4)
- 最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なうチャネルストリームのエラー訂正装置において、
受信信号を基準直流レベルとレベル比較して２値化された前記チャネルストリームを生成するレベル比較手段と、
前記レベル比較手段で生成されたチャネルストリームに同期したチャネルクロックを生成するチャネルクロック生成手段と、
前記チャネルクロック生成手段で生成されたチャネルクロックに基づいて、前記レベル比較手段で生成されたチャネルストリームの符号長を測定する測定手段と、
前記測定手段で測定された符号長がｍ−２である場合、その符号に隣接する前後部分の極性を前記チャンネルクロックの１周期分だけ反転させる第１の補正手段と、
前記測定手段で測定された符号長がｍ−１である場合、その符号の極性反転位置における前記チャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する判別手段と、
前記判別手段の判別結果に基づいて、前記符号長がｍ−１である符号に隣接する前部分または後部分の極性を、前記チャンネルクロックの１周期分だけ反転させる第２の補正手段とを具備してなることを特徴とするチャネルストリームのエラー訂正装置。 - 最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なうチャネルストリームのエラー訂正装置において、
受信信号を基準直流レベルとレベル比較して２値化された前記チャネルストリームを生成するレベル比較手段と、
前記レベル比較手段で生成されたチャネルストリームに同期したチャネルクロックを生成するチャネルクロック生成手段と、
前記チャネルクロック生成手段で生成されたチャネルクロックに基づいて、前記レベル比較手段で生成されたチャネルストリームの符号長を測定する測定手段と、
前記測定手段で測定された符号長がｍ−１である場合、その符号の極性反転位置における前記チャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する判別手段と、
前記判別手段の判別結果に基づいて、前記符号長がｍ−１である符号に隣接する前部分または後部分の極性を、前記チャンネルクロックの１周期分だけ反転させる補正手段とを具備してなることを特徴とするチャネルストリームのエラー訂正装置。 - 最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なうチャネルストリームのエラー訂正方法において、
受信信号を基準直流レベルとレベル比較して２値化された前記チャネルストリームを生成する第１の工程と、
前記第１の工程で生成されたチャネルストリームに同期したチャネルクロックを生成する第２の工程と、
前記第２の工程で生成されたチャネルクロックに基づいて、前記第１の工程で生成されたチャネルストリームの符号長を測定する第３の工程と、
前記第３の工程で測定された符号長がｍ−２である場合、その符号に隣接する前後部分の極性を前記チャンネルクロックの１周期分だけ反転させる第４の工程と、
前記第３の工程で測定された符号長がｍ−１である場合、その符号の極性反転位置における前記チャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する第５の工程と、
前記第５の工程の判別結果に基づいて、前記符号長がｍ−１である符号に隣接する前部分または後部分の極性を、前記チャンネルクロックの１周期分だけ反転させる第６の工程とを具備してなることを特徴とするチャネルストリームのエラー訂正方法。 - 最小符号長が m に制限されたチャネルストリームを受信してエラー訂正を行なうチャネルストリームのエラー訂正方法において、
受信信号を基準直流レベルとレベル比較して２値化された前記チャネルストリームを生成する第１の工程と、
前記第１の工程で生成されたチャネルストリームに同期したチャネルクロックを生成する第２の工程と、
前記第２の工程で生成されたチャネルクロックに基づいて、前記第１の工程で生成されたチャネルストリームの符号長を測定する第３の工程と、
前記第３の工程で測定された符号長がｍ−１である場合、その符号の極性反転位置における前記チャネルクロックの極性に基づいて、当該符号の前縁及び後縁のいずれにエラーが生じたかを判別する第４の工程と、
前記第４の工程の判別結果に基づいて、前記符号長がｍ−１である符号に隣接する前部分または後部分の極性を、前記チャンネルクロックの１周期分だけ反転させる第５の工程とを具備してなることを特徴とするチャネルストリームのエラー訂正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23104797A JP3913855B2 (ja) | 1997-08-27 | 1997-08-27 | チャネルストリームのエラー訂正装置及びエラー訂正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23104797A JP3913855B2 (ja) | 1997-08-27 | 1997-08-27 | チャネルストリームのエラー訂正装置及びエラー訂正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173740A JPH1173740A (ja) | 1999-03-16 |
| JP3913855B2 true JP3913855B2 (ja) | 2007-05-09 |
Family
ID=16917458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23104797A Expired - Fee Related JP3913855B2 (ja) | 1997-08-27 | 1997-08-27 | チャネルストリームのエラー訂正装置及びエラー訂正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913855B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094383A (ja) | 2000-09-19 | 2002-03-29 | Toshiba Corp | リードチャネル回路およびその誤り訂正方法 |
| KR100532475B1 (ko) * | 2003-10-16 | 2005-12-01 | 삼성전자주식회사 | 광 디스크 재생시스템 및 재생방법 |
-
1997
- 1997-08-27 JP JP23104797A patent/JP3913855B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1173740A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545507B1 (en) | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability | |
| US7133482B2 (en) | Decoding method and Manchester decoder | |
| JPH0661992A (ja) | 位相ロックループ発振器を使用せずに直列に伝送されたデータを回復するための装置および方法 | |
| JP3347667B2 (ja) | マンチェスタ符号化データ復号化装置 | |
| US4779073A (en) | Apparatus for 3B-2T code conversion | |
| JP2006262454A (ja) | クロック再生方法及びマンチェスタ復号方法 | |
| US6977973B1 (en) | System and method for decoding manchester data | |
| JP3913855B2 (ja) | チャネルストリームのエラー訂正装置及びエラー訂正方法 | |
| JPH0314251B2 (ja) | ||
| US6209109B1 (en) | Code synchronization decision circuit of Viterbi decoder | |
| JP3637014B2 (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| JP2004214825A (ja) | 周波数比較器 | |
| US5510786A (en) | CMI encoder circuit | |
| JP2001333055A (ja) | クロック同期補正方法及び同期クロック生成装置 | |
| US7633414B1 (en) | Circuit and method for Manchester decoding with automatic leading phase discovery and data stream correction | |
| JP3037201B2 (ja) | 誤同期検出装置 | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP3069830B2 (ja) | バイポーラ／ユニポーラ変換回路 | |
| NL8302446A (nl) | Inrichting voor het detecteren van fouten in een digitale, in een dubbele dichtheidscode gecodeerde datastroom. | |
| JP3458782B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP2627890B2 (ja) | デコード回路 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| JPH08251238A (ja) | データ通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |