JPH1173740A - チャネルストリームのエラー訂正装置及びエラー訂正方法 - Google Patents
チャネルストリームのエラー訂正装置及びエラー訂正方法Info
- Publication number
- JPH1173740A JPH1173740A JP23104797A JP23104797A JPH1173740A JP H1173740 A JPH1173740 A JP H1173740A JP 23104797 A JP23104797 A JP 23104797A JP 23104797 A JP23104797 A JP 23104797A JP H1173740 A JPH1173740 A JP H1173740A
- Authority
- JP
- Japan
- Prior art keywords
- code
- channel
- channel clock
- code length
- stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】この発明は、エラー訂正符号を用いることな
く、受信されたチャネルストリーム中に含まれる明らか
なエラーを訂正して、エラー訂正処理以前にチャネルス
トリームに含まれるエラー数を低減するようにしたチャ
ネルストリームのエラー訂正装置及びエラー訂正方法を
提供することを目的としている。 【解決手段】最小符号長がｍに制限されたチャネルスト
リームを受信する受信システムにおいて、受信したチャ
ネルストリームに同期したチャネルクロックを生成する
チャネルクロック生成手段と、このチャネルクロック生
成手段で生成されたチャネルクロックに基づいて、受信
したチャネルストリームの符号長を測定する測定手段
と、この測定手段で測定された符号長がｍ−２である場
合、その符号に隣接する前後部分の極性をチャネルクロ
ックの１周期分だけ反転させる補正手段とを備えてい
る。
く、受信されたチャネルストリーム中に含まれる明らか
なエラーを訂正して、エラー訂正処理以前にチャネルス
トリームに含まれるエラー数を低減するようにしたチャ
ネルストリームのエラー訂正装置及びエラー訂正方法を
提供することを目的としている。 【解決手段】最小符号長がｍに制限されたチャネルスト
リームを受信する受信システムにおいて、受信したチャ
ネルストリームに同期したチャネルクロックを生成する
チャネルクロック生成手段と、このチャネルクロック生
成手段で生成されたチャネルクロックに基づいて、受信
したチャネルストリームの符号長を測定する測定手段
と、この測定手段で測定された符号長がｍ−２である場
合、その符号に隣接する前後部分の極性をチャネルクロ
ックの１周期分だけ反転させる補正手段とを備えてい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、最小符号長が制
限されたチャネルストリームを受信する受信システムに
係り、特にその受信されたチャネルストリームに最小符
号長より短い符号長の符号が発生するというエラーを訂
正するためのチャネルストリームのエラー訂正装置及び
エラー訂正方法に関する。
限されたチャネルストリームを受信する受信システムに
係り、特にその受信されたチャネルストリームに最小符
号長より短い符号長の符号が発生するというエラーを訂
正するためのチャネルストリームのエラー訂正装置及び
エラー訂正方法に関する。
【０００２】
【従来の技術】周知のように、首記の如き受信システム
は、受信信号をチャネルクロックに同期した２値化信号
に変換し、この２値化信号に対して再生処理を施すよう
にしている。図５は、このような従来の受信システムを
示している。すなわち、入力端子１１に供給された受信
信号は、レベル比較回路１２の正側入力端＋に供給され
ている。このレベル比較回路１２の負側入力端−には、
入力端子１３に供給された基準直流レベルＶref が印加
されている。
は、受信信号をチャネルクロックに同期した２値化信号
に変換し、この２値化信号に対して再生処理を施すよう
にしている。図５は、このような従来の受信システムを
示している。すなわち、入力端子１１に供給された受信
信号は、レベル比較回路１２の正側入力端＋に供給され
ている。このレベル比較回路１２の負側入力端−には、
入力端子１３に供給された基準直流レベルＶref が印加
されている。
【０００３】そして、このレベル比較回路１２は、その
正側入力端＋の入力レベルが負側入力端−の入力レベル
より高い場合にＨ（High）レベルとなり、そうでない場
合にＬ（Low ）レベルとなる２値化信号を生成してい
る。このレベル比較回路１２から出力される２値化信号
は、Ｄ（Delay ）タイプＦＦ（Flipflap）回路で構成さ
れたレジスタ１４のデータ入力端Ｄに供給されるととも
に、チャネルクロック生成回路１５に供給されている。
正側入力端＋の入力レベルが負側入力端−の入力レベル
より高い場合にＨ（High）レベルとなり、そうでない場
合にＬ（Low ）レベルとなる２値化信号を生成してい
る。このレベル比較回路１２から出力される２値化信号
は、Ｄ（Delay ）タイプＦＦ（Flipflap）回路で構成さ
れたレジスタ１４のデータ入力端Ｄに供給されるととも
に、チャネルクロック生成回路１５に供給されている。
【０００４】このチャネルクロック生成回路１５は、図
示しないＰＬＬ（Phase Locked Loop ）回路を内蔵して
おり、レベル比較回路１２から出力される２値化信号に
位相同期したチャネルクロックを生成している。このチ
ャネルクロック生成回路１５で生成されたチャネルクロ
ックは、レジスタ１４のクロック入力端Ｃに供給されて
いる。そして、このレジスタ１４が、チャネルクロック
の立上がりで２値化信号をラッチすることにより、受信
信号がチャネルクロックに同期した２値化信号に変換さ
れ、出力端子１６から取り出される。
示しないＰＬＬ（Phase Locked Loop ）回路を内蔵して
おり、レベル比較回路１２から出力される２値化信号に
位相同期したチャネルクロックを生成している。このチ
ャネルクロック生成回路１５で生成されたチャネルクロ
ックは、レジスタ１４のクロック入力端Ｃに供給されて
いる。そして、このレジスタ１４が、チャネルクロック
の立上がりで２値化信号をラッチすることにより、受信
信号がチャネルクロックに同期した２値化信号に変換さ
れ、出力端子１６から取り出される。
【０００５】図６は、上記した受信システムの各部の波
形を示している。まず、図６（ａ）は、送信符号列を示
している。この送信情報は、例えばＲＬＬ（２，１０）
符号化されているものとする。この場合、送信符号列の
１ビット伝送時間、つまり、チャネルクロックの１周期
に対応する時間をＴとすると、ＲＬＬ（２，１０）符号
化における最短符号長及び最長符号長は、それぞれ３Ｔ
及び１１Ｔとなっている。そして、この図６（ａ）で
は、最短符号長３Ｔが２回出現した状態を示している。
形を示している。まず、図６（ａ）は、送信符号列を示
している。この送信情報は、例えばＲＬＬ（２，１０）
符号化されているものとする。この場合、送信符号列の
１ビット伝送時間、つまり、チャネルクロックの１周期
に対応する時間をＴとすると、ＲＬＬ（２，１０）符号
化における最短符号長及び最長符号長は、それぞれ３Ｔ
及び１１Ｔとなっている。そして、この図６（ａ）で
は、最短符号長３Ｔが２回出現した状態を示している。
【０００６】また、図６（ｂ）〜（ｅ）は、それぞれ図
５における（ｂ）〜（ｅ）点の波形を示している。すな
わち、図６（ａ）に示す送信符号列は、その伝送路上で
ノイズが加算されることにより、同図（ｂ）に示すよう
な波形となって入力端子１１に供給される。この図６
（ｂ）に示す受信信号は、レベル比較回路１２によって
基準直流レベルＶref とレベル比較されることにより、
同図（ｃ）に示すような２値化信号に変換される。
５における（ｂ）〜（ｅ）点の波形を示している。すな
わち、図６（ａ）に示す送信符号列は、その伝送路上で
ノイズが加算されることにより、同図（ｂ）に示すよう
な波形となって入力端子１１に供給される。この図６
（ｂ）に示す受信信号は、レベル比較回路１２によって
基準直流レベルＶref とレベル比較されることにより、
同図（ｃ）に示すような２値化信号に変換される。
【０００７】そして、チャネルクロック生成回路１５
が、２値化信号に同期した図６（ｄ）に示すチャネルク
ロックを生成し、レジスタ１４が、チャネルクロックの
立上がりで２値化信号をラッチすることにより、同図
（ｅ）に示すように、チャネルクロックに同期した２値
化信号が得られる。この場合、図６（ａ）に示す送信符
号列と、同図（ｅ）に示す２値化信号（受信符号列）と
は等価であり、送信符号列が正しく再現されたことにな
る。
が、２値化信号に同期した図６（ｄ）に示すチャネルク
ロックを生成し、レジスタ１４が、チャネルクロックの
立上がりで２値化信号をラッチすることにより、同図
（ｅ）に示すように、チャネルクロックに同期した２値
化信号が得られる。この場合、図６（ａ）に示す送信符
号列と、同図（ｅ）に示す２値化信号（受信符号列）と
は等価であり、送信符号列が正しく再現されたことにな
る。
【０００８】
【発明が解決しようとする課題】しかしながら、一般に
は、伝送路で加算されるノイズにより送信符号列に歪み
が生じるため、受信符号列が送信符号列と異なってしま
う場合が生じる。例えば図７（ａ）に示す送信符号列に
対して、受信信号が同図（ｂ）に実線で示すように歪ん
だとする。この場合、図７（ｂ）に破線で示す部分が、
本来期待される受信信号波形であるとする。
は、伝送路で加算されるノイズにより送信符号列に歪み
が生じるため、受信符号列が送信符号列と異なってしま
う場合が生じる。例えば図７（ａ）に示す送信符号列に
対して、受信信号が同図（ｂ）に実線で示すように歪ん
だとする。この場合、図７（ｂ）に破線で示す部分が、
本来期待される受信信号波形であるとする。
【０００９】すると、この図７（ｂ）に実線で示す受信
信号は、レベル比較回路１２によって基準直流レベルＶ
ref とレベル比較されることにより、同図（ｃ）に示す
ような２値化信号に変換される。そして、チャネルクロ
ック生成回路１５が、２値化信号に同期したチャネルク
ロックを生成し、レジスタ１４が、チャネルクロックの
立上がりで２値化信号をラッチすることにより、同図
（ｅ）に示すように、チャネルクロックに同期した２値
化信号が得られる。
信号は、レベル比較回路１２によって基準直流レベルＶ
ref とレベル比較されることにより、同図（ｃ）に示す
ような２値化信号に変換される。そして、チャネルクロ
ック生成回路１５が、２値化信号に同期したチャネルク
ロックを生成し、レジスタ１４が、チャネルクロックの
立上がりで２値化信号をラッチすることにより、同図
（ｅ）に示すように、チャネルクロックに同期した２値
化信号が得られる。
【００１０】この場合、図７（ａ）に示す送信符号列と
同図（ｅ）に示す受信符号列とは、異なったものとなっ
ている。すなわち、送信符号列の第１の最短符号長３Ｔ
部分Ａが、その前縁及び後縁の誤りで１Ｔとなり、その
結果、第１の最短符号長３Ｔ部分Ａの両側に隣接する符
号長６Ｔ及び５Ｔ部分が、それぞれ７Ｔ及び６Ｔに誤っ
ている。また、送信符号列の第２の最短符号長３Ｔ部分
Ｂが、その前縁の誤りで２Ｔとなり、その結果、隣接す
る符号長４Ｔ部分が５Ｔに誤っている。
同図（ｅ）に示す受信符号列とは、異なったものとなっ
ている。すなわち、送信符号列の第１の最短符号長３Ｔ
部分Ａが、その前縁及び後縁の誤りで１Ｔとなり、その
結果、第１の最短符号長３Ｔ部分Ａの両側に隣接する符
号長６Ｔ及び５Ｔ部分が、それぞれ７Ｔ及び６Ｔに誤っ
ている。また、送信符号列の第２の最短符号長３Ｔ部分
Ｂが、その前縁の誤りで２Ｔとなり、その結果、隣接す
る符号長４Ｔ部分が５Ｔに誤っている。
【００１１】一般に、デジタル符号を伝送する場合に
は、エラーが生じることを考慮して、予め送信符号列に
所定のエラー訂正符号を付加して伝送し、受信側で、こ
のエラー訂正符号を用いて受信符号列に生じるエラーを
訂正するようにしている。このため、受信符号列に図７
で説明したようなエラーが生じたとしても、そのエラー
は、エラー訂正符号によって訂正することが可能な場合
が多い。
は、エラーが生じることを考慮して、予め送信符号列に
所定のエラー訂正符号を付加して伝送し、受信側で、こ
のエラー訂正符号を用いて受信符号列に生じるエラーを
訂正するようにしている。このため、受信符号列に図７
で説明したようなエラーが生じたとしても、そのエラー
は、エラー訂正符号によって訂正することが可能な場合
が多い。
【００１２】ところが、通常、エラー訂正符号によって
エラーを訂正することができる能力には限界があるた
め、受信符号列にそのエラー訂正能力を超えたエラーが
発生した場合には訂正することが不可能となる。このた
め、エラー訂正処理を行なう以前の段階において受信符
号列に含まれるエラーは、できる限り少なくしておくこ
とが望ましいことになる。
エラーを訂正することができる能力には限界があるた
め、受信符号列にそのエラー訂正能力を超えたエラーが
発生した場合には訂正することが不可能となる。このた
め、エラー訂正処理を行なう以前の段階において受信符
号列に含まれるエラーは、できる限り少なくしておくこ
とが望ましいことになる。
【００１３】そこで、この発明は上記事情を考慮してな
されたもので、エラー訂正符号を用いることなく、受信
されたチャネルストリーム中に含まれる明らかなエラー
を訂正して、エラー訂正処理以前にチャネルストリーム
に含まれるエラー数を低減するようにした極めて良好な
チャネルストリームのエラー訂正装置及びエラー訂正方
法を提供することを目的とする。
されたもので、エラー訂正符号を用いることなく、受信
されたチャネルストリーム中に含まれる明らかなエラー
を訂正して、エラー訂正処理以前にチャネルストリーム
に含まれるエラー数を低減するようにした極めて良好な
チャネルストリームのエラー訂正装置及びエラー訂正方
法を提供することを目的とする。
【００１４】
【課題を解決するための手段】この発明に係るチャネル
ストリームのエラー訂正装置は、最小符号長がｍに制限
されたチャネルストリームを受信する受信システムを対
象としている。そして、受信したチャネルストリームに
同期したチャネルクロックを生成するチャネルクロック
生成手段と、このチャネルクロック生成手段で生成され
たチャネルクロックに基づいて、受信したチャネルスト
リームの符号長を測定する測定手段と、この測定手段で
測定された符号長がｍ−２である場合、その符号に隣接
する前後部分の極性をチャネルクロックの１周期分だけ
反転させる補正手段とを備えるようにしたものである。
ストリームのエラー訂正装置は、最小符号長がｍに制限
されたチャネルストリームを受信する受信システムを対
象としている。そして、受信したチャネルストリームに
同期したチャネルクロックを生成するチャネルクロック
生成手段と、このチャネルクロック生成手段で生成され
たチャネルクロックに基づいて、受信したチャネルスト
リームの符号長を測定する測定手段と、この測定手段で
測定された符号長がｍ−２である場合、その符号に隣接
する前後部分の極性をチャネルクロックの１周期分だけ
反転させる補正手段とを備えるようにしたものである。
【００１５】また、この発明に係るチャネルストリーム
のエラー訂正装置は、上記の対象において、受信したチ
ャネルストリームに同期したチャネルクロックを生成す
るチャネルクロック生成手段と、このチャネルクロック
生成手段で生成されたチャネルクロックに基づいて、受
信したチャネルストリームの符号長を測定する測定手段
と、この測定手段で測定された符号長がｍ−１である場
合、その符号の前縁及び後縁のいずれにエラーが生じた
かを判別する判別手段と、この判別手段の判別結果に基
づいて、符号長がｍ−１である符号に隣接する前部分ま
たは後部分の極性を、チャネルクロックの１周期分だけ
反転させる補正手段とを備えるようにしたものである。
のエラー訂正装置は、上記の対象において、受信したチ
ャネルストリームに同期したチャネルクロックを生成す
るチャネルクロック生成手段と、このチャネルクロック
生成手段で生成されたチャネルクロックに基づいて、受
信したチャネルストリームの符号長を測定する測定手段
と、この測定手段で測定された符号長がｍ−１である場
合、その符号の前縁及び後縁のいずれにエラーが生じた
かを判別する判別手段と、この判別手段の判別結果に基
づいて、符号長がｍ−１である符号に隣接する前部分ま
たは後部分の極性を、チャネルクロックの１周期分だけ
反転させる補正手段とを備えるようにしたものである。
【００１６】さらに、この発明に係るチャネルストリー
ムのエラー訂正方法は、最小符号長がｍに制限されたチ
ャネルストリームを受信する受信システムを対象として
いる。そして、受信したチャネルストリームに同期した
チャネルクロックを生成する第１の工程と、この第１の
工程で生成されたチャネルクロックに基づいて、受信し
たチャネルストリームの符号長を測定する第２の工程
と、この第２の工程で測定された符号長がｍ−２である
場合、その符号に隣接する前後部分の極性をチャネルク
ロックの１周期分だけ反転させる第３の工程とを備える
ようにしたものである。
ムのエラー訂正方法は、最小符号長がｍに制限されたチ
ャネルストリームを受信する受信システムを対象として
いる。そして、受信したチャネルストリームに同期した
チャネルクロックを生成する第１の工程と、この第１の
工程で生成されたチャネルクロックに基づいて、受信し
たチャネルストリームの符号長を測定する第２の工程
と、この第２の工程で測定された符号長がｍ−２である
場合、その符号に隣接する前後部分の極性をチャネルク
ロックの１周期分だけ反転させる第３の工程とを備える
ようにしたものである。
【００１７】また、この発明に係るチャネルストリーム
のエラー訂正方法は、上記の対象において、受信したチ
ャネルストリームに同期したチャネルクロックを生成す
る第１の工程と、この第１の工程で生成されたチャネル
クロックに基づいて、受信したチャネルストリームの符
号長を測定する第２の工程と、この第２の工程で測定さ
れた符号長がｍ−１である場合、その符号の前縁及び後
縁のいずれにエラーが生じたかを判別する第３の工程
と、この第３の工程の判別結果に基づいて、符号長がｍ
−１である符号に隣接する前部分または後部分の極性
を、チャネルクロックの１周期分だけ反転させる第４の
工程とを備えるようにしたものである。
のエラー訂正方法は、上記の対象において、受信したチ
ャネルストリームに同期したチャネルクロックを生成す
る第１の工程と、この第１の工程で生成されたチャネル
クロックに基づいて、受信したチャネルストリームの符
号長を測定する第２の工程と、この第２の工程で測定さ
れた符号長がｍ−１である場合、その符号の前縁及び後
縁のいずれにエラーが生じたかを判別する第３の工程
と、この第３の工程の判別結果に基づいて、符号長がｍ
−１である符号に隣接する前部分または後部分の極性
を、チャネルクロックの１周期分だけ反転させる第４の
工程とを備えるようにしたものである。
【００１８】上記のような構成及び方法によれば、符号
長がｍ−２である符号は、それに隣接する前後部分をチ
ャネルクロックの１周期分だけ反転させて符号長をｍと
するとともに、符号長がｍ−１である符号は、前縁が欠
如したか後縁が欠如したかの判別結果に基づいて、それ
に隣接する前部分または後部分をチャネルクロックの１
周期分だけ反転させるようにしたので、エラー訂正符号
を用いることなく、受信されたチャネルストリーム中に
含まれる明らかなエラーを訂正して、エラー訂正処理以
前にチャネルストリームに含まれるエラー数を低減する
ことができるようになる。
長がｍ−２である符号は、それに隣接する前後部分をチ
ャネルクロックの１周期分だけ反転させて符号長をｍと
するとともに、符号長がｍ−１である符号は、前縁が欠
如したか後縁が欠如したかの判別結果に基づいて、それ
に隣接する前部分または後部分をチャネルクロックの１
周期分だけ反転させるようにしたので、エラー訂正符号
を用いることなく、受信されたチャネルストリーム中に
含まれる明らかなエラーを訂正して、エラー訂正処理以
前にチャネルストリームに含まれるエラー数を低減する
ことができるようになる。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。図１において、符
号１７は入力端子で、前述したレベル比較回路１２から
出力される２値化信号が供給されている。この入力端子
１７に供給された２値化信号は、前記レジスタ１４の入
力端Ｄに供給されるとともに、位相ステータス検出回路
１８に供給されている。そして、このレジスタ１４の出
力は、ＤタイプＦＦ回路で構成された３つのレジスタ１
９，２０，２１を直列に介して、ＥＸオア（排他的論理
和）回路２２の一方の入力端に供給されている。
いて図面を参照して詳細に説明する。図１において、符
号１７は入力端子で、前述したレベル比較回路１２から
出力される２値化信号が供給されている。この入力端子
１７に供給された２値化信号は、前記レジスタ１４の入
力端Ｄに供給されるとともに、位相ステータス検出回路
１８に供給されている。そして、このレジスタ１４の出
力は、ＤタイプＦＦ回路で構成された３つのレジスタ１
９，２０，２１を直列に介して、ＥＸオア（排他的論理
和）回路２２の一方の入力端に供給されている。
【００２０】また、図１において、符号２３は入力端子
で、前述したチャネルクロック生成回路１５で生成され
たチャネルクロックが供給されている。この入力端子２
３に供給されたチャネルクロックは、上記レジスタ１
４，１９，２０，２１の各クロック入力端Ｃと、１Ｔ検
出回路２４と、２Ｔ検出回路２５と、上記位相ステータ
ス検出回路１８とに、それぞれ供給されている。また、
上記レジスタ１４の出力は、１Ｔ検出回路２４及び２Ｔ
検出回路２５にそれぞれ供給されている。
で、前述したチャネルクロック生成回路１５で生成され
たチャネルクロックが供給されている。この入力端子２
３に供給されたチャネルクロックは、上記レジスタ１
４，１９，２０，２１の各クロック入力端Ｃと、１Ｔ検
出回路２４と、２Ｔ検出回路２５と、上記位相ステータ
ス検出回路１８とに、それぞれ供給されている。また、
上記レジスタ１４の出力は、１Ｔ検出回路２４及び２Ｔ
検出回路２５にそれぞれ供給されている。
【００２１】そして、上記１Ｔ検出回路２４の出力は、
１Ｔ補正パルス生成回路２６を介してオア回路２７の第
１の入力端に供給されている。また、上記２Ｔ検出回路
２５の出力は、２Ｔ前縁補正パルス生成回路２８を介し
てアンド回路２９の一方の入力端に供給されるととも
に、後縁補正パルス生成回路３０を介してアンド回路３
１の一方の入力端に供給されている。
１Ｔ補正パルス生成回路２６を介してオア回路２７の第
１の入力端に供給されている。また、上記２Ｔ検出回路
２５の出力は、２Ｔ前縁補正パルス生成回路２８を介し
てアンド回路２９の一方の入力端に供給されるととも
に、後縁補正パルス生成回路３０を介してアンド回路３
１の一方の入力端に供給されている。
【００２２】ここで、一方のアンド回路２９は、その他
方の入力端に上記位相ステータス検出回路１８の出力が
供給されており、その出力は、上記オア回路２７の第２
の入力端に供給されている。また、他方のアンド回路３
１は、その他方の入力端に上記位相ステータス検出回路
１８の出力をノット回路３２で反転した信号が供給され
ており、その出力は、上記オア回路２７の第３の入力端
に供給されている。そして、このオア回路２７の出力
が、上記ＥＸオア回路２２の他方の入力端に供給されて
おり、このＥＸオア回路２２の出力が、出力端子３３か
ら取り出されるようになっている。
方の入力端に上記位相ステータス検出回路１８の出力が
供給されており、その出力は、上記オア回路２７の第２
の入力端に供給されている。また、他方のアンド回路３
１は、その他方の入力端に上記位相ステータス検出回路
１８の出力をノット回路３２で反転した信号が供給され
ており、その出力は、上記オア回路２７の第３の入力端
に供給されている。そして、このオア回路２７の出力
が、上記ＥＸオア回路２２の他方の入力端に供給されて
おり、このＥＸオア回路２２の出力が、出力端子３３か
ら取り出されるようになっている。
【００２３】上記のような構成となされたエラー訂正装
置において、以下、図２を参照してその動作を説明す
る。図２は、図１に示したエラー訂正装置における各部
の波形を示している。まず、図２（ａ）は、最短符号長
を３ＴとするＲＬＬ符号化された送信符号列を示してい
る。図２（ａ）では、最短符号長３Ｔ部分Ａ，Ｂ，Ｃの
極性が全てＨレベルになっているが、ここでの動作説明
において、符号の極性は意味を持たないものとする。
置において、以下、図２を参照してその動作を説明す
る。図２は、図１に示したエラー訂正装置における各部
の波形を示している。まず、図２（ａ）は、最短符号長
を３ＴとするＲＬＬ符号化された送信符号列を示してい
る。図２（ａ）では、最短符号長３Ｔ部分Ａ，Ｂ，Ｃの
極性が全てＨレベルになっているが、ここでの動作説明
において、符号の極性は意味を持たないものとする。
【００２４】また、図２（ｂ）〜（ｏ）は、それぞれ図
１における（ｂ）〜（ｏ）点の波形を示している。すな
わち、入力端子１７に図２（ｃ）に示す２値化信号が供
給され、入力端子２３に同図（ｂ）に示すチャネルクロ
ックが供給されると、レジスタ１４は、チャネルクロッ
クの立上がりで２値化信号をラッチすることにより、同
図（ｄ）に示す２値化信号を出力する。
１における（ｂ）〜（ｏ）点の波形を示している。すな
わち、入力端子１７に図２（ｃ）に示す２値化信号が供
給され、入力端子２３に同図（ｂ）に示すチャネルクロ
ックが供給されると、レジスタ１４は、チャネルクロッ
クの立上がりで２値化信号をラッチすることにより、同
図（ｄ）に示す２値化信号を出力する。
【００２５】このとき、レジスタ１４から出力される図
２（ｄ）に示す２値化信号は、同図（ａ）に示した送信
符号列の第１の最短符号長３Ｔ部分Ａが１Ｔに誤り、第
２の最短符号長３Ｔ部分Ｂが２Ｔに誤り、第３の最短符
号長３Ｔ部分Ｃが２Ｔに誤りを生じている。特に、第２
の最短符号長３Ｔ部分Ｂは、その前縁が欠けることによ
って２Ｔとなり、第３の最短符号長３Ｔ部分Ｃは、その
後縁が欠けることによって２Ｔとなっている。
２（ｄ）に示す２値化信号は、同図（ａ）に示した送信
符号列の第１の最短符号長３Ｔ部分Ａが１Ｔに誤り、第
２の最短符号長３Ｔ部分Ｂが２Ｔに誤り、第３の最短符
号長３Ｔ部分Ｃが２Ｔに誤りを生じている。特に、第２
の最短符号長３Ｔ部分Ｂは、その前縁が欠けることによ
って２Ｔとなり、第３の最短符号長３Ｔ部分Ｃは、その
後縁が欠けることによって２Ｔとなっている。
【００２６】このレジスタ１４から出力された２値化信
号は、３つのレジスタ１９，２０，２１によってそれぞ
れチャネルクロックの１周期分づつ遅延されることによ
り、図２（ｅ）に示す２値化信号となってＥＸオア回路
２２に供給されている。この３つのレジスタ１９，２
０，２１によって、レジスタ１４から出力された２値化
信号を遅延する理由は、以下に述べる他の回路の処理に
よる遅延を考慮して、タイミング合わせを行なうためで
ある。
号は、３つのレジスタ１９，２０，２１によってそれぞ
れチャネルクロックの１周期分づつ遅延されることによ
り、図２（ｅ）に示す２値化信号となってＥＸオア回路
２２に供給されている。この３つのレジスタ１９，２
０，２１によって、レジスタ１４から出力された２値化
信号を遅延する理由は、以下に述べる他の回路の処理に
よる遅延を考慮して、タイミング合わせを行なうためで
ある。
【００２７】すなわち、上記レジスタ１４から出力され
た２値化信号と、入力端子２３に供給されたチャネルク
ロックとは、上記１Ｔ検出回路２４及び２Ｔ検出回路２
５に供給されている。このうち、１Ｔ検出回路２４は、
入力された２値化信号の極性反転間隔（エッジ間距離）
をチャネルクロックで測定することにより、チャネルク
ロックの１周期長つまり１Ｔの符号を検出している。そ
して、この１Ｔ検出回路２４は、１Ｔの符号を検出する
と、図２（ｆ）に示すように、その１Ｔ符号の終了直後
に、１Ｔ幅の検出パルスを出力している。
た２値化信号と、入力端子２３に供給されたチャネルク
ロックとは、上記１Ｔ検出回路２４及び２Ｔ検出回路２
５に供給されている。このうち、１Ｔ検出回路２４は、
入力された２値化信号の極性反転間隔（エッジ間距離）
をチャネルクロックで測定することにより、チャネルク
ロックの１周期長つまり１Ｔの符号を検出している。そ
して、この１Ｔ検出回路２４は、１Ｔの符号を検出する
と、図２（ｆ）に示すように、その１Ｔ符号の終了直後
に、１Ｔ幅の検出パルスを出力している。
【００２８】そして、この１Ｔ検出回路２４から出力さ
れた検出パルスは、１Ｔ補正パルス生成回路２６に供給
されている。この１Ｔ補正パルス生成回路２６は、入力
された検出パルスをトリガーとして１Ｔ補正パルスを発
生する。この１Ｔ補正パルスは、図２（ｇ）に示すよう
に、検出パルスの終了直後に発生される１Ｔ幅の補正パ
ルスと、この補正パルスの終了後、１Ｔ期間おいて、さ
らに発生される１Ｔ幅の補正パルスとから構成されてい
る。
れた検出パルスは、１Ｔ補正パルス生成回路２６に供給
されている。この１Ｔ補正パルス生成回路２６は、入力
された検出パルスをトリガーとして１Ｔ補正パルスを発
生する。この１Ｔ補正パルスは、図２（ｇ）に示すよう
に、検出パルスの終了直後に発生される１Ｔ幅の補正パ
ルスと、この補正パルスの終了後、１Ｔ期間おいて、さ
らに発生される１Ｔ幅の補正パルスとから構成されてい
る。
【００２９】また、上記２Ｔ検出回路２５は、入力され
た２値化信号の極性反転間隔をチャネルクロックで測定
することにより、チャネルクロックの２周期長つまり２
Ｔの符号を検出している。そして、この２Ｔ検出回路２
５は、２Ｔの符号を検出すると、図２（ｈ）に示すよう
に、その２Ｔ符号の終了直後に、４Ｔ幅の検出パルスを
出力している。
た２値化信号の極性反転間隔をチャネルクロックで測定
することにより、チャネルクロックの２周期長つまり２
Ｔの符号を検出している。そして、この２Ｔ検出回路２
５は、２Ｔの符号を検出すると、図２（ｈ）に示すよう
に、その２Ｔ符号の終了直後に、４Ｔ幅の検出パルスを
出力している。
【００３０】この２Ｔ検出回路２５から出力された検出
パルスは、２Ｔ前縁補正パルス生成回路２８及び２Ｔ後
縁補正パルス生成回路３０に、それぞれ供給されてい
る。このうち、２Ｔ前縁補正パルス生成回路２８は、入
力された検出パルスをトリガーとして、図２（ｉ）に示
すように、検出パルスの発生（立上がり）直後に１Ｔ幅
の補正パルスを出力している。また、２Ｔ後縁補正パル
ス生成回路３０は、入力された検出パルスをトリガーと
して、図２（ｊ）に示すように、検出パルスの終了（立
下がり）とともに終了する１Ｔ幅の補正パルスを出力し
ている。
パルスは、２Ｔ前縁補正パルス生成回路２８及び２Ｔ後
縁補正パルス生成回路３０に、それぞれ供給されてい
る。このうち、２Ｔ前縁補正パルス生成回路２８は、入
力された検出パルスをトリガーとして、図２（ｉ）に示
すように、検出パルスの発生（立上がり）直後に１Ｔ幅
の補正パルスを出力している。また、２Ｔ後縁補正パル
ス生成回路３０は、入力された検出パルスをトリガーと
して、図２（ｊ）に示すように、検出パルスの終了（立
下がり）とともに終了する１Ｔ幅の補正パルスを出力し
ている。
【００３１】ここで、上記入力端子１７に供給された２
値化信号と、入力端子２３に供給されたチャネルクロッ
クとは、位相ステータス検出回路１８に供給されてい
る。この位相ステータス検出回路１８は、入力された２
値化信号の立上がり及び立下がりエッジ（極性反転位
置）とチャネルクロックとの位相関係を検出して、検出
信号を発生している。
値化信号と、入力端子２３に供給されたチャネルクロッ
クとは、位相ステータス検出回路１８に供給されてい
る。この位相ステータス検出回路１８は、入力された２
値化信号の立上がり及び立下がりエッジ（極性反転位
置）とチャネルクロックとの位相関係を検出して、検出
信号を発生している。
【００３２】つまり、この位相ステータス検出回路１８
は、図２（ｂ）に示すチャネルクロックのＨレベル期間
に、同図（ｃ）に示す２値化信号が極性反転した場合、
同図（ｋ）に示すように、その次のチャネルクロックの
立上がりに同期してＨレベルとなり、チャネルクロック
のＬレベル期間に２値化信号が極性反転した場合、その
次のチャネルクロックの立上がりに同期してＬレベルと
なる検出信号を出力している。
は、図２（ｂ）に示すチャネルクロックのＨレベル期間
に、同図（ｃ）に示す２値化信号が極性反転した場合、
同図（ｋ）に示すように、その次のチャネルクロックの
立上がりに同期してＨレベルとなり、チャネルクロック
のＬレベル期間に２値化信号が極性反転した場合、その
次のチャネルクロックの立上がりに同期してＬレベルと
なる検出信号を出力している。
【００３３】この場合、位相ステータス検出回路１８か
ら出力される検出信号は、Ｈレベルが、図２（ｅ）に示
す２値化信号の２Ｔ部分の前縁を修正することを意味
し、Ｌレベルが、同２値化信号の２Ｔ部分の後縁を修正
することを意味している。すなわち、上記２Ｔ前縁補正
パルス生成回路２８から出力される図２（ｉ）に示す補
正パルスと、位相ステータス検出回路１８から出力され
る同図（ｋ）に示す検出信号とが、アンド回路２９によ
って論理積演算されることにより、同図（ｌ）に示す２
Ｔ前縁補正パルスが生成される。
ら出力される検出信号は、Ｈレベルが、図２（ｅ）に示
す２値化信号の２Ｔ部分の前縁を修正することを意味
し、Ｌレベルが、同２値化信号の２Ｔ部分の後縁を修正
することを意味している。すなわち、上記２Ｔ前縁補正
パルス生成回路２８から出力される図２（ｉ）に示す補
正パルスと、位相ステータス検出回路１８から出力され
る同図（ｋ）に示す検出信号とが、アンド回路２９によ
って論理積演算されることにより、同図（ｌ）に示す２
Ｔ前縁補正パルスが生成される。
【００３４】また、上記２Ｔ後縁補正パルス生成回路３
０から出力される図２（ｊ）に示す補正パルスと、位相
ステータス検出回路１８から出力される同図（ｋ）に示
す検出信号をノット回路３２で反転した信号とが、アン
ド回路３１によって論理積演算されることにより、同図
（ｍ）に示す２Ｔ後縁補正パルスが生成される。
０から出力される図２（ｊ）に示す補正パルスと、位相
ステータス検出回路１８から出力される同図（ｋ）に示
す検出信号をノット回路３２で反転した信号とが、アン
ド回路３１によって論理積演算されることにより、同図
（ｍ）に示す２Ｔ後縁補正パルスが生成される。
【００３５】そして、図２（ｇ）に示した１Ｔ補正パル
スと、同図（ｌ）に示した２Ｔ前縁補正パルスと、同図
（ｍ）に示した２Ｔ後縁補正パルスとは、オア回路２７
によって論理和演算されることにより、同図（ｎ）に示
すように、上記した３つの補正パルスを全て含む補正信
号が生成され、上記ＥＸオア回路２２に供給されてい
る。
スと、同図（ｌ）に示した２Ｔ前縁補正パルスと、同図
（ｍ）に示した２Ｔ後縁補正パルスとは、オア回路２７
によって論理和演算されることにより、同図（ｎ）に示
すように、上記した３つの補正パルスを全て含む補正信
号が生成され、上記ＥＸオア回路２２に供給されてい
る。
【００３６】このため、上記レジスタ２１から出力され
た図２（ｅ）に示す２値化信号は、図２（ｏ）に示すよ
うに、１Ｔ部分がその前後部分に１Ｔ補正パルスが付加
されることにより３Ｔに補正され、前縁が欠けることに
よって２Ｔとなった部分が、その前部分に２Ｔ前縁補正
パルスが付加されることにより３Ｔに補正され、後縁が
欠けることによって２Ｔとなった部分が、その後部分に
２Ｔ後縁補正パルスが付加されることにより３Ｔに補正
され、ここに、送信符号列と等価な受信符号列を得るこ
とができる。
た図２（ｅ）に示す２値化信号は、図２（ｏ）に示すよ
うに、１Ｔ部分がその前後部分に１Ｔ補正パルスが付加
されることにより３Ｔに補正され、前縁が欠けることに
よって２Ｔとなった部分が、その前部分に２Ｔ前縁補正
パルスが付加されることにより３Ｔに補正され、後縁が
欠けることによって２Ｔとなった部分が、その後部分に
２Ｔ後縁補正パルスが付加されることにより３Ｔに補正
され、ここに、送信符号列と等価な受信符号列を得るこ
とができる。
【００３７】ここで、上記した補正動作をまとめると、
符号長が１Ｔの符号は、無条件にそれに隣接する前後部
分を１Ｔづつ反転させて３Ｔとするとともに、符号長が
２Ｔの符号は、入力端子１７に供給された２値化信号の
後ろエッジがチャネルクロックのＨレベル期間に存在す
る場合に、それに隣接する前部分を１Ｔだけ反転させて
３Ｔとし、入力端子１７に供給された２値化信号の後ろ
エッジがチャネルクロックのＬレベル期間に存在する場
合に、それに隣接する後部分を１Ｔだけ反転させて３Ｔ
とするようにしている。
符号長が１Ｔの符号は、無条件にそれに隣接する前後部
分を１Ｔづつ反転させて３Ｔとするとともに、符号長が
２Ｔの符号は、入力端子１７に供給された２値化信号の
後ろエッジがチャネルクロックのＨレベル期間に存在す
る場合に、それに隣接する前部分を１Ｔだけ反転させて
３Ｔとし、入力端子１７に供給された２値化信号の後ろ
エッジがチャネルクロックのＬレベル期間に存在する場
合に、それに隣接する後部分を１Ｔだけ反転させて３Ｔ
とするようにしている。
【００３８】そこで、このような補正動作の妥当性につ
いて、以下に説明する。まず、１Ｔ長符号の場合につい
て述べる。すなわち、この実施の形態では、送信符号列
の最短符号長を３Ｔとしているので、１Ｔ長符号が受信
された場合、それは何らかのエラーが発生したものと判
断することができる。そして、この受信された１Ｔ長符
号は、３Ｔ長以上の符号が１Ｔに誤ったものと判断する
ことができる。
いて、以下に説明する。まず、１Ｔ長符号の場合につい
て述べる。すなわち、この実施の形態では、送信符号列
の最短符号長を３Ｔとしているので、１Ｔ長符号が受信
された場合、それは何らかのエラーが発生したものと判
断することができる。そして、この受信された１Ｔ長符
号は、３Ｔ長以上の符号が１Ｔに誤ったものと判断する
ことができる。
【００３９】この場合、３Ｔ長以上の全ての符号で１Ｔ
に誤る可能性を持つことになるが、一般に、伝送される
符号列に無相関にノイズが加えられることにより、符号
のエッジが時間軸上でシフトする場合、３Ｔ長符号が１
Ｔに誤る可能性が最も高いことになる。このため、１Ｔ
長符号は、３Ｔ長符号が誤ったものと判断することは妥
当である。
に誤る可能性を持つことになるが、一般に、伝送される
符号列に無相関にノイズが加えられることにより、符号
のエッジが時間軸上でシフトする場合、３Ｔ長符号が１
Ｔに誤る可能性が最も高いことになる。このため、１Ｔ
長符号は、３Ｔ長符号が誤ったものと判断することは妥
当である。
【００４０】また、３Ｔ長符号が１Ｔに誤る場合、前縁
から２Ｔ欠ける場合と、後縁から２Ｔ欠ける場合と、前
後が１Ｔづつ欠ける場合とが考えられる。この場合も、
伝送される符号列に無相関にノイズが加えられることに
より、符号のエッジが時間軸上でシフトされるような場
合には、前後が１Ｔづつ欠ける可能性が最も高いといえ
る。このため、１Ｔ長符号が受信された場合、その前後
を１Ｔづつ伸張して３Ｔとすることは、可能性として最
も妥当である。
から２Ｔ欠ける場合と、後縁から２Ｔ欠ける場合と、前
後が１Ｔづつ欠ける場合とが考えられる。この場合も、
伝送される符号列に無相関にノイズが加えられることに
より、符号のエッジが時間軸上でシフトされるような場
合には、前後が１Ｔづつ欠ける可能性が最も高いといえ
る。このため、１Ｔ長符号が受信された場合、その前後
を１Ｔづつ伸張して３Ｔとすることは、可能性として最
も妥当である。
【００４１】次に、２Ｔ長符号の場合について述べる。
この場合も、１Ｔ長符号と同様に、３Ｔ長符号が２Ｔに
誤ったものと判断することが妥当である。そして、３Ｔ
長符号が２Ｔに誤る場合、前縁から１Ｔ欠ける場合と、
後縁から１Ｔ欠ける場合とが考えられるが、これらが起
こり得る可能性は一般には同等であると考えられる。こ
のため、前縁から１Ｔ欠けた場合と、後縁から１Ｔ欠け
た場合とを、判別する必要が生じる。
この場合も、１Ｔ長符号と同様に、３Ｔ長符号が２Ｔに
誤ったものと判断することが妥当である。そして、３Ｔ
長符号が２Ｔに誤る場合、前縁から１Ｔ欠ける場合と、
後縁から１Ｔ欠ける場合とが考えられるが、これらが起
こり得る可能性は一般には同等であると考えられる。こ
のため、前縁から１Ｔ欠けた場合と、後縁から１Ｔ欠け
た場合とを、判別する必要が生じる。
【００４２】ここで、３Ｔ長符号が２Ｔに誤った場合、
受信信号に対して低い周波数を持つノイズが加算される
ことによって、前記レベル比較回路１２に与えた基準直
流レベルＶref が相対的にシフトされていることが可能
性として高いので、この点について、図３を参照して考
える。なお、図３（ａ）はチャネルクロックを示し、同
図（ｂ）は受信信号と、理想的な基準直流レベルＶref
と、相対的にシフトした基準直流レベルＶref1とを示し
ている。
受信信号に対して低い周波数を持つノイズが加算される
ことによって、前記レベル比較回路１２に与えた基準直
流レベルＶref が相対的にシフトされていることが可能
性として高いので、この点について、図３を参照して考
える。なお、図３（ａ）はチャネルクロックを示し、同
図（ｂ）は受信信号と、理想的な基準直流レベルＶref
と、相対的にシフトした基準直流レベルＶref1とを示し
ている。
【００４３】すなわち、レベル比較回路１２によって、
受信信号と、相対的にシフトした基準直流レベルＶref1
とがレベル比較されると、図３（ｃ）に示すような２値
化信号が生成されるが、この２値化信号をチャネルクロ
ックでサンプリングした信号は３Ｔ長符号であり、エラ
ーは生じていない。
受信信号と、相対的にシフトした基準直流レベルＶref1
とがレベル比較されると、図３（ｃ）に示すような２値
化信号が生成されるが、この２値化信号をチャネルクロ
ックでサンプリングした信号は３Ｔ長符号であり、エラ
ーは生じていない。
【００４４】このような状態において、無相関なノイズ
が受信信号のＹ部分に矢印のように加えられると、レベ
ル比較回路１２からは、図３（ｄ）に示すような２値化
信号が出力され、この２値化信号をチャネルクロックで
サンプリングした信号は、同図（ｆ）に示すように２Ｔ
長符号となる。この２Ｔ長符号は、前縁から１Ｔが欠如
して２Ｔとなったものである。
が受信信号のＹ部分に矢印のように加えられると、レベ
ル比較回路１２からは、図３（ｄ）に示すような２値化
信号が出力され、この２値化信号をチャネルクロックで
サンプリングした信号は、同図（ｆ）に示すように２Ｔ
長符号となる。この２Ｔ長符号は、前縁から１Ｔが欠如
して２Ｔとなったものである。
【００４５】また、同様に、無相関なノイズが受信信号
の図３（ｂ）に示すＺ部分に矢印のように加えられる
と、レベル比較回路１２からは、同図（ｅ）に示すよう
な２値化信号が出力され、この２値化信号をチャネルク
ロックでサンプリングした信号は、同図（ｇ）に示すよ
うに２Ｔ長符号となる。この２Ｔ長符号は、後縁から１
Ｔが欠如して２Ｔとなったものである。
の図３（ｂ）に示すＺ部分に矢印のように加えられる
と、レベル比較回路１２からは、同図（ｅ）に示すよう
な２値化信号が出力され、この２値化信号をチャネルク
ロックでサンプリングした信号は、同図（ｇ）に示すよ
うに２Ｔ長符号となる。この２Ｔ長符号は、後縁から１
Ｔが欠如して２Ｔとなったものである。
【００４６】すなわち、前縁から１Ｔが欠如して２Ｔと
なった場合、レベル比較回路１２から出力される２値化
信号の極性反転時点は、図３（ｄ）に示すようにチャネ
ルクロックのＨレベル期間になっている。また、後縁か
ら１Ｔが欠如して２Ｔとなった場合、レベル比較回路１
２から出力される２値化信号の極性反転時点は、図３
（ｅ）に示すようにチャネルクロックのＬレベル期間に
なっている。
なった場合、レベル比較回路１２から出力される２値化
信号の極性反転時点は、図３（ｄ）に示すようにチャネ
ルクロックのＨレベル期間になっている。また、後縁か
ら１Ｔが欠如して２Ｔとなった場合、レベル比較回路１
２から出力される２値化信号の極性反転時点は、図３
（ｅ）に示すようにチャネルクロックのＬレベル期間に
なっている。
【００４７】要するに、レベル比較回路１２から出力さ
れる２値化信号の極性反転位置における、チャネルクロ
ックの極性がＨレベルかＬレベルかを判別することによ
り、前縁から１Ｔ欠けた場合か、後縁から１Ｔ欠けた場
合かを、判別することができる。
れる２値化信号の極性反転位置における、チャネルクロ
ックの極性がＨレベルかＬレベルかを判別することによ
り、前縁から１Ｔ欠けた場合か、後縁から１Ｔ欠けた場
合かを、判別することができる。
【００４８】図４は、レベル比較回路１２の基準直流レ
ベルが、図３（ｂ）に示すように相対的にシフトし、さ
らに、無相関なノイズが受信信号に加えられることで、
本来３Ｔ長の符号が２Ｔ長に誤った場合、レベル比較回
路１２から出力される２値化信号の極性反転時点と、そ
のときのチャネルクロックの極性と、１Ｔ分の欠如位置
との関係をまとめたものである。
ベルが、図３（ｂ）に示すように相対的にシフトし、さ
らに、無相関なノイズが受信信号に加えられることで、
本来３Ｔ長の符号が２Ｔ長に誤った場合、レベル比較回
路１２から出力される２値化信号の極性反転時点と、そ
のときのチャネルクロックの極性と、１Ｔ分の欠如位置
との関係をまとめたものである。
【００４９】そして、上記のように前縁から１Ｔ欠けた
か後縁から１Ｔ欠けたかの判別結果に基づいて、レジス
タ２１から出力される２Ｔ長符号を、それに隣接する前
部分または後部分を１Ｔだけ反転させることにより、正
確な補正を行なうことができる。
か後縁から１Ｔ欠けたかの判別結果に基づいて、レジス
タ２１から出力される２Ｔ長符号を、それに隣接する前
部分または後部分を１Ｔだけ反転させることにより、正
確な補正を行なうことができる。
【００５０】上記した実施の形態によれば、１Ｔ長符号
はそれに隣接する前後部分を１Ｔづつ反転させて３Ｔと
するとともに、２Ｔ長符号は、前縁が欠如したか後縁が
欠如したかの判別結果に基づいて、それに隣接する前部
分または後部分を１Ｔだけ反転させるようにしたので、
エラー訂正符号を用いることなく、受信されたチャネル
ストリーム中に含まれる明らかなエラーを訂正して、エ
ラー訂正処理以前にチャネルストリームに含まれるエラ
ー数を低減することができる。なお、この発明は上記し
た実施の形態に限定されるものではなく、この外その要
旨を逸脱しない範囲で種々変形して実施することができ
る。
はそれに隣接する前後部分を１Ｔづつ反転させて３Ｔと
するとともに、２Ｔ長符号は、前縁が欠如したか後縁が
欠如したかの判別結果に基づいて、それに隣接する前部
分または後部分を１Ｔだけ反転させるようにしたので、
エラー訂正符号を用いることなく、受信されたチャネル
ストリーム中に含まれる明らかなエラーを訂正して、エ
ラー訂正処理以前にチャネルストリームに含まれるエラ
ー数を低減することができる。なお、この発明は上記し
た実施の形態に限定されるものではなく、この外その要
旨を逸脱しない範囲で種々変形して実施することができ
る。
【００５１】
【発明の効果】以上詳述したようにこの発明によれば、
エラー訂正符号を用いることなく、受信されたチャネル
ストリーム中に含まれる明らかなエラーを訂正して、エ
ラー訂正処理以前にチャネルストリームに含まれるエラ
ー数を低減するようにした極めて良好なチャネルストリ
ームのエラー訂正装置及びエラー訂正方法を提供するこ
とができる。
エラー訂正符号を用いることなく、受信されたチャネル
ストリーム中に含まれる明らかなエラーを訂正して、エ
ラー訂正処理以前にチャネルストリームに含まれるエラ
ー数を低減するようにした極めて良好なチャネルストリ
ームのエラー訂正装置及びエラー訂正方法を提供するこ
とができる。
【図１】この発明の実施の形態を示すブロック構成図。
【図２】同実施の形態における各部の波形を示す図。
【図３】同実施の形態における２Ｔ長符号の訂正動作を
説明するために示す図。
説明するために示す図。
【図４】同実施の形態における２Ｔ長符号の訂正動作を
説明するために示す図。
説明するために示す図。
【図５】従来の受信システムを示すブロック構成図。
【図６】同受信システムにおける各部の波形を示す図。
【図７】同受信システムにおける問題点を説明するため
に示す図。
に示す図。
１１…入力端子、 １２…レベル比較回路、 １３…入力端子、 １４…レジスタ、 １５…チャネルクロック生成回路、 １６…出力端子、 １７…入力端子、 １８…位相ステータス検出回路、 １９〜２１…レジスタ、 ２２…ＥＸオア回路、 ２３…入力端子、 ２４…１Ｔ検出回路、 ２５…２Ｔ検出回路、 ２６…１Ｔ補正パルス生成回路、 ２７…オア回路、 ２８…２Ｔ前縁補正パルス生成回路、 ２９…アンド回路、 ３０…２Ｔ後縁補正パルス生成回路、 ３１…アンド回路、 ３２…ノット回路、 ３３…出力端子。
Claims (6)
- 【請求項１】 最小符号長がｍに制限されたチャネルス
トリームを受信する受信システムにおいて、受信した前
記チャネルストリームに同期したチャネルクロックを生
成するチャネルクロック生成手段と、このチャネルクロ
ック生成手段で生成されたチャネルクロックに基づい
て、受信した前記チャネルストリームの符号長を測定す
る測定手段と、この測定手段で測定された符号長がｍ−
２である場合、その符号に隣接する前後部分の極性を前
記チャネルクロックの１周期分だけ反転させる補正手段
とを具備してなることを特徴とするチャネルストリーム
のエラー訂正装置。 - 【請求項２】 最小符号長がｍに制限されたチャネルス
トリームを受信する受信システムにおいて、受信した前
記チャネルストリームに同期したチャネルクロックを生
成する第１の工程と、この第１の工程で生成されたチャ
ネルクロックに基づいて、受信した前記チャネルストリ
ームの符号長を測定する第２の工程と、この第２の工程
で測定された符号長がｍ−２である場合、その符号に隣
接する前後部分の極性を前記チャネルクロックの１周期
分だけ反転させる第３の工程とを具備してなることを特
徴とするチャネルストリームのエラー訂正方法。 - 【請求項３】 最小符号長がｍに制限されたチャネルス
トリームを受信する受信システムにおいて、受信した前
記チャネルストリームに同期したチャネルクロックを生
成するチャネルクロック生成手段と、このチャネルクロ
ック生成手段で生成されたチャネルクロックに基づい
て、受信した前記チャネルストリームの符号長を測定す
る測定手段と、この測定手段で測定された符号長がｍ−
１である場合、その符号の前縁及び後縁のいずれにエラ
ーが生じたかを判別する判別手段と、この判別手段の判
別結果に基づいて、前記符号長がｍ−１である符号に隣
接する前部分または後部分の極性を、前記チャネルクロ
ックの１周期分だけ反転させる補正手段とを具備してな
ることを特徴とするチャネルストリームのエラー訂正装
置。 - 【請求項４】 前記判別手段は、前記測定手段で測定さ
れた符号長がｍ−１である符号と、前記チャネルクロッ
ク生成手段で生成されたチャネルクロックとの位相関係
に基づいて、前記符号長がｍ−１である符号の前縁及び
後縁のいずれにエラーが生じたかを判別することを特徴
とする請求項３記載のチャネルストリームのエラー訂正
装置。 - 【請求項５】 最小符号長がｍに制限されたチャネルス
トリームを受信する受信システムにおいて、受信した前
記チャネルストリームに同期したチャネルクロックを生
成する第１の工程と、この第１の工程で生成されたチャ
ネルクロックに基づいて、受信した前記チャネルストリ
ームの符号長を測定する第２の工程と、この第２の工程
で測定された符号長がｍ−１である場合、その符号の前
縁及び後縁のいずれにエラーが生じたかを判別する第３
の工程と、この第３の工程の判別結果に基づいて、前記
符号長がｍ−１である符号に隣接する前部分または後部
分の極性を、前記チャネルクロックの１周期分だけ反転
させる第４の工程とを具備してなることを特徴とするチ
ャネルストリームのエラー訂正方法。 - 【請求項６】 前記第３の工程は、前記第２の工程で測
定された符号長がｍ−１である符号と、前記第１の工程
で生成されたチャネルクロックとの位相関係に基づい
て、前記符号長がｍ−１である符号の前縁及び後縁のい
ずれにエラーが生じたかを判別することを特徴とする請
求項５記載のチャネルストリームのエラー訂正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23104797A JP3913855B2 (ja) | 1997-08-27 | 1997-08-27 | チャネルストリームのエラー訂正装置及びエラー訂正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23104797A JP3913855B2 (ja) | 1997-08-27 | 1997-08-27 | チャネルストリームのエラー訂正装置及びエラー訂正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173740A true JPH1173740A (ja) | 1999-03-16 |
| JP3913855B2 JP3913855B2 (ja) | 2007-05-09 |
Family
ID=16917458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23104797A Expired - Fee Related JP3913855B2 (ja) | 1997-08-27 | 1997-08-27 | チャネルストリームのエラー訂正装置及びエラー訂正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913855B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757863B2 (en) | 2000-09-19 | 2004-06-29 | Kabushiki Kaisha Toshiba | Read channel circuit and method for decoding using reduced-complexity error correction |
| JP2005122886A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Electronics Co Ltd | 光ディスク信号の再生システム及び再生方法 |
-
1997
- 1997-08-27 JP JP23104797A patent/JP3913855B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757863B2 (en) | 2000-09-19 | 2004-06-29 | Kabushiki Kaisha Toshiba | Read channel circuit and method for decoding using reduced-complexity error correction |
| JP2005122886A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Electronics Co Ltd | 光ディスク信号の再生システム及び再生方法 |
| JP4713872B2 (ja) * | 2003-10-16 | 2011-06-29 | 三星電子株式会社 | 光ディスク信号の再生システム及び再生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3913855B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545507B1 (en) | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability | |
| US7133482B2 (en) | Decoding method and Manchester decoder | |
| JPH0661992A (ja) | 位相ロックループ発振器を使用せずに直列に伝送されたデータを回復するための装置および方法 | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| JP2006262454A (ja) | クロック再生方法及びマンチェスタ復号方法 | |
| US7844020B2 (en) | Transmission system, transmitter, receiver, and transmission method | |
| US7174502B2 (en) | Synchronization error detection circuit | |
| US6977973B1 (en) | System and method for decoding manchester data | |
| JP3913855B2 (ja) | チャネルストリームのエラー訂正装置及びエラー訂正方法 | |
| US6209109B1 (en) | Code synchronization decision circuit of Viterbi decoder | |
| KR0148004B1 (ko) | 착오 정정장치 | |
| JP3637014B2 (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| EP0746112B1 (en) | Error correction device | |
| US7633414B1 (en) | Circuit and method for Manchester decoding with automatic leading phase discovery and data stream correction | |
| JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
| JP2001333055A (ja) | クロック同期補正方法及び同期クロック生成装置 | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JPH10511833A (ja) | チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置 | |
| JP3037201B2 (ja) | 誤同期検出装置 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JP3458782B2 (ja) | Ｄｕｔｙ補正回路 | |
| US11677464B2 (en) | Optical transceiver and method for controlling optical transceiver | |
| JPH06225273A (ja) | 誤り訂正装置 | |
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| JPH08251238A (ja) | データ通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20060217 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070130 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070201 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |