JPH0666944B2 - 映像信号再生装置 - Google Patents
映像信号再生装置Info
- Publication number
- JPH0666944B2 JPH0666944B2 JP59214474A JP21447484A JPH0666944B2 JP H0666944 B2 JPH0666944 B2 JP H0666944B2 JP 59214474 A JP59214474 A JP 59214474A JP 21447484 A JP21447484 A JP 21447484A JP H0666944 B2 JPH0666944 B2 JP H0666944B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dropout
- signal
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Television Systems (AREA)
- Color Television Image Signal Generators (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
【発明の詳細な説明】 この発明は、電送手段で映像情報を再生し、その映像情
報は各映像ラインにすくなくとも１個の同期語を具えた
直列ビット順次なるその電送手段を介して出力において
有用になり、さらにその出力でビット順次からビットの
損失を検出し、ドロップアウト（記録欠落）期間信号を
発生するドロップアウト検出器と、上述の直列ビット順
次のビット周波数と結合するクロック信号を発生するチ
ャンネルクロック回路と、そのクロック信号の制御のも
とに直列ビットを処理するディジタル信号処理回路と、
その直列ビットの流れにある同期語を認識し、それと前
記信号処理回路と同期をとる同期語識別回路と、電流瞬
時に先立つ対応する１ライン周期期間に再生される情報
を連続して蓄積するその映像信号の１ライン周期期間に
再生されるビット数に少なくとも等しい容量を持ったメ
モリ回路と、そのディジタル信号処理ユニットを前記ド
ロップアウト検出器の制御のもとに前記メモリ回路の出
力に接続するスイッチング手段とを備えてなる装置に関
わるものである。
報は各映像ラインにすくなくとも１個の同期語を具えた
直列ビット順次なるその電送手段を介して出力において
有用になり、さらにその出力でビット順次からビットの
損失を検出し、ドロップアウト（記録欠落）期間信号を
発生するドロップアウト検出器と、上述の直列ビット順
次のビット周波数と結合するクロック信号を発生するチ
ャンネルクロック回路と、そのクロック信号の制御のも
とに直列ビットを処理するディジタル信号処理回路と、
その直列ビットの流れにある同期語を認識し、それと前
記信号処理回路と同期をとる同期語識別回路と、電流瞬
時に先立つ対応する１ライン周期期間に再生される情報
を連続して蓄積するその映像信号の１ライン周期期間に
再生されるビット数に少なくとも等しい容量を持ったメ
モリ回路と、そのディジタル信号処理ユニットを前記ド
ロップアウト検出器の制御のもとに前記メモリ回路の出
力に接続するスイッチング手段とを備えてなる装置に関
わるものである。
かかる装置はディジタルの形の磁気テープからの再生映
像信号を記録するために使用されるが、電送ケーブルを
介してかかる信号を受信するような他の目的にもまた使
用される。この目的で記録時にはアナログ映像信号は、
例えばオランダ特許出願第8105196号（対応日本出願特
公平２−45855号「差分パルス符号変調伝送装置」明細
書に記載されているような方法で適性にエンコードされ
た後、直列ビット順次にテープに記録されるビット群に
変換される。読取り後には当該ビットは群再編されクロ
ック信号の制御のもとにデコードされる。ドロップアウ
トによる映像歪を制限するため、かかるドロップアウト
の期間前のラインまたは前フィールドの対応するライン
の対応する部分を映像信号に挿入することが可能であ
る。ディジタル記録の場合、これは時にもっときびしい
歪を結果することがわかってきた。
像信号を記録するために使用されるが、電送ケーブルを
介してかかる信号を受信するような他の目的にもまた使
用される。この目的で記録時にはアナログ映像信号は、
例えばオランダ特許出願第8105196号（対応日本出願特
公平２−45855号「差分パルス符号変調伝送装置」明細
書に記載されているような方法で適性にエンコードされ
た後、直列ビット順次にテープに記録されるビット群に
変換される。読取り後には当該ビットは群再編されクロ
ック信号の制御のもとにデコードされる。ドロップアウ
トによる映像歪を制限するため、かかるドロップアウト
の期間前のラインまたは前フィールドの対応するライン
の対応する部分を映像信号に挿入することが可能であ
る。ディジタル記録の場合、これは時にもっときびしい
歪を結果することがわかってきた。
本発明の目的は前記前ラインの挿入部分がもっときびし
い歪を結果しないよう冒頭に述べた形の装置を提供する
ことにある。このため本発明に係る映像信号再生装置
は、前記ドロップアウト検出器によって検出されるドロ
ップアウトがあらかじめ設定された周期期間を超過する
持続期間を有する時、前記ディジタル信号処理ユニット
が、再生される直列ビットの流れに同期語の発生がある
まで、前記メモリ回路の出力に接続されるよう前記スイ
ッチ手段を保持するための保持回路を具備しているとと
もに、前記チャンネルクロック回路は前記ドロップアウ
ト検出器の出力に接続される制御信号入力端子を有し、
その結果ドロップアウト期間中にチャンネルクロックの
自走を避けるようにしていることを特徴とするものであ
る。
い歪を結果しないよう冒頭に述べた形の装置を提供する
ことにある。このため本発明に係る映像信号再生装置
は、前記ドロップアウト検出器によって検出されるドロ
ップアウトがあらかじめ設定された周期期間を超過する
持続期間を有する時、前記ディジタル信号処理ユニット
が、再生される直列ビットの流れに同期語の発生がある
まで、前記メモリ回路の出力に接続されるよう前記スイ
ッチ手段を保持するための保持回路を具備しているとと
もに、前記チャンネルクロック回路は前記ドロップアウ
ト検出器の出力に接続される制御信号入力端子を有し、
その結果ドロップアウト期間中にチャンネルクロックの
自走を避けるようにしていることを特徴とするものであ
る。
本発明のよってたつ認識によれば、前記画質の劣化は、
チャンネルクロックがドロップアウトの期間自走状態に
なって、より長いドロップ期間の間はドロップアウトの
ために消失したと同数のビットがメモリ回路から挿入さ
れないという事実に基づいている。そのため直列ビット
順次の群再編は、記録前のビット群と同じく何ら効果を
発揮せず、従ってドロップアウトが終了後も、同期語が
現われる瞬間まで正確な信号が信号処理回路によって何
ら形成されない。この問題は、あらかじめ設定された時
間周期を越えるドロップアウトの場合、同期語発生まで
前ラインの挿入が続けば起らない。
チャンネルクロックがドロップアウトの期間自走状態に
なって、より長いドロップ期間の間はドロップアウトの
ために消失したと同数のビットがメモリ回路から挿入さ
れないという事実に基づいている。そのため直列ビット
順次の群再編は、記録前のビット群と同じく何ら効果を
発揮せず、従ってドロップアウトが終了後も、同期語が
現われる瞬間まで正確な信号が信号処理回路によって何
ら形成されない。この問題は、あらかじめ設定された時
間周期を越えるドロップアウトの場合、同期語発生まで
前ラインの挿入が続けば起らない。
本発明による装置の一実施態様はさらに、前記保持回路
が、あらかじめ設定された時間周期後、前記ドロップア
ウト検出器によってセットされ、前記同期語識別回路に
よってリセットされる双安定回路を具えたことを特徴と
するものでよい。
が、あらかじめ設定された時間周期後、前記ドロップア
ウト検出器によってセットされ、前記同期語識別回路に
よってリセットされる双安定回路を具えたことを特徴と
するものでよい。
この実施態様はまたさらに、前記双安定回路がクロック
制御のフリップ−フロップで、そのセッティング入力に
前記ドロップアウト検出器の出力信号が印加され、その
クロック入力にそのドロップアウト検出器の前記出力信
号に対して遅延する信号が印加され、そのリセッティン
グ入力に前記同期語識別回路の出力信号が印加されるこ
とを特徴とするものでもよい。
制御のフリップ−フロップで、そのセッティング入力に
前記ドロップアウト検出器の出力信号が印加され、その
クロック入力にそのドロップアウト検出器の前記出力信
号に対して遅延する信号が印加され、そのリセッティン
グ入力に前記同期語識別回路の出力信号が印加されるこ
とを特徴とするものでもよい。
以下に本発明をより詳細に例をあげ本発明に関わる装置
を示す図面を参照して説明する。
を示す図面を参照して説明する。
唯一の図面は本発明に関わる装置を示している。装置は
磁気テープ２を有する磁気テープレコーダー１を具えて
いる。磁気テープレコーダーが記録モードにスイッチオ
ンされると、入力３にある信号は記録され、一方再生モ
ードにされると、磁気テープ２から再生される信号は出
力４に現われる。
磁気テープ２を有する磁気テープレコーダー１を具えて
いる。磁気テープレコーダーが記録モードにスイッチオ
ンされると、入力３にある信号は記録され、一方再生モ
ードにされると、磁気テープ２から再生される信号は出
力４に現われる。
映像信号を記録するために、記録されるべきアナログ映
像信号受信用入力５が設けられる。このアナログ映像信
号はこの例ではＡ／Ｄ変換器６の助けを得て８ビットの
コードに変換される。これら８ビットは変調回路７に並
列に加えられ、これら８ビットを適正なエンコード系に
一致させてｎビット並列コード語に並列に変換する。こ
の目的によく適う変調回路はオランダ特許出願第810519
6号（PHN 10.192）明細書に記述されており、ｎビット
のコード語がある法則に基づいて形成される。並列直列
変換器８の助けを得てｎビットのコード語は１ビットの
信号に変換され、スイッチ11を介して磁気テープレコー
ダー１の入力３に加えられる。
像信号受信用入力５が設けられる。このアナログ映像信
号はこの例ではＡ／Ｄ変換器６の助けを得て８ビットの
コードに変換される。これら８ビットは変調回路７に並
列に加えられ、これら８ビットを適正なエンコード系に
一致させてｎビット並列コード語に並列に変換する。こ
の目的によく適う変調回路はオランダ特許出願第810519
6号（PHN 10.192）明細書に記述されており、ｎビット
のコード語がある法則に基づいて形成される。並列直列
変換器８の助けを得てｎビットのコード語は１ビットの
信号に変換され、スイッチ11を介して磁気テープレコー
ダー１の入力３に加えられる。
次にこの直列ビットの流れを再生時に再び並列なコード
語に再変換するために、同期語が映像信号の各ラインの
始めに加えられる。このため同期分離器10を使用し、ラ
イン同期用パルスが入力５でアナログ映像信号から分離
され、スイッチ11がそこで動作し、各ラインの始めに磁
気テープレコーダーの入力３を同期語発生器９に接続
し、その結果かかる同期語が記録される信号の各ライン
の始めに現われる。
語に再変換するために、同期語が映像信号の各ラインの
始めに加えられる。このため同期分離器10を使用し、ラ
イン同期用パルスが入力５でアナログ映像信号から分離
され、スイッチ11がそこで動作し、各ラインの始めに磁
気テープレコーダーの入力３を同期語発生器９に接続
し、その結果かかる同期語が記録される信号の各ライン
の始めに現われる。
記録された映像信号の再生のためには、磁気テープレコ
ーダーの出力４に現われる直列ビットの流れが、直列並
列変換器13の助けでｎビットの並列語に変換され、この
例では変調回路７と相補関係にある復調回路14で８ビッ
ト語に変換される。かかる復調回路14の適性な実施態様
は前記オランダ特許出願第8105196号（PHN 10,192）明
細書に記述されている。その後で８ビット語はＤ／Ａ変
換器15の助けで出力16で有効となるアナログ映像信号に
変換される。
ーダーの出力４に現われる直列ビットの流れが、直列並
列変換器13の助けでｎビットの並列語に変換され、この
例では変調回路７と相補関係にある復調回路14で８ビッ
ト語に変換される。かかる復調回路14の適性な実施態様
は前記オランダ特許出願第8105196号（PHN 10,192）明
細書に記述されている。その後で８ビット語はＤ／Ａ変
換器15の助けで出力16で有効となるアナログ映像信号に
変換される。
直列ビットの流れのなかの正しいビット群が直列並列変
換器13の助けでｎビットのコード語に変換されるのを確
実にするため、この変換器は周波数割算器21により発生
する変換同期信号で制御され、この周波数割算器は位相
ロックループ20をへたチャンネルクロック信号をｎで割
算する。位相ロックループ20は出力４からくる直列ビッ
トの流れにロックされるから、信号は直列ビットの流れ
のビット周波数に同期して割算器21に印加される。かく
て割算器21はｎビットの群を数え上げ、ここでｎは可変
量であってもよい。割算器21が、正確なｎビットが並列
語を形成するため結合するよう、例えば連続して出力４
に現われる直列ビットの流れを参照コード語と比較する
同期コード語識別回路22で変換器13を制御するよう、係
数器21が例えば同期語識別回路22の制御のもとにあらか
じめ設定された計数位置にそれを調整して同期がとられ
る。
換器13の助けでｎビットのコード語に変換されるのを確
実にするため、この変換器は周波数割算器21により発生
する変換同期信号で制御され、この周波数割算器は位相
ロックループ20をへたチャンネルクロック信号をｎで割
算する。位相ロックループ20は出力４からくる直列ビッ
トの流れにロックされるから、信号は直列ビットの流れ
のビット周波数に同期して割算器21に印加される。かく
て割算器21はｎビットの群を数え上げ、ここでｎは可変
量であってもよい。割算器21が、正確なｎビットが並列
語を形成するため結合するよう、例えば連続して出力４
に現われる直列ビットの流れを参照コード語と比較する
同期コード語識別回路22で変換器13を制御するよう、係
数器21が例えば同期語識別回路22の制御のもとにあらか
じめ設定された計数位置にそれを調整して同期がとられ
る。
特にディジタル化された映像信号が磁気的に記録されて
いる時は、例えば磁気テープの不完全さにより若干のビ
ットが記録されないという危険がある。１ビットを記録
しなかったり誤って記録したりする時は、一般に例えば
復調回路14における誤り訂正の手段で訂正することが可
能である。ミスビットが大きな群はしばしば訂正が不可
能である。映像記録の場合このような干渉に起因する画
像歪は、映像画の引き続くラインがしばしばよく似てい
るという事実を用いてしばしば制限することができる。
画像歪はその時かかるドロップアウト時間、前のライン
または前のフィールドの対応する部分を挿入して制限さ
れることが可能である。それを実行するため装置はドロ
ップアウト検出器を具え、これは信号が出力４に存在し
ない期間パルスを発生する。ドロップアウト検出器18の
助けで、直列並列変換13の入力を、出力４の代りにメモ
リ回路17の出力に接続するスイッチ12は、ゲート19を介
して製作される。ドロップアウトのない時は、メモリ回
路17の入力はスイッチ12を介して出力４に接続する。メ
モリ回路17は１ライン周期に等しい蓄積容量を有するか
ら、１ライン周期に等しい前の周期の信号は常にメモリ
回路17に存在し、それでドロップアウトの期間前のライ
ンの対応する部分が挿入される。
いる時は、例えば磁気テープの不完全さにより若干のビ
ットが記録されないという危険がある。１ビットを記録
しなかったり誤って記録したりする時は、一般に例えば
復調回路14における誤り訂正の手段で訂正することが可
能である。ミスビットが大きな群はしばしば訂正が不可
能である。映像記録の場合このような干渉に起因する画
像歪は、映像画の引き続くラインがしばしばよく似てい
るという事実を用いてしばしば制限することができる。
画像歪はその時かかるドロップアウト時間、前のライン
または前のフィールドの対応する部分を挿入して制限さ
れることが可能である。それを実行するため装置はドロ
ップアウト検出器を具え、これは信号が出力４に存在し
ない期間パルスを発生する。ドロップアウト検出器18の
助けで、直列並列変換13の入力を、出力４の代りにメモ
リ回路17の出力に接続するスイッチ12は、ゲート19を介
して製作される。ドロップアウトのない時は、メモリ回
路17の入力はスイッチ12を介して出力４に接続する。メ
モリ回路17は１ライン周期に等しい蓄積容量を有するか
ら、１ライン周期に等しい前の周期の信号は常にメモリ
回路17に存在し、それでドロップアウトの期間前のライ
ンの対応する部分が挿入される。
ドロップアウトの場合生じる問題は、かかるドロップア
ウトの期間位相ロックループ20が入力信号を受信せず自
走状態となり、そのため出力周波数はもはや信頼性がな
くなるという事実である。かかるドロップアウトの期間
直列並列変換器13は割算器21を介してクロック信号の制
御のもとにまた制御される。メモリ回路17からのビット
はその時またｎビット語に正確に群わけされる。問題は
ドロップアウトの終端で、位相ロックループ20がドロッ
プアウトが存在しなかった時出力４に現われるべきビッ
トの出現割合いからはるかにはずれてしまう時に発生
し、変換器13はもはやｎ語にビットを正確に群わけせ
ず、そのためｎビット語は並列直列変換器８によって記
録される時に変換された２つの引続くｎビット語からの
ビットを含み、従って最終的に出力16に現われるアナロ
グ映像信号はドロップアウトの終端から完全に歪んでし
まう。この問題の解決は上述の問題がおこりそうな危険
のある期間ドロップアウト後スイッチ12をリセットせず
に、このスイッチを同期コード語の発生、割算器21がそ
の応答で正確な係数位置まで調整される時までメモリ回
路17への接続を保持することである。このため装置はＤ
型フリップ−フロップ24を具え、そのＤ入力にドロップ
アウト検出器18の出力信号が印加され、そのクロック入
力Ｔに検出器18の出力信号が遅延回路23によって時間Ｔ
だけ遅延させられて印加される。遅延回路23は例えばマ
ルチバイブレータで構成されてもよい。その結果、フリ
ップ−フロップ24は、検出器18の出力でパルスが△Ｔよ
り長い期間の時、すなわち時間△Ｔを超過するドロップ
アウトの時のみセットされる。フリップ−フロップ24の
出力信号はオア ゲート19の手段で検出器18の出力信号
に加えられる。その結果、ドロップアウトが発生した瞬
間、スイッチ12はゲート19を介して直接メモリ回路17の
出力に接続され、ドロップアウトが△Ｔよりより長い期
間の時はフリップ−フロップがセットされて同じ位置に
残る。フリップ−フロップ24には同期コード語識別回路
22に接続するそのリセット入力Ｒがあるので、スイッチ
12は次の同期コード語の発生まで同じ位置にとどまる。
その結果上述の問題は発生することなく、長いドロップ
アウトの影響は、クロック信号の読みとりとか遅滞でい
くらかのビットが消失したり欠落が生じても、これはラ
イン帰線周期期間におこるのでほとんど問題にはならな
いので、ラインの終端でそれ自身のみに現われるにすぎ
ない。
ウトの期間位相ロックループ20が入力信号を受信せず自
走状態となり、そのため出力周波数はもはや信頼性がな
くなるという事実である。かかるドロップアウトの期間
直列並列変換器13は割算器21を介してクロック信号の制
御のもとにまた制御される。メモリ回路17からのビット
はその時またｎビット語に正確に群わけされる。問題は
ドロップアウトの終端で、位相ロックループ20がドロッ
プアウトが存在しなかった時出力４に現われるべきビッ
トの出現割合いからはるかにはずれてしまう時に発生
し、変換器13はもはやｎ語にビットを正確に群わけせ
ず、そのためｎビット語は並列直列変換器８によって記
録される時に変換された２つの引続くｎビット語からの
ビットを含み、従って最終的に出力16に現われるアナロ
グ映像信号はドロップアウトの終端から完全に歪んでし
まう。この問題の解決は上述の問題がおこりそうな危険
のある期間ドロップアウト後スイッチ12をリセットせず
に、このスイッチを同期コード語の発生、割算器21がそ
の応答で正確な係数位置まで調整される時までメモリ回
路17への接続を保持することである。このため装置はＤ
型フリップ−フロップ24を具え、そのＤ入力にドロップ
アウト検出器18の出力信号が印加され、そのクロック入
力Ｔに検出器18の出力信号が遅延回路23によって時間Ｔ
だけ遅延させられて印加される。遅延回路23は例えばマ
ルチバイブレータで構成されてもよい。その結果、フリ
ップ−フロップ24は、検出器18の出力でパルスが△Ｔよ
り長い期間の時、すなわち時間△Ｔを超過するドロップ
アウトの時のみセットされる。フリップ−フロップ24の
出力信号はオア ゲート19の手段で検出器18の出力信号
に加えられる。その結果、ドロップアウトが発生した瞬
間、スイッチ12はゲート19を介して直接メモリ回路17の
出力に接続され、ドロップアウトが△Ｔよりより長い期
間の時はフリップ−フロップがセットされて同じ位置に
残る。フリップ−フロップ24には同期コード語識別回路
22に接続するそのリセット入力Ｒがあるので、スイッチ
12は次の同期コード語の発生まで同じ位置にとどまる。
その結果上述の問題は発生することなく、長いドロップ
アウトの影響は、クロック信号の読みとりとか遅滞でい
くらかのビットが消失したり欠落が生じても、これはラ
イン帰線周期期間におこるのでほとんど問題にはならな
いので、ラインの終端でそれ自身のみに現われるにすぎ
ない。
図示された装置では、そのループに存在する電圧制御発
振器がドロップアウト期間参照電圧を受信するよう、ド
ロップアウト検出器18の出力と位相ロックループ20が接
続されており、それでその発振器が完全に自走する場合
よりもより長く△Ｔを選択することが可能である。
振器がドロップアウト期間参照電圧を受信するよう、ド
ロップアウト検出器18の出力と位相ロックループ20が接
続されており、それでその発振器が完全に自走する場合
よりもより長く△Ｔを選択することが可能である。
唯一の図面は本発明に関わる装置構成のブロック線図を
示す。
示す。
Claims (3)
- 【請求項１】電送手段で映像情報を再生し、その映像情
報は各映像ラインにすくなくとも１個の同期語を具えた
直列ビット順次なるその電送手段を介して出力において
有用になり、さらに その出力でビット順次からビットの損失を検出し、ドロ
ップアウト期間信号を発生するドロップアウト検出器
と、 上述の直列ビット順次のビット周波数と結合するクロッ
ク信号を発生するチャンネルクロック回路と、 そのクロック信号の制御のもとに直列ビットを処理する
ディジタル信号処理回路と、 その直列ビットの流れにある同期語を認識し、それと前
記信号処理回路と同期をとる同期語識別回路と、 電流瞬時に先立つ対応する１ライン周期期間に再生され
る情報を連続して蓄積するその映像信号の１ライン周期
期間に再生されるビット数に少なくとも等しい容量を持
ったメモリ回路と、 そのディジタル信号処理ユニットを前記ドロップアウト
検出器の制御のもとに前記メモリ回路の出力に接続する
スイッチング手段とを備えてなる装置において、 前記ドロップアウト検出器によって検出されるドロップ
アウトがあらかじめ設定された周期期間を超過する持続
期間を有する時、前記ディジタル信号処理ユニットが、
再生される直列ビットの流れに同期語の発生があるま
で、前記メモリ回路の出力に接続されるよう前記スイッ
チ手段を保持するための保持回路を具備しているととも
に、前記チャンネルクロック回路は前記ドロップアウト
検出器の出力に接続される制御信号入力端子を有し、そ
の結果ドロップアウト期間中にチャンネルクロックの自
走を避けるようにしていることを特徴とする映像信号再
生装置。 - 【請求項２】特許請求の範囲第１項に記載の装置におい
て、前記保持回路があらかじめ設定された時間周期後、
前記ドロップアウト検出器によってセットされ、前記同
期語識別回路によってリセットされる双安定回路を具備
していることを特徴とする映像信号再生装置。 - 【請求項３】特許請求の範囲第２項に記載の装置におい
て、前記双安定回路がクロック制御のフリップ−フロッ
プで、そのセッティング入力に前記ドロップアウト検出
器の出力信号が印加され、そのクロック入力にそのドロ
ップアウト検出器の前記出力信号に対して遅延する信号
が印加され、そのリセッティング入力に前記同期語識別
回路の出力信号が印加されていることを特徴とする映像
信号再生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8303567A NL8303567A (nl) | 1983-10-17 | 1983-10-17 | Inrichting voor het weergeven van videosignalen. |
| NL8303567 | 1983-10-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60103787A JPS60103787A (ja) | 1985-06-08 |
| JPH0666944B2 true JPH0666944B2 (ja) | 1994-08-24 |
Family
ID=19842574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59214474A Expired - Lifetime JPH0666944B2 (ja) | 1983-10-17 | 1984-10-15 | 映像信号再生装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4665444A (ja) |
| EP (1) | EP0142187B1 (ja) |
| JP (1) | JPH0666944B2 (ja) |
| AT (1) | ATE34060T1 (ja) |
| AU (1) | AU571899B2 (ja) |
| DE (1) | DE3470989D1 (ja) |
| ES (1) | ES8506959A1 (ja) |
| NL (1) | NL8303567A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU579441B2 (en) * | 1985-01-16 | 1988-11-24 | Mitsubishi Denki Kabushiki Kaisha | Video encoding apparatus |
| JPH0789668B2 (ja) * | 1985-09-20 | 1995-09-27 | キヤノン株式会社 | 映像信号再生装置 |
| JPS6337868A (ja) * | 1986-07-30 | 1988-02-18 | Canon Inc | 画像信号記録装置 |
| JPS63273127A (ja) * | 1987-04-30 | 1988-11-10 | Nec Home Electronics Ltd | 印字デ−タ表示装置 |
| FR2648972B1 (fr) * | 1989-06-27 | 1994-08-26 | Thomson Csf | Dispositif de synchronisation pour un decodeur de donnees codees par un code a longueur variable |
| BE1003827A4 (fr) * | 1990-02-26 | 1992-06-23 | Alcatel Bell Sdt Sa | Procede universel de codage de signaux d'image. |
| CA2081742C (en) * | 1991-11-13 | 2000-05-23 | Anthony M. Radice | Apparatus and method for recording random data on a digital video recorder |
| JPH05207442A (ja) * | 1992-01-30 | 1993-08-13 | Matsushita Electric Ind Co Ltd | 動画像信号の符号化装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891794A (en) * | 1966-09-01 | 1975-06-24 | Battelle Development Corp | Method and apparatus for synchronizing photographic records of digital information |
| US3947873A (en) * | 1974-09-19 | 1976-03-30 | Basf Aktiengesellschaft | Method and circuit for detecting and compensating for drop-out and distortion of frequency modulated video signals |
| JPS5858871B2 (ja) * | 1976-03-29 | 1983-12-27 | ソニー株式会社 | 映像信号のドロツプアウトの補償装置 |
| JPS5939949B2 (ja) * | 1976-03-31 | 1984-09-27 | ソニー株式会社 | 映像信号の再生装置 |
| JPS6042671B2 (ja) * | 1976-07-29 | 1985-09-24 | 日本ビクター株式会社 | 欠落信号補償回路 |
| GB1599156A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Recording digital signals |
| US4161753A (en) * | 1977-07-08 | 1979-07-17 | International Business Machines Corporation | Video recording disk with interlacing of data for frames on the same track |
| GB2008888B (en) * | 1977-10-27 | 1982-06-30 | Quantel Ltd | Drop-out compensation system |
| US4158855A (en) * | 1977-11-29 | 1979-06-19 | Rca Corporation | Dropout compensator with proportional duration dropout detector |
| JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
| JPS5639642A (en) * | 1979-09-10 | 1981-04-15 | Hitachi Denshi Ltd | Decoding circuit |
| GB2069195B (en) * | 1980-01-30 | 1983-12-07 | Sony Corp | Sequential data block address processing circuits |
| US4315331A (en) * | 1980-02-01 | 1982-02-09 | Ampex Corporation | Apparatus for providing drop-out compensation in recording and reproducing systems |
| US4477842A (en) * | 1981-04-20 | 1984-10-16 | Victor Company Of Japan, Ltd. | Data reproducing circuit |
| JPS5837809A (ja) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | Ｐｃｍ録音再生装置 |
| NL8105196A (nl) * | 1981-11-17 | 1983-06-16 | Philips Nv | Differentieel pulscode modulatie overdrachtstelsel. |
-
1983
- 1983-10-17 NL NL8303567A patent/NL8303567A/nl not_active Application Discontinuation
-
1984
- 1984-10-09 US US06/658,927 patent/US4665444A/en not_active Expired - Fee Related
- 1984-10-10 DE DE8484201458T patent/DE3470989D1/de not_active Expired
- 1984-10-10 AT AT84201458T patent/ATE34060T1/de not_active IP Right Cessation
- 1984-10-10 EP EP84201458A patent/EP0142187B1/en not_active Expired
- 1984-10-15 ES ES536763A patent/ES8506959A1/es not_active Expired
- 1984-10-15 JP JP59214474A patent/JPH0666944B2/ja not_active Expired - Lifetime
- 1984-10-17 AU AU34406/84A patent/AU571899B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU571899B2 (en) | 1988-04-28 |
| EP0142187B1 (en) | 1988-05-04 |
| ES536763A0 (es) | 1985-07-16 |
| AU3440684A (en) | 1985-04-26 |
| EP0142187A1 (en) | 1985-05-22 |
| NL8303567A (nl) | 1985-05-17 |
| JPS60103787A (ja) | 1985-06-08 |
| DE3470989D1 (en) | 1988-06-09 |
| ATE34060T1 (de) | 1988-05-15 |
| US4665444A (en) | 1987-05-12 |
| ES8506959A1 (es) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387460B1 (ko) | 기록장치및방법,기록매체,재생장치 | |
| JP3226312B2 (ja) | 磁気記録担体上のトラックの開始部にクロックのロック用コード語を記録する装置 | |
| CA1219670A (en) | Apparatus for reproducing a color video signal | |
| JP2009049989A (ja) | 消費者用デジタル機器に用いられるバス・インターフェース装置 | |
| JPH04127685A (ja) | 磁気記録再生装置 | |
| JPH0462213B2 (ja) | ||
| JP2821223B2 (ja) | 再生装置 | |
| EP0526217B1 (en) | Method and apparatus for recording and reproducing digital audio signals | |
| JPH0666944B2 (ja) | 映像信号再生装置 | |
| EP0823817B1 (en) | Magnetic reproducing method and magnetic reproducing apparatus | |
| JPS6215946B2 (ja) | ||
| JPH0564171A (ja) | デイジタルビデオ・オーデイオ信号伝送方式及びデイジタルオーデイオ信号再生方法 | |
| JPS6313425A (ja) | 情報デ−タ復元装置 | |
| US6366630B1 (en) | Apparatus with digital interface and digital interfacing method | |
| KR100262632B1 (ko) | 디브이씨알의 동기신호 검출장치 | |
| US4903148A (en) | Digital signal editing apparatus | |
| US4825303A (en) | Compressed audio silencing | |
| JPS60109982A (ja) | 情報信号の時間軸成分を再発生するための装置 | |
| US4975928A (en) | Device for deriving a clock signal using a gated phase-locked loop having means for suspending the gating at device turn-on | |
| JPH10505450A (ja) | デジタル情報信号記録装置 | |
| KR100223877B1 (ko) | 에이치디티브이(hdtv)와 디브이티알(dvtr) 인터페이스 시스템 | |
| KR100204722B1 (ko) | 디지탈신호기록방법 및 장치 | |
| KR100251446B1 (ko) | 고선명 텔레비젼(hd tv)의 영상신호 기록/재생 장치 | |
| JPS58196785A (ja) | テレビジヨン信号の記録再生方式 | |
| KR100223160B1 (ko) | 디지탈-브이씨알(d-vcr)의 동기신호 기록.검출방법 및 그 장치 |