KR100204722B1

KR100204722B1 - 디지탈신호기록방법 및 장치

Info

Publication number: KR100204722B1
Application number: KR1019960008487A
Authority: KR
Inventors: 히로오 오까모또; 교이찌 호소까와; 히또아끼 오와시; 다까하루 노구찌
Original assignee: 가나이 쯔도무; 가부시끼가이샤 히다찌 세이사꾸쇼
Priority date: 1995-03-28
Filing date: 1996-03-27
Publication date: 1999-06-15
Also published as: DE69611564T2; US5815331A; KR960035437A; JP2897679B2; EP0735536B1; EP0735536A3; EP0735536A2; JPH08273300A; DE69611564D1

Abstract

디지탈신호기록방법 및 장치에 관한 것으로써, 프리코드처리를 실행한후에 런랭스가 긴 패턴이 발생하는 일을 적게 하기 위해, 디지탈신호를 소정의 바이트수로 분할하고, 동기신호, 블럭어드레스정보를 포함하는 제어신호 및 에러검출정정부호를 부가해서 블럭형식으로 하고, 부분응답검출을 위한 프리코드처리를 실행해서 기록매체상에 기록하는 디지탈신호기록방법 및 장치로써, 디지탈신호 및 에어검출정정부호에는 제어신호를 기준으로 한 스크램블처리를 실행하고, 제어신호는 반전시킨후에 프리코드를 실행해서 기록한다.

상기에 의해, 프리코드처리를 실행한후에도 런랭스가 긴 패턴이 발생하는 일이 적어진다.

Description

디지탈신호기록방법 및 장치

제1도는 본 발명의 1실시예의 디지탈신호기록장치의 구성도.

제2도는 1트랙의 기록패턴도.

제3a, b도는 각각 각 영역의 블럭구성도.

제4도는 ID정보(21)의 구성도.

제5도는 데이타기록영역(7)에 있어서의 1트랙의 데이타의 구성도.

제6도는 변조회로(112)의 구성도.

제7도는 스크램블회로(303)의 구성도.

제8도는 프리코드회로(300)의 구성도.

본 발명은 디지탈신호를 기록하는 디지탈신호기록방법 및 장치에 관한 것으로써, 특히 부분응답검출을 위한 프리코드처리를 실행해서 기록하는 기록장치에 관한 것이다.

스크램블처리를 실행한후에 부분응답검출을 위한 프리코드처리를 실행해서 자기테이프상에 디지탈신호를 기록하는 디지탈신호기록장치의 1예가 일본국 특허공개공보 평성4-216305호 및 Paul H. Siegel등의 Modulation and Coding for Information Storage IEEE Communication Magazine, December 1991, pp. 68~86에 기재되어 있다.

그러나, 상기 종래기술에 있어서 스크램블은 블럭단위로 고정패턴을 사용하고 있으므로, 디지탈신호가 고정, 예를 들면 전부 0인 경우에는 스크램블처리를 실행해도 블럭단위로 고정패턴이 반복한다는 문제에 대해서는 고려되어 있지 않다. 특히, 런랭스가 긴 패턴이 반복하여 발생한 경우에는 재생시에 에러가 증가한다. 이 문제를 해결하는 방법으로써는 블럭어드레스등을 기준으로 해서 블럭마다 다른 스크램블처리를 실행하는 것도 가능하지만, 이 경우에는 블럭어드레스의 부분에 스크램블이 걸리지 않고 이 부분에서 런랭스가 긴 패턴이 발생하기 쉽다는 문제가 있다. 블럭어드레스는 블럭재생의 기준이 되는 신호로써, 이 정보에 에러가 증가하면 재생시의 신뢰성이 현저하게 저하한다.

본 발명의 목적은 프리코드처리를 실행한 후에 런랭스가 긴 패턴이 발생하는 일이 적은 디지탈신호기록방법 및 장치를 제공하는 것이다.

상기 목적은 본 발명의 하나의 측면에 의하면, 디지탈신호를 소정의 바이트수로 분할하고, 동기신호, 블럭어드레스정보를 포함하는 제어신호 및 에러검출정정부호를 부가해서 블럭형식으로 하고, 부분응답검출을 위한 프리코드처리를 실행해서 기록매체상에 기록하는 디지탈신호기록장치에 있어서, 디지탈신호 및 에러검출정정부호에는 제어신호를 기준으로 한 스크램블처리를 실행하고, 제어신호는 반전시킨후에 프리코드처리를 실행해서 기록하는 것에 의해 달성할 수 있다.

디지탈신호 및 에러검출정정부호에는 상기 제어신호를 기준으로 한 스크램블처리를 실행하는 것에 의해 블럭단위로 고정패턴이 반복하는 것을 방지할 수 있고, 제어신호는 반전시킨후에 프리코드처리를 실행하는 것에 의해 프리코드후에 런랭스가 긴 패턴이 발생할 가능성을 저감할 수 있다.

이하, 본 발명의 실시예를 도면을 사용해서 설명한다.

제1도는 디지탈신호기록장치의 구성도이다. (100)은 회전헤드, (101)은 캡스턴, (102)는 기록시의 기록신호의 생성을 실행하는 기록신호처리회로, (104)는 기록모드등의 처리를 실행하는 예를 들면 마이크로프로세서와 같은 제어회로, (105)는 회전헤드(100)의 회전등의 기준이 되는 타이밍신호를 생성하는 타이밍생성회로, (106)은 회전헤드 및 테이프의 보내기속도를 제어하는 서보회로, (107)은 기록신호의 입력을 실행하는 입력회로, (109)는 기록시의 타이밍을 제어하는 타이밍제어회로, (110)은 기준클럭을 생성하는 발진회로, (111)은 테이프, (112)는 기록신호의 변조회로이다.

입출력단자(108)에서 패킷형식의 기록데이타가 임의의 시간간격으로 입력된다. 입출력단자(108)에서 입력된 패킷데이타의 일부는 입출력회로(107)를 거쳐서 제어회로(104)에 입력된다. 제어회로(104)에서는 패킷데이타에 부가되어 있는 정보 또는 패킷데이타와는 별도로 전송된 정보에 의해 패킷데이타의 종류, 최대전송레이트등을 검출하고, 검출결과에 따라서 기록모드를 판단하여 기록신호처리회로(102) 및 서보회로(106)의 동작모드를 설정한다. 입력회로(107)에서는 기록하는 패킷데이타를 검출하여 기록신호처리회로(102)로 출력한다. 기록신호처리회로(102)에서는 제어회로(104)에 의해 판단된 기록모드에 따라서 1트랙에 기록하는 패킷수를 판단하여 에러검출정정부호등의 생성을 실행하여 기록신호를 생성하고, 변조회로(112)에 있어서 변조처리를 실행해서 회전헤드(100)에 의해 테이프(111)에 기록한다.

제2도는 1트랙의 기록패턴을 도시한 것이다. (3)은 음성신호등의 부가정보기록영역, (7)은 디지탈압축영상신호를 기록하는 데이타기록영역, (12)는 시간정보, 프로그램정보등의 서브코드를 기록하는 서브코드기록영역, (2), (6) 및 (11)은 각각의 기록영역의 프리앰블, (4), (8) 및 (13)은 각각의 기록영역의 포스트앰블, (5) 및 (9)는 각각의 기록영역사이의 갭, (1) 및 (14)는 트랙끝의 마진이다. 이와 같이 각 기록영역에 포스트앰블, 프리앰블 및 갭을 마련해두는 것에 의해, 각각의 영역을 독립으로 아프터 기록을 실행할 수 있다. 물론, 기록영역(3) 및 (7)에는 디지탈압축영상신호, 음성신호이외의 디지탈신호를 기록해도 좋다. 또, 영역(7)에 디지탈압축영상신호와 함께 디지탈압축음성신호를 기록해도 좋다.

제3a도 및 제3b도는 각 영역의 블럭구성도이다. 제3a도는 부가정보기록영역(3) 및 데이타기록영역(7)의 블럭구성도이다. (20)은 동기신호, (21)은 ID정보, (22)는 데이타, (23)은 제1의 에러검출정정을 위한 패리티(C1패리티)를 나타낸다. 예를 들면 동기신호(20)는 2바이트, ID정보(21)는 3바이트, 데이타(22)는 99바이트, 패리티(23)는 8바이트로 구성되어 있고, 1블럭은 112바이트로 구성되어 있다.

제3b도는 서브코드기록영역(12)의 블럭구성도이다. 서브코드기록영역의 블럭에서 동기신호(20) 및 ID정보(21)는 제3a도와 동일하게 하고 데이타(22)는 19바이트, 패리티(23)는 4바이트로 구성되어 있고, 1블럭은 제3a도의 블럭의 1/4인 28바이트로 구성되어 있다. 이와 같이 1블럭의 바이트수도 정수비로 되도돌 하고, 또 모든 영역에서 동기신호(11) 및 ID정보(12)의 구성을 동일하게 하는 것에 의해 기록시의 블럭의 생성 및 기록시의 동기신호, ID정보의 검출등의 처리를 동일한 회로로 처리할 수 있다.

제4도는 ID정보(21)의 구성도이다. (31)은 시퀀스번호, (332)는 트랙어드레스, (33)은 1트랙내의 블럭어드레스, (35)는 시퀀스번호(31), 트랙어드레스(32) 및 블럭어드레스(33)의 에러를 검출하기 위한 패리티를 나타낸다. 블럭어드레스(33)는 각 기록영역에서의 블럭의 식별을 실행하기 위한 어드레스이다. 예를 들면 데이타기록영역(7)에서는 0~335, 부가정보기록영역(3)에서는 0~13, 서브코드기록영역(12)에서는 0~15로 한다. 트랙어드레스(32)는 트랙의 식별을 실행하기 위한 어드레스로써, 예를 들면 1트랙 또는 2트랙단위로 어드레스를 변화시켜 0~5 또는 0~2로 하는 것에 의해 6트랙을 식별할 수 있다. 시퀀스번호(31)은 예를 들면 트랙어드레스(32)로 식별하는 6트랙단위로 변화시켜 0~11로 하는 것에 의해 72트랙을 식별할 수 있다. 트랙어드레스는 후술하는 제2의 에러정정부호의 주기와 동기시켜두면 기록시의 처리 및 재생시의 식별을 용이하게 할 수 있다.

제5도는 데이타기록영역(7)에 있어서의 1트랙의 데이타의 구성도이다. 또, 동기신호(20) 및 ID정보(21)는 생략하고 있다. 데이타기록영역(7)은 예를 들면 336블럭으로 구성되어 있고, 최초의 306블럭에 데이타(41)를, 다음의 30블럭에 제2의 에러정정부호(C2패리티)(43)을 기록한다.

C2패리티(43)는 예를 들면 6트랙단위로 306블럭×6트랙의 데이타를 18분할하고, 각각의 102블럭에 10블럭의 C2패리티를 부가한다. 에러정정부호는 예를 들면 리드솔로몬부호를 사용하면 좋다.

각 블럭의 99바이트의 데이타는 3바이트의 헤더(44)와 96바이트의 데이타(41)로 구성되어 있다.

제6도는 변조회로(112)의 구성도이다. (300)은 프리코드회로, (301)은 반전회로, (302)는 전환회로, (303)은 스크램블회로, (304)는 ID신호생성회로(21), (305)는 동기신호(20)의 생성회로를 나타낸다. 입력단자(306)에서 입력된 데이타(22) 및 C1패리티(23)는 스크램블회로(303)에 의해 스크램블처리가 실행된 후에 전환회로(302)에 입력된다. 전환회로(302)에서는 입력단자(307)에서 입력된 타이밍생성회로(105)에 의해 생성된 소정의 타이밍에 의해서 스크램블회로(303)의 출력, ID신호생성회로(304)에 의해 생성된 ID신호 및 동기신호생성회로(305)에 의해 생성된 동기신호를 전환해서 출력하는 것에 의해 제3도의 블럭형식의 신호를 생성한다. 블럭형식의 신호는 반전회로(301)에 있어서, ID신호의 반전이 실행된후에 프리코드회로(300)에 의해 프리코드처리가 실행되고 출력단자(308)에서 출력되어 회전헤드(100)에 의해 기록된다.

제7도는 스크램블회로(303)의 구성도이다. (310)은 배타적 논리합회로, (311)은 예를 들면 M계열신호와 같은 난수의 발생회로, (312)는 입력데이타를 수신하는 입력단자, (313)은 출력단자를 나타낸다. 스크램블처리는 ID신호생성회로(21)에 의해 생성되어 단자(314)로 수신한 블럭어드레스(33)이나 트랙어드레스(33)를 초기값으로 해서 발생된 난수를 데이타(22) 및 C1패리티(23)에 부가하는 것에 의해 디지탈신호가 고정, 예를 들면 전부 0인 경우에도 블럭단위로 고정패턴이 반복하는 것을 방지할 수 있다.

제8도는 프리코드회로(300)의 구성도이다. (320)은 1비트의 지연회로를 나타낸다. 프리코드처리는 입력단자(321)에서 입력된 입력데이타와 상기 입력데이타보다 2비트지연된 신호와의 배타적 논리합을 취하는 것에 의해 실행된다. 따라서, 지연회로(320)의 값이 양쪽 모두 0일때 입력데이타가 0의 연속인 경우에는 출력단자(322)에 있어서의 출력도 0의 연속으로 된다. 한편, 입력에 1이 있으면 반드시 출력은 반전한다. 예를 들면 입력이 1의 연속인 경우에는 출력은 1100의 반복으로 된다.

ID신호(21)에는 스크램블처리가 실행되지 않는다. 따라서, 시퀀스의 선두에서는 전부 0으로 된다. 패리티(35)로써 단순패리티를 사용한 경우에는 24비트의 0의 연속, 패리티(35)에 특수한 것을 사용한 경우에도 16비트의 0의 연속으로 된다. 또, 시퀀스번호(31)가 0이 아닌 경우에도 트랙어드레스(32)나 블럭어드레스(33)는 주기적으로 0이 된다. 한편, 상술한 바와 같이 시퀀스번호(31), 트랙어드레스(32) 및 블럭어드레스(33)를 풀로 사용하지 않으면 모든 비트가 1로 되는 일은 없다. 따라서, ID신호를 그대로 프리코드처리한 경우에는 지연회로(320)의 값에 의해서 최대 24비트의 런랭스가 기록신호중에 발생할 가능성이 있지만 ID신호를 반전한후에 프리코드처리를 실행하면 그와 같은 긴 런랭스가 발생하는 일은 없다. 물론, ID신호이외의 스크램블처리된 신호도 마찬가지로 반전한후에 프리코드처리를 실행해서 기록해도 좋다.

본 발명에 의하면, 스크램블처리를 실행하지 않는 정보는 반전시킨후에 프리코드처리를 실행하는 것에 의해, 기록신호중에 런랭스가 긴 패턴이 발생할 가능성을 저감할 수 있다.

Claims

부분응답검출을 위한 프리코드처리를 디지탈신호에 실행해서 상기 디지탈신호를 기록매체상에 기록하는 디지탈신호기록방법에 있어서, 입력디지탈신호를 소정의 바이트수 간격으로 분할하며, 또한 각 분할신호에 동기신호와 블럭어드레스정보를 포함하는 제어신호 및 에러검출정정부호를 부가해서 블럭형식의 신호열을 형성하는 스텝, 각 신호블럭의 디지탈신호와 에러검출정정부호에 상기 제어신호를 기준으로 해서 스크램블처리하는 스텝, 상기 각 신호블럭의 제어신호를 반전하는 스텝, 상기 스크램블처리한 디지탈신호 및 에러검출정정부호와 반전제어신호에 프리코드처리를 실시하는 스텝 및 프리코드처리된 각 신호블럭을 상기 기록매체상에 기록하는 스템을 포함하는 디지탈신호기록방법.
부분응답검출을 위한 프리코드처리를 디지탈신호에 실행해서 기록매체상에 기록하는 디지탈신호기록장치에 있어서, 입력디지탈신호를 소정의 바이트수 간격으로 분할하며, 또한 각 분할신호에 동기신호와 블럭어드레스정보를 포함하는 제어신호와 에러검출정정부호를 부가해서 블럭형식의 신호열을 형성하는 기록신호처리회로, 각 신호블럭의 디지탈신호와 에러검출정정부호를 상기 제어신호를 기준으로 해서 스크램블처리하는 스크램블회로, 상기 각 신호블럭의 제어신호를 반전하는 반전회로, 상기 스크램블처리한 디지탈신호 및 에러검출정정부호와 반전제어신호에 프리코드처리하는 프리코드회로 및 프리코드처리된 각 신호블럭을 상기 기록매체상에 기록하는 헤드를 포함하는 디지탈신호기록장치.
부분응답검출을 위한 프리코드처리를 디지탈신호에 실행해서 기록매체상에 기록하는 디지탈신호기록장치에 있어서, 입력디지탈신호를 소정의 바이트수 간격으로 분할하며, 또한 각 분할신호에 동기신호와 블럭어드레스정보를 포함하는 제어신호와 에러검출정정부호를 부가해서 블럭형식의 신호열을 형성하는 기록신호처리수단, 각 신호블럭의 디지탈신호와 에러검출정정부호를 상기 제어신호를 기준으로 해서 스크램블처리하는 스크램블수단, 상기 각 신호블럭의 제어신호를 반전하는 반전수단, 상기 스크램블처리한 디지탈신호 및 에러검출정정부호와 반전제어신호에 프리코드처리하는 프리코드수단 및 프리코드처리된 각 신호블럭을 상기 기록매체상에 기록하는 수단을 포함하는 디지탈신호기록장치.