JP3181485B2 - 通信装置の監視システム - Google Patents
通信装置の監視システムInfo
- Publication number
- JP3181485B2 JP3181485B2 JP02347695A JP2347695A JP3181485B2 JP 3181485 B2 JP3181485 B2 JP 3181485B2 JP 02347695 A JP02347695 A JP 02347695A JP 2347695 A JP2347695 A JP 2347695A JP 3181485 B2 JP3181485 B2 JP 3181485B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- order
- switching
- monitoring
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信装置に
おけるデータ信号の監視を行う通信装置の監視システム
に関する。
おけるデータ信号の監視を行う通信装置の監視システム
に関する。
【０００２】
【従来の技術】ディジタル通信装置において、フレーム
構成をとって伝送されているデータ信号の監視方式とし
て、空きタイムスロットに、ある特定のパタンを挿入し
てこれを検出するＦＴＳ（Filling Time Slot）監視方
式が採用されている。このＦＴＳ監視方式とは、ディジ
タル信号路のある地点にパスパタンを挿入し、このパス
パタンを挿入地点より後段側で検出して、この区間の信
号監視を行うものである。
構成をとって伝送されているデータ信号の監視方式とし
て、空きタイムスロットに、ある特定のパタンを挿入し
てこれを検出するＦＴＳ（Filling Time Slot）監視方
式が採用されている。このＦＴＳ監視方式とは、ディジ
タル信号路のある地点にパスパタンを挿入し、このパス
パタンを挿入地点より後段側で検出して、この区間の信
号監視を行うものである。
【０００３】また、複数のタイムスロットによって伝送
されるディジタル信号の各タイムスロットの順序を予め
決められた順序にスイッチングするクロスコネクト回路
があり、このような回路においても、信号路へのチェッ
ク用パタンの挿入／検出によって、その信号監視を行っ
ている。
されるディジタル信号の各タイムスロットの順序を予め
決められた順序にスイッチングするクロスコネクト回路
があり、このような回路においても、信号路へのチェッ
ク用パタンの挿入／検出によって、その信号監視を行っ
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の装置においては、信号路中、チェック用パタンの検
出を行った後、次のチェック用パタンを挿入する構成で
あったため、この間の信号監視ができず、また、クロス
コネクト回路を備えた装置においても、信号監視は単に
チェック用パタンの導通監視であったため、そのスイッ
チング機能に関しては監視できない等、信号監視の信頼
性が低いという問題点があった。このような点から、複
数のタイムスロットからなるディジタル信号の監視の信
頼性を向上させることのできる通信装置の監視システム
の実現が望まれていた。
来の装置においては、信号路中、チェック用パタンの検
出を行った後、次のチェック用パタンを挿入する構成で
あったため、この間の信号監視ができず、また、クロス
コネクト回路を備えた装置においても、信号監視は単に
チェック用パタンの導通監視であったため、そのスイッ
チング機能に関しては監視できない等、信号監視の信頼
性が低いという問題点があった。このような点から、複
数のタイムスロットからなるディジタル信号の監視の信
頼性を向上させることのできる通信装置の監視システム
の実現が望まれていた。
【０００５】
【課題を解決するための手段】本発明の通信装置の監視
システムは、前述の課題を解決するため、複数のタイム
スロットからなるディジタル信号の各タイムスロットの
順序を、所定の順序となるようスイッチング処理を行う
スイッチング部の入力側に、その並び順が順番となった
パタンか、またはスイッチング後のパタンが順番となる
パタンのチェック用パタンを挿入する監視パタン挿入部
を設ける。
システムは、前述の課題を解決するため、複数のタイム
スロットからなるディジタル信号の各タイムスロットの
順序を、所定の順序となるようスイッチング処理を行う
スイッチング部の入力側に、その並び順が順番となった
パタンか、またはスイッチング後のパタンが順番となる
パタンのチェック用パタンを挿入する監視パタン挿入部
を設ける。
【０００６】 そして、スイッチング部の出力側には、チ
ェック用パタンがスイッチングのパタンに一致するか、
または出力パタンが順番になっているかによりスイッチ
ングの正否を判定する監視パタンチェック部を備えたも
のである。
ェック用パタンがスイッチングのパタンに一致するか、
または出力パタンが順番になっているかによりスイッチ
ングの正否を判定する監視パタンチェック部を備えたも
のである。
【０００７】
【作用】本発明の通信装置の監視システムにおいては、
監視パタン挿入部は、その並び順が順番となったパタン
か、またはスイッチング後のパタンが順番となるパタン
のチェック用パタンを挿入する。そして、監視パタンチ
ェック部は、監視パタン挿入部が、並び順が順番となっ
たパタンを挿入した場合は、スイッチング部の出力した
チェック用パタンがスイッチングのパタンに一致するか
をチェックする。
監視パタン挿入部は、その並び順が順番となったパタン
か、またはスイッチング後のパタンが順番となるパタン
のチェック用パタンを挿入する。そして、監視パタンチ
ェック部は、監視パタン挿入部が、並び順が順番となっ
たパタンを挿入した場合は、スイッチング部の出力した
チェック用パタンがスイッチングのパタンに一致するか
をチェックする。
【０００８】 また、監視パタン挿入部が、スイッチング
後のパタンが順番となるパタンのチェック用パタンを挿
入した場合は、スイッチング部が出力したチェック用パ
タンが順番になっているかをチェックする。
後のパタンが順番となるパタンのチェック用パタンを挿
入した場合は、スイッチング部が出力したチェック用パ
タンが順番になっているかをチェックする。
【０００９】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。 《実施例１》図１は本発明の通信装置の監視システムの
実施例１を示す構成図であるが、この説明に先立ち、本
実施例の原理を説明する。図２は、本実施例と比較例と
を示す説明図であり、（ａ）が実施例１の原理を説明す
る図である。図２（ａ）において、基盤Ａ、Ｂ、Ｃはそ
れぞれディジタル通信装置における各機能ブロックを示
しており、基盤Ａにデータが入力され、基盤Ｃよりデー
タが出力されるよう構成されている。本実施例では、図
示のように、信号路中ＦＴＳの挿入〜検出区間を重複さ
せたものである。即ち、基盤ＡのＡ点でＦＴＳ１を挿入
し、基盤ＢのＣ点にてこのＦＴＳ１を検出する前にＢ点
にて次のＦＴＳ２を挿入する。そして、基盤ＣでもＥ点
でＦＴＳ２を検出する前に、Ｄ点でＦＴＳ１を挿入する
といったように監視区間を重複させている。
説明する。 《実施例１》図１は本発明の通信装置の監視システムの
実施例１を示す構成図であるが、この説明に先立ち、本
実施例の原理を説明する。図２は、本実施例と比較例と
を示す説明図であり、（ａ）が実施例１の原理を説明す
る図である。図２（ａ）において、基盤Ａ、Ｂ、Ｃはそ
れぞれディジタル通信装置における各機能ブロックを示
しており、基盤Ａにデータが入力され、基盤Ｃよりデー
タが出力されるよう構成されている。本実施例では、図
示のように、信号路中ＦＴＳの挿入〜検出区間を重複さ
せたものである。即ち、基盤ＡのＡ点でＦＴＳ１を挿入
し、基盤ＢのＣ点にてこのＦＴＳ１を検出する前にＢ点
にて次のＦＴＳ２を挿入する。そして、基盤ＣでもＥ点
でＦＴＳ２を検出する前に、Ｄ点でＦＴＳ１を挿入する
といったように監視区間を重複させている。
【００１０】次に、このような原理による本実施例の通
信装置の監視システムを図１を用いて説明する。図１に
おいて、基盤Ａには、第１の挿入パタン生成回路１、選
択回路２が、また、基盤Ｂには、第２の挿入パタン生成
回路３、選択回路４、第１のパタン検出回路５が、更
に、基盤Ｃには第２のパタン検出回路６が設けられてい
る。そして、第１のタイミング生成回路７から、選択回
路２と第１のパタン検出回路５に、また、第２のタイミ
ング生成回路８から、選択回路４と第２のパタン検出回
路６にタイミング信号が供給されるよう構成されてい
る。
信装置の監視システムを図１を用いて説明する。図１に
おいて、基盤Ａには、第１の挿入パタン生成回路１、選
択回路２が、また、基盤Ｂには、第２の挿入パタン生成
回路３、選択回路４、第１のパタン検出回路５が、更
に、基盤Ｃには第２のパタン検出回路６が設けられてい
る。そして、第１のタイミング生成回路７から、選択回
路２と第１のパタン検出回路５に、また、第２のタイミ
ング生成回路８から、選択回路４と第２のパタン検出回
路６にタイミング信号が供給されるよう構成されてい
る。
【００１１】第１の挿入パタン生成回路１は、入力デー
タ信号における複数のタイムスロットの内、空きタイム
スロットのいずれかに第１の監視用データを挿入するた
めの回路であり、選択回路２は、第１のタイミング生成
回路７のタイミング信号に基づき、入力データ信号と第
１の挿入パタン生成回路１からの監視用パタンデータと
を選択して基盤Ｂに出力するための選択回路である。
タ信号における複数のタイムスロットの内、空きタイム
スロットのいずれかに第１の監視用データを挿入するた
めの回路であり、選択回路２は、第１のタイミング生成
回路７のタイミング信号に基づき、入力データ信号と第
１の挿入パタン生成回路１からの監視用パタンデータと
を選択して基盤Ｂに出力するための選択回路である。
【００１２】第２の挿入パタン生成回路３は、第１の監
視用パタンデータを挿入したタイムスロット以外の空き
タイムスロットに対して、第２の監視用パタンデータを
挿入するための回路であり、この出力が選択回路４に入
力されるよう構成されている。選択回路４は、第２のタ
イミング生成回路８からのタイミング信号に基づき、基
盤Ａからのデータ信号と第２の挿入パタン生成回路３か
らの出力とを選択して基盤Ｃに出力するための選択回路
である。また、第１のパタン検出回路５は、選択回路４
より後流側に設けられ、第１のタイミング生成回路７か
らのタイミング信号に基づき、第１の挿入パタン生成回
路１が挿入した第１の監視用パタンデータを検出するた
めの回路である。また、基盤Ｃの第２のパタン検出回路
６は、第２のタイミング生成回路８からのタイミング信
号に基づき、第２の挿入パタン生成回路３によって挿入
された第２の監視用パタンデータを検出するための回路
である。
視用パタンデータを挿入したタイムスロット以外の空き
タイムスロットに対して、第２の監視用パタンデータを
挿入するための回路であり、この出力が選択回路４に入
力されるよう構成されている。選択回路４は、第２のタ
イミング生成回路８からのタイミング信号に基づき、基
盤Ａからのデータ信号と第２の挿入パタン生成回路３か
らの出力とを選択して基盤Ｃに出力するための選択回路
である。また、第１のパタン検出回路５は、選択回路４
より後流側に設けられ、第１のタイミング生成回路７か
らのタイミング信号に基づき、第１の挿入パタン生成回
路１が挿入した第１の監視用パタンデータを検出するた
めの回路である。また、基盤Ｃの第２のパタン検出回路
６は、第２のタイミング生成回路８からのタイミング信
号に基づき、第２の挿入パタン生成回路３によって挿入
された第２の監視用パタンデータを検出するための回路
である。
【００１３】第１のタイミング生成回路７は、入力した
フレームパルスに基づき、第１のタイミング信号を生成
して、これを選択回路２と第１のパタン検出回路５とに
供給する回路であり、第２のタイミング生成回路８は、
入力したフレームパルスに基づき、第２のタイミング信
号を生成して、これを選択回路４と第３のパタン検出回
路６とに供給する回路である。
フレームパルスに基づき、第１のタイミング信号を生成
して、これを選択回路２と第１のパタン検出回路５とに
供給する回路であり、第２のタイミング生成回路８は、
入力したフレームパルスに基づき、第２のタイミング信
号を生成して、これを選択回路４と第３のパタン検出回
路６とに供給する回路である。
【００１４】次に、動作について説明する。図３は、各
部の動作タイミングチャートである。図中の（ａ）〜
（ｆ）は、図１中のａ〜ｆの地点の信号を示している。
図３に示すようなタイミングで、フレームパルスａとデ
ータ信号ｂが入力された場合、選択回路２は、７の生成
した制御信号ｃに基づき、入力データ信号ｂの空きスロ
ットでは第１の挿入パタン生成回路１の出力を選択し、
出力ｅを基盤Ｂに転送する。
部の動作タイミングチャートである。図中の（ａ）〜
（ｆ）は、図１中のａ〜ｆの地点の信号を示している。
図３に示すようなタイミングで、フレームパルスａとデ
ータ信号ｂが入力された場合、選択回路２は、７の生成
した制御信号ｃに基づき、入力データ信号ｂの空きスロ
ットでは第１の挿入パタン生成回路１の出力を選択し、
出力ｅを基盤Ｂに転送する。
【００１５】即ち、この例では、１フレームが８個のタ
イムスロット（Ｄ０、Ｄ１、空きタイムスロット、
、、Ｄ２〜Ｄ４）からなり、空きタイムスロット
の区間で、７の出力する制御信号ｃが「Ｈ」レベルとな
り、これによって選択回路２は１の出力する監視用パタ
ンデータとしてのＦＴＳ１を選択するものである。ま
た、第２のタイミング生成回路８は、空きタイムスロッ
トのタイミングで「Ｈ」レベルとなる制御信号ｄを出
力する。これにより選択回路４は、空きタイムスロット
では第２の挿入パタン生成回路３の出力するＦＴＳ２
を選択し、出力ｆを基盤Ｃに転送する。一方、基盤Ｂで
は第１のパタン検出回路５によって空きタイムスロット
に挿入されたＦＴＳ１の検出が行われる。そして、基
盤Ｃでは第２のパタン検出回路６によって、空きタイム
スロットに挿入されたＦＴＳ２の検出が行われる。
イムスロット（Ｄ０、Ｄ１、空きタイムスロット、
、、Ｄ２〜Ｄ４）からなり、空きタイムスロット
の区間で、７の出力する制御信号ｃが「Ｈ」レベルとな
り、これによって選択回路２は１の出力する監視用パタ
ンデータとしてのＦＴＳ１を選択するものである。ま
た、第２のタイミング生成回路８は、空きタイムスロッ
トのタイミングで「Ｈ」レベルとなる制御信号ｄを出
力する。これにより選択回路４は、空きタイムスロット
では第２の挿入パタン生成回路３の出力するＦＴＳ２
を選択し、出力ｆを基盤Ｃに転送する。一方、基盤Ｂで
は第１のパタン検出回路５によって空きタイムスロット
に挿入されたＦＴＳ１の検出が行われる。そして、基
盤Ｃでは第２のパタン検出回路６によって、空きタイム
スロットに挿入されたＦＴＳ２の検出が行われる。
【００１６】従って、本実施例では、基盤Ａから基盤Ｃ
に至るまで、信号の非監視区間はなく、装置全体の信号
路の監視を行うことができるものであり、これを図２の
（ｂ）に示した比較例を参照して更に説明する。
に至るまで、信号の非監視区間はなく、装置全体の信号
路の監視を行うことができるものであり、これを図２の
（ｂ）に示した比較例を参照して更に説明する。
【００１７】図２（ｂ）に示す比較例は、監視用パタン
データの挿入／検出動作が重複していない構成である。
即ち、基盤ＡのＡ点でＦＴＳの挿入が行われ、基盤Ｂの
Ｂ点でこのＦＴＳの検出が行われる。次に、基盤ＢのＢ
点より後段側のＣ点にて再度ＦＴＳが挿入され、このＦ
ＴＳの検出が基盤ＣのＤ点で行われるものである。従っ
て、この比較例では基盤Ａと基盤Ｂ間および基盤Ｂと基
盤Ｃ間では、信号監視が行われるが、基盤ＢにおけるＢ
点とＣ点との間では信号監視が行えないことになる。こ
れに対し、本実施例では図２（ａ）に示すように、監視
区間が重複しているため、装置内のデータ信号の入力か
ら出力まで途切れることなく監視でき、信号路のどの部
分で障害等が発生した場合でも、これを検出することが
できるものである。
データの挿入／検出動作が重複していない構成である。
即ち、基盤ＡのＡ点でＦＴＳの挿入が行われ、基盤Ｂの
Ｂ点でこのＦＴＳの検出が行われる。次に、基盤ＢのＢ
点より後段側のＣ点にて再度ＦＴＳが挿入され、このＦ
ＴＳの検出が基盤ＣのＤ点で行われるものである。従っ
て、この比較例では基盤Ａと基盤Ｂ間および基盤Ｂと基
盤Ｃ間では、信号監視が行われるが、基盤ＢにおけるＢ
点とＣ点との間では信号監視が行えないことになる。こ
れに対し、本実施例では図２（ａ）に示すように、監視
区間が重複しているため、装置内のデータ信号の入力か
ら出力まで途切れることなく監視でき、信号路のどの部
分で障害等が発生した場合でも、これを検出することが
できるものである。
【００１８】尚、上記実施例では、監視する区間の重複
を基盤間とした場合を説明したが、これに限定されるも
のではなく、あるフレーム構成を有する箇所全てに実用
可能であり、例えば、フレームパルスさえ同位相に保つ
ことができれば、通信回線を介して接続する離隔した装
置間でも適用可能である。
を基盤間とした場合を説明したが、これに限定されるも
のではなく、あるフレーム構成を有する箇所全てに実用
可能であり、例えば、フレームパルスさえ同位相に保つ
ことができれば、通信回線を介して接続する離隔した装
置間でも適用可能である。
【００１９】次に、クロスコネクト回路の監視を行うよ
うにした実施例２を説明する。 《実施例２》図４は、実施例２の構成図である。図のシ
ステムは、監視パタン挿入回路１１、スイッチング部１
２、監視パタンチェック回路１３、デコーダ１４、カウ
ンタ１５からなる。監視パタン挿入回路１１は、データ
入力の空きタイムスロットに、予め決められた順序のチ
ェック用パタンのデータを挿入するための回路である。
また、スイッチング部１２は、データメモリ（ＤＭ）１
６、アドレスコントロールメモリ（ＡＣＭ）１７からな
る。データメモリ１６は、スイッチングを行うデータを
格納するためのメモリである。アドレスコントロールメ
モリ１７は、データメモリ１６のアドレス制御信号とし
てのスイッチング情報を格納するメモリであり、デコー
ダ１４の出力に基づき、アドレス制御信号を、データメ
モリ１６に転送すると共に、監視パタン挿入回路１１と
監視パタンチェック回路１３に転送するものである。
うにした実施例２を説明する。 《実施例２》図４は、実施例２の構成図である。図のシ
ステムは、監視パタン挿入回路１１、スイッチング部１
２、監視パタンチェック回路１３、デコーダ１４、カウ
ンタ１５からなる。監視パタン挿入回路１１は、データ
入力の空きタイムスロットに、予め決められた順序のチ
ェック用パタンのデータを挿入するための回路である。
また、スイッチング部１２は、データメモリ（ＤＭ）１
６、アドレスコントロールメモリ（ＡＣＭ）１７からな
る。データメモリ１６は、スイッチングを行うデータを
格納するためのメモリである。アドレスコントロールメ
モリ１７は、データメモリ１６のアドレス制御信号とし
てのスイッチング情報を格納するメモリであり、デコー
ダ１４の出力に基づき、アドレス制御信号を、データメ
モリ１６に転送すると共に、監視パタン挿入回路１１と
監視パタンチェック回路１３に転送するものである。
【００２０】監視パタンチェック回路１３は、スイッチ
ング部１２にてスイッチングされたデータから監視パタ
ンのデータを取出し、このパタンと、アドレスコントロ
ールメモリ１７からのスイッチング情報によるパタンと
を照合し、スイッチングが正常に行われているか否かを
判定する回路である。また、デコーダ１４およびカウン
タ１５は、監視パタン挿入回路１１、アドレスコントロ
ールメモリ１７、監視パタンチェック回路１３に対して
タイミング信号を供給するためのものである。
ング部１２にてスイッチングされたデータから監視パタ
ンのデータを取出し、このパタンと、アドレスコントロ
ールメモリ１７からのスイッチング情報によるパタンと
を照合し、スイッチングが正常に行われているか否かを
判定する回路である。また、デコーダ１４およびカウン
タ１５は、監視パタン挿入回路１１、アドレスコントロ
ールメモリ１７、監視パタンチェック回路１３に対して
タイミング信号を供給するためのものである。
【００２１】次に、このように構成された実施例２の動
作について説明する。図５は、各部の信号状態の説明図
であり、（ａ）〜（ｃ）は、図４中のａ〜ｃの位置の信
号状態に対応している。データ信号が、監視パタン挿入
回路１１に入力されると、カウンタ１５よりデータの空
き領域の位置をデコーダ１４にて作成し、その位置に監
視パタン挿入回路１１がチェック用パタンを入力する。
このチェック用パタンには、チェック用パタンの順番が
分かるデータを書き込む。この例では、８タイムスロッ
トのため、１から８のデータを空き領域のデータにそれ
ぞれ書き込む。これが、図５の（ｂ）に示すデータであ
る。
作について説明する。図５は、各部の信号状態の説明図
であり、（ａ）〜（ｃ）は、図４中のａ〜ｃの位置の信
号状態に対応している。データ信号が、監視パタン挿入
回路１１に入力されると、カウンタ１５よりデータの空
き領域の位置をデコーダ１４にて作成し、その位置に監
視パタン挿入回路１１がチェック用パタンを入力する。
このチェック用パタンには、チェック用パタンの順番が
分かるデータを書き込む。この例では、８タイムスロッ
トのため、１から８のデータを空き領域のデータにそれ
ぞれ書き込む。これが、図５の（ｂ）に示すデータであ
る。
【００２２】そして、スイッチング部１２は、このよう
なデータのスイッチングを行う。その結果が図５（ｃ）
に示すデータである。即ち、アドレスコントロールメモ
リ１７には、８タイムスロットの順番が「１、２、…、
７、８」が「２、５、１、８、６、４、７、３」となる
ようなスイッチング情報が設定されている。監視パタン
チェック回路１３では、スイッチング部１２から出力さ
れたデータよりチェック用パタンを取出し、アドレスコ
ントロールメモリ１７からのスイッチング情報と比較す
る。これにより、スイッチング部１２におけるクロスコ
ネクトのスイッチングの正常性を判定することができ
る。
なデータのスイッチングを行う。その結果が図５（ｃ）
に示すデータである。即ち、アドレスコントロールメモ
リ１７には、８タイムスロットの順番が「１、２、…、
７、８」が「２、５、１、８、６、４、７、３」となる
ようなスイッチング情報が設定されている。監視パタン
チェック回路１３では、スイッチング部１２から出力さ
れたデータよりチェック用パタンを取出し、アドレスコ
ントロールメモリ１７からのスイッチング情報と比較す
る。これにより、スイッチング部１２におけるクロスコ
ネクトのスイッチングの正常性を判定することができ
る。
【００２３】また、他の方法として、予め、スイッチン
グ後のタイムスロットの順番が揃うようなチェック用パ
タンを挿入してもよい。図６は、この場合の各部の信号
状態の説明図である。即ち、アドレスコントロールメモ
リ１７のスイッチング情報は、上記と同様に、８タイム
スロットの順番が「１、２、…、７、８」が「２、５、
１、８、６、４、７、３」となるよう設定されていると
する。従って、監視パタン挿入回路１１は、このスイッ
チング情報に基づき、チェック用パタンの順番を「３、
１、８、６、２、５、７、４」とする。これにより、監
視パタンチェック回路１３は、チェック用パタンが
「１、２、３、…」と順番に並んでいるかを確認するこ
とにより、クロスコネクトの正常性を監視することがで
きる。
グ後のタイムスロットの順番が揃うようなチェック用パ
タンを挿入してもよい。図６は、この場合の各部の信号
状態の説明図である。即ち、アドレスコントロールメモ
リ１７のスイッチング情報は、上記と同様に、８タイム
スロットの順番が「１、２、…、７、８」が「２、５、
１、８、６、４、７、３」となるよう設定されていると
する。従って、監視パタン挿入回路１１は、このスイッ
チング情報に基づき、チェック用パタンの順番を「３、
１、８、６、２、５、７、４」とする。これにより、監
視パタンチェック回路１３は、チェック用パタンが
「１、２、３、…」と順番に並んでいるかを確認するこ
とにより、クロスコネクトの正常性を監視することがで
きる。
【００２４】尚、上記実施例２では、クロスコネクト回
路として、時間的なスイッチングを行う時間スイッチを
説明したが、これに限定されるものではなく、複数の回
線の宛先を空間的にスイッチングする空間スイッチのス
イッチング監視に適用することもできる。
路として、時間的なスイッチングを行う時間スイッチを
説明したが、これに限定されるものではなく、複数の回
線の宛先を空間的にスイッチングする空間スイッチのス
イッチング監視に適用することもできる。
【００２５】
【発明の効果】以上説明したように、本発明の通信装置
の監視システムによれば、信号路の監視を行うシステム
では監視区間を重複させ、また、クロスコネクト回路の
場合では、スイッチングの情報を反映させてスイッチン
グの正否の判定を行うようにしたので、ディジタル信号
の監視の信頼性を向上させることができる。
の監視システムによれば、信号路の監視を行うシステム
では監視区間を重複させ、また、クロスコネクト回路の
場合では、スイッチングの情報を反映させてスイッチン
グの正否の判定を行うようにしたので、ディジタル信号
の監視の信頼性を向上させることができる。
【図１】本発明の通信装置の監視システムにおける実施
例１の構成図である。
例１の構成図である。
【図２】本発明の通信装置の監視システムと比較例との
原理を説明する図である。
原理を説明する図である。
【図３】本発明の通信装置の監視システムの実施例１の
各部のタイミングチャートである。
各部のタイミングチャートである。
【図４】本発明の通信装置の監視システムにおける実施
例２の構成図である。
例２の構成図である。
【図５】本発明の通信装置の監視システムの実施例２に
おける各部の信号状態の説明図である。
おける各部の信号状態の説明図である。
【図６】本発明の通信装置の監視システムの実施例２に
おける他の方法による各部の信号状態の説明図である。
おける他の方法による各部の信号状態の説明図である。
１ 第１の挿入パタン生成回路 ３ 第２の挿入パタン生成回路 ５ 第１のパタン検出回路 ６ 第２のパタン検出回路 ７ 第１のタイミング生成回路 ８ 第２のタイミング生成回路 １１ 監視パタン挿入回路 １２ スイッチング部 １３ 監視パタンチェック回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 5/22 - 5/26
Claims (2)
- 【請求項１】 予め決められたタイムスロットの入れ替
えパタンをスイッチング情報として有し、当該スイッチ
ング情報に基づき、入力されるタイムスロットの順番を
入れ替えて出力するスイッチング部と、 前記スイッチング部の入力側に設けられ、当該スイッチ
ング部に入力される各タイムスロット毎に、入力される
順番を識別するためのデータを付与し、かつ、この入力
される各タイムスロットのシーケンシャルな順番をチェ
ック用パタンとする監視パタン挿入部と、 前記スイッチング部の出力側に設けられ、前記スイッチ
ング部から出力されたタイムスロットの順番と、前記入
れ替えパタンで前記チェック用パタンを入れ替えた場合
の各タイムスロットの順番とを比較し、前記スイッチン
グ部から出力されたタイムスロットの順番が、前記入れ
替えパタンで前記チェック用パタンを入れ替えた場合の
タイムスロットの順番と一致した場合に正常にスイッチ
ングされていると判定する監視パタンチェック部とを備
えたことを特徴とする通信装置の監視システム。 - 【請求項２】 予め決められたタイムスロットの入れ替
えパタンをスイッチング情報として有し、当該スイッチ
ング情報に基づき、入力されるタイムスロットの順番を
入れ替えて出力するスイッチング部と、 前記スイッチング部の入力側に設けられ、当該スイッチ
ング部に入力される各タイムスロット毎に、前記入れ替
えパタンで各タイムスロットを入れ替えた場合に、当該
各タイムスロットの順番がシーケンシャルとなるデータ
を付与する監視パタン挿入部と、 前記スイッチング部の出力側に設けられ、前記スイッチ
ング部の出力したタイムスロットの順番がシーケンシャ
ルな順番であった場合に正常にスイッチングされている
と判定する監視パタンチェック部とを備えたことを特徴
とする通信装置の監視システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02347695A JP3181485B2 (ja) | 1995-01-18 | 1995-01-18 | 通信装置の監視システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02347695A JP3181485B2 (ja) | 1995-01-18 | 1995-01-18 | 通信装置の監視システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08195728A JPH08195728A (ja) | 1996-07-30 |
| JP3181485B2 true JP3181485B2 (ja) | 2001-07-03 |
Family
ID=12111592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02347695A Expired - Fee Related JP3181485B2 (ja) | 1995-01-18 | 1995-01-18 | 通信装置の監視システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181485B2 (ja) |
-
1995
- 1995-01-18 JP JP02347695A patent/JP3181485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08195728A (ja) | 1996-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357491A (en) | Clock selection control device | |
| US5677931A (en) | Transmission path switching apparatus | |
| JP2728066B2 (ja) | ユニット切替装置 | |
| JP3181485B2 (ja) | 通信装置の監視システム | |
| US5784274A (en) | System and method for monitoring errors occurring in data processed by a duplexed communication apparatus | |
| JP3842379B2 (ja) | 伝送路データ迂回システム | |
| US5565842A (en) | Alarm information transfer system for use in a digital transmission device | |
| JP2624210B2 (ja) | 装置内監視回路 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP2959621B2 (ja) | 装置内パス監視方式 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| JP2746144B2 (ja) | 選択系監視システム | |
| JPH0821877B2 (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
| JP2725706B2 (ja) | 装置内監視システム | |
| JP3150472B2 (ja) | 冗長系の切替方法 | |
| KR200167747Y1 (ko) | 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 | |
| JP3095060B2 (ja) | Ａｔｍスイッチ装置 | |
| JP2656563B2 (ja) | 多重・分離装置 | |
| KR970009755B1 (ko) | 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기 | |
| JPH1023048A (ja) | 通信制御方法 | |
| JP3106962B2 (ja) | データ伝送経路の識別情報生成システム | |
| JP2978649B2 (ja) | メモリスイッチ監視方式 | |
| JPH10145878A (ja) | プロテクションスイッチ | |
| JPH03292024A (ja) | 伝送装置の自己診断方式 | |
| JPH1168946A (ja) | 導通試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |