JPH08195728A - 通信装置の監視システム - Google Patents
通信装置の監視システムInfo
- Publication number
- JPH08195728A JPH08195728A JP7023476A JP2347695A JPH08195728A JP H08195728 A JPH08195728 A JP H08195728A JP 7023476 A JP7023476 A JP 7023476A JP 2347695 A JP2347695 A JP 2347695A JP H08195728 A JPH08195728 A JP H08195728A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- switching
- monitoring
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
る。 【構成】 データ信号の入力から出力までの信号路中、
第1の挿入パタン生成回路1と第1のパタン検出回路5
との間に、第2の挿入パタン生成回路3を設ける。第1
の挿入パタン生成回路1は、空きタイムスロットに第1
の監視用データを挿入し、この第1の監視用データを第
1のパタン検出回路5で検出する前に、第2の挿入パタ
ン生成回路3によって、第2の監視用データを他の空き
タイムスロットに挿入する。これにより、監視区間が重
複し、信号路中に非監視区間が存在しないことになる。
Description
おけるデータ信号の監視を行う通信装置の監視システム
に関する。
構成をとって伝送されているデータ信号の監視方式とし
て、空きタイムスロットに、ある特定のパタンを挿入し
てこれを検出するFTS(Filling Time Slot)監視方
式が採用されている。このFTS監視方式とは、ディジ
タル信号路のある地点にパスパタンを挿入し、このパス
パタンを挿入地点より後段側で検出して、この区間の信
号監視を行うものである。
されるディジタル信号の各タイムスロットの順序を予め
決められた順序にスイッチングするクロスコネクト回路
があり、このような回路においても、信号路へのチェッ
ク用パタンの挿入/検出によって、その信号監視を行っ
ている。
来の装置においては、信号路中、チェック用パタンの検
出を行った後、次のチェック用パタンを挿入する構成で
あったため、この間の信号監視ができず、また、クロス
コネクト回路を備えた装置においても、信号監視は単に
チェック用パタンの導通監視であったため、そのスイッ
チング機能に関しては監視できない等、信号監視の信頼
性が低いという問題点があった。このような点から、複
数のタイムスロットからなるディジタル信号の監視の信
頼性を向上させることのできる通信装置の監視システム
の実現が望まれていた。
明の通信装置の監視システムは、前述の課題を解決する
ために、複数のタイムスロットの内、空きタイムスロッ
トのいずれかに第1の監視用データを挿入する第1の挿
入パタン生成回路と、この第1の監視用データ挿入地点
より信号路の下流側に設けられ、第1の監視用データを
検出するための第1のパタン検出回路とを備え、この挿
入/検出区間に重複するよう、複数のタイムスロットの
内、第1の監視用データを挿入したタイムスロット以外
の空きタイムスロットに第2の監視用データを挿入する
第2の挿入パタン生成回路と、この第2の監視用データ
を検出するための第2のパタン検出回路とを備えたもの
である。
ムは、前述の課題を解決するため、複数のタイムスロッ
トからなるディジタル信号の各タイムスロットの順序
を、所定の順序となるようスイッチング処理を行うスイ
ッチング部の入力側に、その並び順が順番となったパタ
ンか、またはスイッチング後のパタンが順番となるパタ
ンのチェック用パタンを挿入する監視パタン挿入部を設
ける。そして、スイッチング部の出力側には、チェック
用パタンがスイッチングのパタンに一致するか、または
出力パタンが順番になっているかによりスイッチングの
正否を判定する監視パタンチェック部を備えたものであ
る。
は、第1の挿入パタン生成回路は空きタイムスロットの
いずれかに第1の監視用データを挿入する。第2の挿入
パタン生成回路は、第1のパタン検出回路が第1の監視
用データを検出するより前に、他の空きタイムスロット
に対して第2の監視用データを挿入する。第1のパタン
検出回路は、第2の監視用データが挿入された後、第1
の監視用データの検出を行う。また、第2のパタン検出
回路は、第2の監視用データを検出する。
いては、監視パタン挿入部は、その並び順が順番となっ
たパタンか、またはスイッチング後のパタンが順番とな
るパタンのチェック用パタンを挿入する。そして、監視
パタンチェック部は、監視パタン挿入部が、並び順が順
番となったパタンを挿入した場合は、スイッチング部の
出力したチェック用パタンがスイッチングのパタンに一
致するかをチェックする。また、監視パタン挿入部が、
スイッチング後のパタンが順番となるパタンのチェック
用パタンを挿入した場合は、スイッチング部が出力した
チェック用パタンが順番になっているかをチェックす
る。
説明する。 《実施例1》図1は本発明の通信装置の監視システムの
実施例1を示す構成図であるが、この説明に先立ち、本
実施例の原理を説明する。図2は、本実施例と比較例と
を示す説明図であり、(a)が実施例1の原理を説明す
る図である。図2(a)において、基盤A、B、Cはそ
れぞれディジタル通信装置における各機能ブロックを示
しており、基盤Aにデータが入力され、基盤Cよりデー
タが出力されるよう構成されている。本実施例では、図
示のように、信号路中FTSの挿入〜検出区間を重複さ
せたものである。即ち、基盤AのA点でFTS1を挿入
し、基盤BのC点にてこのFTS1を検出する前にB点
にて次のFTS2を挿入する。そして、基盤CでもE点
でFTS2を検出する前に、D点でFTS1を挿入する
といったように監視区間を重複させている。
信装置の監視システムを図1を用いて説明する。図1に
おいて、基盤Aには、第1の挿入パタン生成回路1、選
択回路2が、また、基盤Bには、第2の挿入パタン生成
回路3、選択回路4、第1のパタン検出回路5が、更
に、基盤Cには第2のパタン検出回路6が設けられてい
る。そして、第1のタイミング生成回路7から、選択回
路2と第1のパタン検出回路5に、また、第2のタイミ
ング生成回路8から、選択回路4と第2のパタン検出回
路6にタイミング信号が供給されるよう構成されてい
る。
タ信号における複数のタイムスロットの内、空きタイム
スロットのいずれかに第1の監視用データを挿入するた
めの回路であり、選択回路2は、第1のタイミング生成
回路7のタイミング信号に基づき、入力データ信号と第
1の挿入パタン生成回路1からの監視用パタンデータと
を選択して基盤Bに出力するための選択回路である。
視用パタンデータを挿入したタイムスロット以外の空き
タイムスロットに対して、第2の監視用パタンデータを
挿入するための回路であり、この出力が選択回路4に入
力されるよう構成されている。選択回路4は、第2のタ
イミング生成回路8からのタイミング信号に基づき、基
盤Aからのデータ信号と第2の挿入パタン生成回路3か
らの出力とを選択して基盤Cに出力するための選択回路
である。また、第1のパタン検出回路5は、選択回路4
より後流側に設けられ、第1のタイミング生成回路7か
らのタイミング信号に基づき、第1の挿入パタン生成回
路1が挿入した第1の監視用パタンデータを検出するた
めの回路である。また、基盤Cの第2のパタン検出回路
6は、第2のタイミング生成回路8からのタイミング信
号に基づき、第2の挿入パタン生成回路3によって挿入
された第2の監視用パタンデータを検出するための回路
である。
フレームパルスに基づき、第1のタイミング信号を生成
して、これを選択回路2と第1のパタン検出回路5とに
供給する回路であり、第2のタイミング生成回路8は、
入力したフレームパルスに基づき、第2のタイミング信
号を生成して、これを選択回路4と第3のパタン検出回
路6とに供給する回路である。
部の動作タイミングチャートである。図中の(a)〜
(f)は、図1中のa〜fの地点の信号を示している。
図3に示すようなタイミングで、フレームパルスaとデ
ータ信号bが入力された場合、選択回路2は、7の生成
した制御信号cに基づき、入力データ信号bの空きスロ
ットでは第1の挿入パタン生成回路1の出力を選択し、
出力eを基盤Bに転送する。
イムスロット(D0、D1、空きタイムスロット、
、、D2〜D4)からなり、空きタイムスロット
の区間で、7の出力する制御信号cが「H」レベルとな
り、これによって選択回路2は1の出力する監視用パタ
ンデータとしてのFTS1を選択するものである。ま
た、第2のタイミング生成回路8は、空きタイムスロッ
トのタイミングで「H」レベルとなる制御信号dを出
力する。これにより選択回路4は、空きタイムスロット
では第2の挿入パタン生成回路3の出力するFTS2
を選択し、出力fを基盤Cに転送する。一方、基盤Bで
は第1のパタン検出回路5によって空きタイムスロット
に挿入されたFTS1の検出が行われる。そして、基
盤Cでは第2のパタン検出回路6によって、空きタイム
スロットに挿入されたFTS2の検出が行われる。
に至るまで、信号の非監視区間はなく、装置全体の信号
路の監視を行うことができるものであり、これを図2の
(b)に示した比較例を参照して更に説明する。
データの挿入/検出動作が重複していない構成である。
即ち、基盤AのA点でFTSの挿入が行われ、基盤Bの
B点でこのFTSの検出が行われる。次に、基盤BのB
点より後段側のC点にて再度FTSが挿入され、このF
TSの検出が基盤CのD点で行われるものである。従っ
て、この比較例では基盤Aと基盤B間および基盤Bと基
盤C間では、信号監視が行われるが、基盤BにおけるB
点とC点との間では信号監視が行えないことになる。こ
れに対し、本実施例では図2(a)に示すように、監視
区間が重複しているため、装置内のデータ信号の入力か
ら出力まで途切れることなく監視でき、信号路のどの部
分で障害等が発生した場合でも、これを検出することが
できるものである。
を基盤間とした場合を説明したが、これに限定されるも
のではなく、あるフレーム構成を有する箇所全てに実用
可能であり、例えば、フレームパルスさえ同位相に保つ
ことができれば、通信回線を介して接続する離隔した装
置間でも適用可能である。
うにした実施例2を説明する。 《実施例2》図4は、実施例2の構成図である。図のシ
ステムは、監視パタン挿入回路11、スイッチング部1
2、監視パタンチェック回路13、デコーダ14、カウ
ンタ15からなる。監視パタン挿入回路11は、データ
入力の空きタイムスロットに、予め決められた順序のチ
ェック用パタンのデータを挿入するための回路である。
また、スイッチング部12は、データメモリ(DM)1
6、アドレスコントロールメモリ(ACM)17からな
る。データメモリ16は、スイッチングを行うデータを
格納するためのメモリである。アドレスコントロールメ
モリ17は、データメモリ16のアドレス制御信号とし
てのスイッチング情報を格納するメモリであり、デコー
ダ14の出力に基づき、アドレス制御信号を、データメ
モリ16に転送すると共に、監視パタン挿入回路11と
監視パタンチェック回路13に転送するものである。
ング部12にてスイッチングされたデータから監視パタ
ンのデータを取出し、このパタンと、アドレスコントロ
ールメモリ17からのスイッチング情報によるパタンと
を照合し、スイッチングが正常に行われているか否かを
判定する回路である。また、デコーダ14およびカウン
タ15は、監視パタン挿入回路11、アドレスコントロ
ールメモリ17、監視パタンチェック回路13に対して
タイミング信号を供給するためのものである。
作について説明する。図5は、各部の信号状態の説明図
であり、(a)〜(c)は、図4中のa〜cの位置の信
号状態に対応している。データ信号が、監視パタン挿入
回路11に入力されると、カウンタ15よりデータの空
き領域の位置をデコーダ14にて作成し、その位置に監
視パタン挿入回路11がチェック用パタンを入力する。
このチェック用パタンには、チェック用パタンの順番が
分かるデータを書き込む。この例では、8タイムスロッ
トのため、1から8のデータを空き領域のデータにそれ
ぞれ書き込む。これが、図5の(b)に示すデータであ
る。
なデータのスイッチングを行う。その結果が図5(c)
に示すデータである。即ち、アドレスコントロールメモ
リ17には、8タイムスロットの順番が「1、2、…、
7、8」が「2、5、1、8、6、4、7、3」となる
ようなスイッチング情報が設定されている。監視パタン
チェック回路13では、スイッチング部12から出力さ
れたデータよりチェック用パタンを取出し、アドレスコ
ントロールメモリ17からのスイッチング情報と比較す
る。これにより、スイッチング部12におけるクロスコ
ネクトのスイッチングの正常性を判定することができ
る。
グ後のタイムスロットの順番が揃うようなチェック用パ
タンを挿入してもよい。図6は、この場合の各部の信号
状態の説明図である。即ち、アドレスコントロールメモ
リ17のスイッチング情報は、上記と同様に、8タイム
スロットの順番が「1、2、…、7、8」が「2、5、
1、8、6、4、7、3」となるよう設定されていると
する。従って、監視パタン挿入回路11は、このスイッ
チング情報に基づき、チェック用パタンの順番を「3、
1、8、6、2、5、7、4」とする。これにより、監
視パタンチェック回路13は、チェック用パタンが
「1、2、3、…」と順番に並んでいるかを確認するこ
とにより、クロスコネクトの正常性を監視することがで
きる。
路として、時間的なスイッチングを行う時間スイッチを
説明したが、これに限定されるものではなく、複数の回
線の宛先を空間的にスイッチングする空間スイッチのス
イッチング監視に適用することもできる。
の監視システムによれば、信号路の監視を行うシステム
では監視区間を重複させ、また、クロスコネクト回路の
場合では、スイッチングの情報を反映させてスイッチン
グの正否の判定を行うようにしたので、ディジタル信号
の監視の信頼性を向上させることができる。
例1の構成図である。
原理を説明する図である。
各部のタイミングチャートである。
例2の構成図である。
おける各部の信号状態の説明図である。
おける他の方法による各部の信号状態の説明図である。
Claims (3)
- 【請求項1】 複数のタイムスロットの空きタイムスロ
ットに監視用データを挿入し、これを検出することで信
号路の監視を行う通信装置の監視システムにおいて、 前記複数のタイムスロットの内、空きタイムスロットの
いずれかに第1の監視用データを挿入する第1の挿入パ
タン生成回路と、 前記信号路の第1の監視用データ挿入地点より下流側に
設けられ、当該第1の監視用データを検出するための第
1のパタン検出回路と、 前記信号路の前記第1のパタン検出回路より上流側に設
けられ、前記複数のタイムスロットの内、前記第1の監
視用データを挿入したタイムスロット以外の空きタイム
スロットに第2の監視用データを挿入する第2の挿入パ
タン生成回路と、 前記信号路の前記第1のパタン検出回路より下流側に設
けられ、前記第2の監視用データを検出するための第2
のパタン検出回路とを備えたことを特徴とする通信装置
の監視システム。 - 【請求項2】 複数のタイムスロットからなるディジタ
ル信号の各タイムスロットの順序を、予め決められたス
イッチング情報に基づき、所定の順序となるようスイッ
チング処理を行うスイッチング部と、 前記スイッチング部の入力側に設けられ、その並び順が
順番となったチェック用パタンを挿入する監視パタン挿
入部と、 前記スイッチング部の出力側に設けられ、前記スイッチ
ング部の出力したチェック用パタンと、前記スイッチン
グ情報によるスイッチングのパタンとを比較し、前記出
力したチェック用パタンが当該スイッチングのパタンに
一致した場合に正常にスイッチングされていると判定す
る監視パタンチェック部とを備えたことを特徴とする通
信装置の監視システム。 - 【請求項3】 複数のタイムスロットからなるディジタ
ル信号の各タイムスロットの順序を、予め決められたス
イッチング情報に基づき、所定の順序となるようスイッ
チング処理を行うスイッチング部と、 前記スイッチング部の入力側に設けられ、前記スイッチ
ング情報に基づき、スイッチング後のパタンが順番とな
るチェック用パタンを挿入する監視パタン挿入部と、 前記スイッチング部の出力側に設けられ、前記スイッチ
ング部の出力したチェック用パタンの並び順が順番とな
っていた場合に、正常にスイッチングされていると判定
する監視パタンチェック部とを備えたことを特徴とする
通信装置の監視システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02347695A JP3181485B2 (ja) | 1995-01-18 | 1995-01-18 | 通信装置の監視システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02347695A JP3181485B2 (ja) | 1995-01-18 | 1995-01-18 | 通信装置の監視システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08195728A true JPH08195728A (ja) | 1996-07-30 |
JP3181485B2 JP3181485B2 (ja) | 2001-07-03 |
Family
ID=12111592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02347695A Expired - Fee Related JP3181485B2 (ja) | 1995-01-18 | 1995-01-18 | 通信装置の監視システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3181485B2 (ja) |
-
1995
- 1995-01-18 JP JP02347695A patent/JP3181485B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3181485B2 (ja) | 2001-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5357491A (en) | Clock selection control device | |
US5677931A (en) | Transmission path switching apparatus | |
JP2728066B2 (ja) | ユニット切替装置 | |
JP3181485B2 (ja) | 通信装置の監視システム | |
JP2746144B2 (ja) | 選択系監視システム | |
JP2656563B2 (ja) | 多重・分離装置 | |
JP2624210B2 (ja) | 装置内監視回路 | |
JP2725706B2 (ja) | 装置内監視システム | |
JP2959621B2 (ja) | 装置内パス監視方式 | |
JP2793456B2 (ja) | 伝送路切替方式 | |
KR100279714B1 (ko) | 클록 생성기 장치 | |
KR200167747Y1 (ko) | 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 | |
JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
JP3323977B2 (ja) | 信号切替回路 | |
JPH10229430A (ja) | 導通試験方式 | |
JPH0821877B2 (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
JPS6342978B2 (ja) | ||
JP3150472B2 (ja) | 冗長系の切替方法 | |
JPH05260172A (ja) | 導通試験方式 | |
JP2978649B2 (ja) | メモリスイッチ監視方式 | |
KR0142357B1 (ko) | 그룹별 이벤트 플래그를 이용한 다중장애 경보처리 장치 | |
JPH06161911A (ja) | データ転送方式 | |
JPH07312612A (ja) | Hwバスデータ衝突検出回路 | |
JPH05199210A (ja) | パスチェック回路 | |
JPH01236851A (ja) | システムクロック分配路選択装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |