JPH01236851A - システムクロック分配路選択装置 - Google Patents

システムクロック分配路選択装置

Info

Publication number
JPH01236851A
JPH01236851A JP6460188A JP6460188A JPH01236851A JP H01236851 A JPH01236851 A JP H01236851A JP 6460188 A JP6460188 A JP 6460188A JP 6460188 A JP6460188 A JP 6460188A JP H01236851 A JPH01236851 A JP H01236851A
Authority
JP
Japan
Prior art keywords
clock
circuit
clock distribution
generation circuit
distribution circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6460188A
Other languages
English (en)
Inventor
Satoru Kakuma
加久間 哲
Yumiko Kato
由美子 加藤
Nami Fujimoto
奈美 藤本
Atsuhisa Takahashi
淳久 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6460188A priority Critical patent/JPH01236851A/ja
Publication of JPH01236851A publication Critical patent/JPH01236851A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概  要〕 デジタル交換機に係り、特にシステムクロック分配路を
介して複数の通話路系装置にシステムクロックを分配す
るシステムクロック分配路選択装置に関し、 クロック発生回路やクロック分配回路の保守を行う場合
に発生するシステムダウンを簡単な装置で防止すること
を目的とし、 システムクロックを発生するクロック発生回路と、シス
テムクロックを通話路系装置に分配するクロック分配回
路と、前記クロック発生回路と前記クロック分配回路と
を駆動するパワーと、前記クロック発生回路あるいはク
ロック分配回路の保守が必要であることを示すアウト・
オブ・サービス信号を発生する手段と、該アウト・オブ
・ナービス信号を受けて前記クロック発生回路あるいは
クロック分配回路の保守が行われるまえに他系のクロッ
ク分配回路に接続を切り換えるクロック分配路選択手段
とからなるように構成する。
〔産業上の利用分野〕
本発明は、デジタル交換機に係り、特にシステムクロッ
ク分配路を介して複数の通話路系装置にシステムクロッ
クを分配するシステムクロック分配路選択装置に関する
〔従来の技術〕
デジタル交換機システムは交換動作を行う通話路系装置
と、その制御を行い、コンピュータからなる制御装置と
、これらの交換動作を監視する監視装置とからなり、通
話路系装置はその中にシステムクロックを発生して各通
話゛路系装置に分配する同期装置を含むものである。通
話路系装置は同期装置で生成した゛システムクロックに
同期して動作する。このシステムクロックを通話路系各
装置に分配する際に、例えば、システムクロック分配路
に障害が発生すると、通話路系装置が二重化されている
にも関わらず、システムダウンとなるため、システムク
ロック分配路は二重化された通話路装置と同期装置とは
独立に二重化されている。
この二重化されたシステムクロック分配路の選択は通話
路系装置で障害を検出した後に行っている。
即ち、第5図に示すように同期装置10はθ系のパワー
11−0及びクロック発生回路12−0及びシステムク
ロック分配回路13−0と、■系のパワー11−1、ク
ロック発生回路12−1、システムクロック分配回路1
3−1からなり、パワー11−0はクロック発生回路1
2−0及びシステムクロック分配回路13−0に接続さ
れ、クロック発生回路12−0はシステムクロ・ツク分
配回路13−O及び13−1に接続されている。また、
パワー11−1はクロック発生回路12−1、システム
クロック分配回路13−1に接続され、クロック発生回
路12−1はシステムクロ・ツク分配回路13−0,1
3−1に接続されている。そして各通話路系袋Z14−
1には0系のシステムクロック分配回路13−0と1系
のシステムクロ・ツク分配回路13−1が接続されてい
る。各通話路系装置14にはシステムクロックを分^1
1するクロック選択回路15及びシステムダウン等の障
害を検出する障害検出回路16とを有する。
二重化されたシステムクロック分配回路13−〇、13
−1の送信部は、同期装置lOのパワー11−0.11
−1に対して冗長構成となっている。
〔発明が解決しようとする課題〕
同期装置10の二重化された例えばクロック発生回路1
2−0に障害が発生すると他の系のクロック発生回路1
2−1に切り換わる。この切り換えは、クロック分配回
路13−0が有効なので同期装置10の内部で高速に行
われる。この切り換えの間、通話路系装置14は、シス
テムクロックに相当するクロックを発生するのでシステ
ムダウンは生じない。すなわち、システムクロック分配
回路13−0.13−1とクロック発生回路12−0.
12−1は交絡されているので、クロック発生回路12
−0に障害が生じても、システムクロ、ツク分配回路1
3−0及び通話路系装置14の動作には影響を与えない
。しかしながら、例えば、障害のあるクロック発生回路
12−〇を保守する場合には、0系のパワー11−〇を
オフする必要がある。そして、このパワー11−〇がオ
フすると、そのパワー配下のシステムクロック分配回路
13−0もオフとなる。通話路系装置14が、パワー1
1−00オフ、そしてクロック発生回路12−0がダウ
ンしたことを障害検出回路16で障害として認識し、他
系のシステムクロック分配回路13−1と切り換わるま
での時間はクロック発生回路12−0が他系に切り換わ
る時間よりも長いため、通話路系装置14でシステムク
ロックに相当するクロックを発生させてシステムダウン
が起こることを回避することはできない。従って、保守
をする前には、システムダウンが起こってしまうという
問題があった。
この問題をなくすために、通話路系装置14においてシ
ステムクロック分配回路13−0.13−1の選択状態
を認識し、同期装置10内の状態により、つまり障害が
クロック発生回路で発生したかどうかによって選択方向
を変更する機能が必要であるが、各回路部の状態認識情
報が増大してしまい、処理が複雑となるという欠点があ
った。
本発明は、クロック発生回路やクロック分配回路の保守
を行う場合に発生ずるシステムダウンを前車な装置で防
止することを目的とする。
〔課題を解決するだめの手段〕
第1図は本発明の原理を示すプ1コック図である。
同期装置lOがパワーオフされる前に、そのパワー2配
下の回路部が、アウト・オフ・サービス状態となるので
このアウト・オフ・サービス信号を利用する。即ち、シ
ステムクロック発生回路lのパワー2がオフされる前に
、このシステムクロック発生回路1が保守のためにシス
テムから切り離されることを示すアウト・オフ・サービ
ス信号を制1fflt装置のアウト・オフ・サービス信
号発生手段3で発生して、クロック分配回路4において
、フレーム信号の所定の位置にディスエーブル信号を記
憶する。そして、このフレームをクロック分配回路4よ
り通話路系装置のクロック分配路選択手段6に転送し、
ここはディスエーブル信号を抽出すると、他系のクロッ
ク分配回路5へと接続を切り換えるように制御する。
〔作   用〕
クロック発生回路1を保守するために、パワー2をダウ
ンさせる場合には、パワーをダウンさせる前に、まずク
ロック発生回路Iが保守のためにシステムから切り離さ
れることを示すアウト・オフ・サービス信号によってデ
ィスエーブル信号を形成し、通話路系装置のクロック分
配路選択手段6はこのディスエーブル信号を検出して実
際にパワー2がオフする前にクロック分配回路4から他
系のクロック分配回路5へと接続を切り換える。
従って実際にパワー2がオフされた時点では通話路系装
置は他系のクロック分配回路5によってすでに動作して
いるのでシステl、クロックのダウンが一切発生しない
。さらにアウト・オフ・サービス信号が発生したことは
、単にクロック発生回路1において、送信データのフレ
ームの所定の位置にディスエーブル信号を挿入するだけ
で示すことができ、通話路系装置ではこのディスエーブ
ル信号を抽出するだけでよいので、回路構成もきわめて
節jilとなる。
C7A   施  例〕 以下図面を参照して本発明の一実施例を詳細に説明する
第2図るこおいて第5図と同一部分は同一番号を付して
省略する。0系のクロック発生回路12−0はクロック
発生器20と、自系と他系のシステムクロックとが入力
されるセレクタ21を有する。
0系のクロック発生回路12−0がアクティブであると
きにはACT信号がセレクタ21に人力し白系のクロッ
ク発生器20の出力をクロック分配回路13−0に送出
する。クロック分配回路13−〇では、システムクロッ
ク多重化部22において、例えば8.192MIIzク
ロック、8Kllzのフレームクロック、50011z
のマルチフレームクロックがシステムクロックとして多
重化され、さらに、システムからクロック発生回路12
−0が保守のために切り離されることを示すアウト・オ
フ・サービス信号00Sが加えられる。そしてこのシス
テムクロックをN RZ / CM i回路23を介し
て送信データとして通話路系装置に分配する。多重化す
る方法は8 KHzフレームクロックはVtolatt
on 。
50011zマルチフレームクロツクはPattern
挿入によって行なう。CMiコード上、他のデータは全
て“0”となっている為、そのうちの1ビツトを用いて
ディスエーブル信号を挿入する。この送信データのフレ
ームフォーマットは第3図に示すように1フレーム12
5 μsecからなり先頭にフレームクロックを表す■
信号(violation)、その後マルチフレームク
ロックを表すM信号が加えられる(Pattern)。
ここでMビ・ントは16回の■ピッ)・に対して1回1
を挿入するものとする。そして■ビットより所定ピント
数日に、アウト・オフ・サービス信号に対応したディス
エーブル信号として例えば1を挿入する。
第4図には通話路系装置14の具体的なプロソり図を示
すもので、同期装置10の0系及び1系からそれぞれ入
力信号が受信する。そしてこの入力信号はNRZ/CM
i回路3l−O131−1をそれぞれ介してシステムク
ロック分離回路32−0.32−1へと加えられ、ここ
で各種のシステムクロックが分離抽出される。またNR
Z/CMi回路31−0.31−1の出力は障害検出回
路33に加えられて、パワーオフ等の障害があったこと
を検出する。システムクロック分離回路32−0.32
−1では受信信号のフレーム中にもしディスエーブル信
号があれば、これを検出してセレクタ制御回路34に送
出する。障害検出回路33の出力もセレクタ制御回路3
4に加えられる。
セレクタ制御回路゛34は例えば3人力ORゲートから
なる。そして、ディスエーブル(3号がシステムクロッ
ク分離回路32−0から検出されたときには、すなわち
O系のクロック発生回路がシステムから切り離されるこ
とを示すから、セレクタ35はシステムクロック分離回
路32−1を選択して1系のシステムクロックを送出す
る。ディスエーブル信号が、システムクロック分離回路
32−0から検出されないときには、パワーオフになる
ことはなく、従ってクロック発生回路もシステムから切
り離されることはないので、0系のシステムクロックを
セレクタ35から送出し続ける。上述したように、パワ
ーオフになって障害検出されたときには、すでにシステ
ムクロックとしては1系のものすなわちシステムクロッ
ク分離回路32−1の出力を用いていることになるので
、クロック発生回路のパワーオフという障害があっても
システムダウンが生じない。また、フレームの■ビット
から所定ビット数百にディスエーブル信号を書き込み、
これを抽出するだけであるので、極めて簡単な回路構成
で、クロック発生回路がシステムから切り離されること
を検出できる。
以上はクロック発生回路12−0が保守される場合につ
いt説明したが、クロック分配回路13−0が保守され
る場合にも、その前に、アウト・オブ・サービス信号を
発生して、前述と同様にしてシステムダウンが生じない
ようにすることができる。さらに、クロック分配回路1
3−0が障害となりそうになったときにも、アウト・オ
プ・サービス信号が発生して、前述と同様の動作を行う
ことができる。
〔発明の効果〕
本発明は、保守のためにパワーがオフする前に0系のク
ロック発生回路あるいはクロック分配回路から1系のク
ロック発生回路あるいはクロック分配回路へと切り換え
がおこなわれるので、同期装置の回路を保守する場合で
もシステムダウンが一切生じないようにすることを簡単
な装置で実現できるという効果を生じる。
【図面の簡単な説明】
第1図は本発明の原理を示すブロック図、第2図は本発
明の一実施例の同門装置を示すブロック図、 第3図は第2図の実施例に用いられるフレーム構成を示
す図、 第4図は本発明の一実施例の通話路系装置のブロック図
、 第5図は一般の同期装置及び通話路系装置のシステム構
成を示すブロック図である。 1・・・クロック発生回路、 2・・・パワー、 3・・・アウト・オブ・サービス信号発生手段、4・・
・クロック分配回路、 5・・・他系のクロック分配回路、 6・・・通話路系装置。

Claims (1)

  1. 【特許請求の範囲】 システムクロックを発生するクロック発生回路(1)と
    、 システムクロックを通話路系装置に分配するクロック分
    配回路(4)と、 前記クロック発生回路(1)と前記クロック分配回路(
    4)とを駆動するパワー(2)と、前記クロック発生回
    路(1)或いはクロック分配回路(4)の保守が必要で
    あることを示すアウト・オブ・サービス信号を発生する
    手段(3)と、該アウト・オブ・サービス信号を受けて
    前記クロック発生回路(1)あるいはクロック分配回路
    (4)の保守が行われるまえに他系のクロック分配回路
    (5)に接続を切り換えるクロック分配路選択手段(6
    )とからなることを特徴とするシステムクロック分配路
    選択装置。
JP6460188A 1988-03-17 1988-03-17 システムクロック分配路選択装置 Pending JPH01236851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6460188A JPH01236851A (ja) 1988-03-17 1988-03-17 システムクロック分配路選択装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6460188A JPH01236851A (ja) 1988-03-17 1988-03-17 システムクロック分配路選択装置

Publications (1)

Publication Number Publication Date
JPH01236851A true JPH01236851A (ja) 1989-09-21

Family

ID=13262942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6460188A Pending JPH01236851A (ja) 1988-03-17 1988-03-17 システムクロック分配路選択装置

Country Status (1)

Country Link
JP (1) JPH01236851A (ja)

Similar Documents

Publication Publication Date Title
JPH05308351A (ja) クロック供給装置
JPH0795132A (ja) 冗長系伝送路運用方式
JPH01236851A (ja) システムクロック分配路選択装置
US6516419B1 (en) Network synchronization method and non-break clock switching method in extended bus connection system
JPH10322379A (ja) クロックパス切替方法
JPH09261132A (ja) データ伝送システムの冗長切替方式
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
JP2679506B2 (ja) クロック切替方式
JPH0635739A (ja) 切替制御方式
JPH11331374A (ja) クロスバスイッチ装置及びその冗長化方法
JPS6379499A (ja) 時分割多重装置の遠隔制御方式
JPH0720170B2 (ja) インタ−フェ−ス装置
JPH0661986A (ja) クロック切替方式
JPH0398320A (ja) 冗長系を構成する現用、待機パッケージの切替制御方式
JPH11243385A (ja) クロック切替機能監視システム
JPH06132920A (ja) 冗長構成を有する伝送装置の切替回路
JP2624210B2 (ja) 装置内監視回路
JP3611121B2 (ja) 複数系統伝送方式
JPH0813024B2 (ja) 時分割多重化通信システム
JPH0662481A (ja) ディジタル交換機の同期信号発生回路
JPS60204146A (ja) ル−プ式デ−タ伝送方式
JPS63240145A (ja) デイジタル信号伝送方式
JPH11275063A (ja) デジタル伝送装置
JPH01273445A (ja) 多重伝送方式
JP2000138679A (ja) 分散制御システムにおける複数制御装置間の同期制御方法