JPH0662481A - ディジタル交換機の同期信号発生回路 - Google Patents

ディジタル交換機の同期信号発生回路

Info

Publication number
JPH0662481A
JPH0662481A JP4214996A JP21499692A JPH0662481A JP H0662481 A JPH0662481 A JP H0662481A JP 4214996 A JP4214996 A JP 4214996A JP 21499692 A JP21499692 A JP 21499692A JP H0662481 A JPH0662481 A JP H0662481A
Authority
JP
Japan
Prior art keywords
clock
network
circuit
abnormality
internal clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4214996A
Other languages
English (en)
Inventor
Katsushi Hosono
勝史 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4214996A priority Critical patent/JPH0662481A/ja
Publication of JPH0662481A publication Critical patent/JPH0662481A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【目的】 網クロックの異常や現用系および予備系のい
ずれか一方の障害が発生しても、引き続き正常な同期信
号を発生して交換機本体に供給可能とする。 【構成】 現用系および予備系の各回路ユニットに、そ
れぞれ内部クロック発生器13a,13bと、網異常検
出回路14a,14bと、セレクタ16a,16bとが
新たに設けられる。そして網異常検出回路14a,14
bで網クロックECKの異常が検出された場合に、セレ
クタ16a,16bによりPLL回路11a,11bへ
の入力クロックが網クロックECKから内部クロックI
CKに切り替えられ、以後この内部クロックICKに同
期してPLL回路11a,11bで基準クロックBCK
a,BCKbが生成され、さらにこの基準クロックBC
Ka,BCKbを基に同期信号発生器12a,12bで
フレーム同期信号FSSa,FSSbおよび同期クロッ
クSCKa,SCKbが発生される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば時分割交換方式
を採用したディジタル構内交換機において、ディジタル
トランクやディジタルライン回路に対しディジタル信号
処理に必要な同期信号を供給するために設けられる同期
信号発生回路に関する。
【0002】
【従来の技術】従来、この種の回路は例えば次のように
構成されている。図3はその構成を示す回路ブロック図
である。すなわち、公衆ディジタル網などの上位網から
伝送された網クロックECKがPLL回路1に入力さ
れ、PLL回路1でこの網クロックECKに同期した基
準クロックBCKが生成される。そして、この基準クロ
ックBCKを基準に、2系統の同期信号発生器2a,2
bで図4に示す如く同期クロックSCKa,SCKbお
よびフレーム同期信号FSSa,FSSbがそれぞれ生
成される。これら2系統の同期信号発生器2a,2b
は、一方が現用系、他方が予備系として使用される。す
なわち、通常状態では現用系の同期信号発生器2aから
発生された同期クロックSCKaおよびフレーム同期信
号FSSaが図示しない交換機本体に供給され、この現
用系の同期信号発生器2aで障害が発生した場合に、予
備系の同期信号発生器2bから発生された同期クロック
SCKbおよびフレーム同期信号FSSbが交換機本体
に供給される。したがって、一方の系に障害が発生して
も交換機本体には引き続き安定な同期クロックおよびフ
レーム同期信号を供給することができる。しかしこの従
来の回路は、たとえ同期信号発生器2a,2bが正常で
あっても、PLL回路1で障害が発生すると交換機本体
には正常な信号が供給されなくなる。
【0003】そこで、この不具合を解消するために、図
5に示すごとく同期信号発生器2a,2bばかりでなく
PLL回路1a,1bも二重化した回路が提唱されてい
る。このような構成であれば、一方の系のPLL回路で
障害が発生しても、他方の系に切り替えて引き続き安定
な同期クロックおよびフレーム同期信号を交換機本体に
供給することができる。
【0004】
【発明が解決しようとする課題】ところが、これらの従
来の回路はいずれも、たとえ同期信号発生器2a,2b
およびPLL回路1a,1bが正常に動作していても、
例えば上位網から網クロックECKを伝送するディジタ
ル伝送路で障害が発生して、網クロックECKが断にな
るかまたは変動を起すと、例えば図6に示す如く現用お
よび予備の両系統とも正常な同期クロックおよびフレー
ム同期信号が発生されなくなり、この結果交換機本体が
システム障害を起すことがあった。
【0005】本発明は上記事情に着目してなされたもの
で、その目的とするところは、網クロックが異常を起し
ても、また現用系および予備系のいずれか一方で障害が
発生しても、引き続き正常な同期信号を発生して交換機
本体に供給することができ、これにより信頼性の高い同
期信号発生回路を提供することである。
【0006】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、複数系統の回路ユニットの各々
に、入力されたクロックに基づいて所定の同期信号を生
成する同期信号生成手段に加えて、網クロックと等価な
内部クロックを発生するための内部クロック発生手段
と、上記網クロックの異常を検出するための異常検出手
段と、第1および第2のクロック選択手段とが備えられ
ている。このうち第1のクロック選択手段では、上記複
数系統の回路ユニットのうち予め定められた系統の回路
ユニットの内部クロック発生手段から発生された内部ク
ロックが択一的に選択出力される。また第2のクロック
選択手段では、上記異常検出手段で網クロックの異常が
検出されていない状態では上記網クロックが選択出力さ
れて上記同期信号生成手段に供給され、一方上記異常検
出手段により網クロックの異常が検出されている状態で
は上記第1のクロック選択手段により選択された内部ク
ロックが選択出力されて上記同期信号生成手段に供給さ
れる。
【0007】
【作用】この結果本発明によれば、何らかの原因で上位
網から伝送される網クロックが異常を起したとしても、
網クロックから内部クロックに切り替えられて以後この
内部クロックを基に生成された同期信号が交換機本体に
供給されることになる。したがって、網クロックの異常
に影響されることなく常に安定な同期信号を交換機本体
に供給することができる。
【0008】また、このとき各回路ユニットには、各回
路ユニットの内部クロック発生手段により発生された内
部クロックのうちの一つが第1の選択手段により選択さ
れてそれぞれ供給されているため、各回路ユニットは互
いに同期して動作していることになる。したがって、こ
の状態でたとえ現用系の回路ユニットが障害を起こして
予備系の回路ユニットに切り替えられたとしても、この
切り替え動作は円滑に行なわれ、これにより交換機本体
には常に位相ずれのない安定な同期信号を供給すること
ができる。
【0009】
【実施例】以下本発明を実施例に基づいて説明する。図
1は、本発明の一実施例に係わる同期信号発生回路の構
成を示す回路ブロック図である。
【0010】この同期信号発生回路は、現用系として使
用される回路ユニットCUaと、予備系として使用され
る回路ユニットCUbとを備えている。現用系の回路ユ
ニットCUaは、PLL回路11aと、同期信号発生器
12aと、内部クロック発生器13aと、網異常検出回
路14aと、第1のセレクタ15aと、第2のセレクタ
16aとを備えている。一方、予備系の回路ユニットC
Ubも同様に、PLL回路11bと、同期信号発生器1
2bと、内部クロック発生器13bと、網異常検出回路
14bと、第1のセレクタ15bと、第2のセレクタ1
6bとを備えている。
【0011】内部クロック発生器13a,13bは、そ
れぞれ図示しない上位網から伝送される網クロックEC
Kと等化な内部クロックICKa,ICKbを発生する
もので、この内部クロックICKa,ICKbは第1の
セレクタ15a,15bにそれぞれ入力される。第1の
セレクタ15a,15bは、現用系と予備系とを選択す
るために図示しない制御回路から出力される系選択信号
SSに応じて、上記第1のセレクタ15a,15bから
発生された内部クロックICKa,ICKbの一方を選
択出力するもので、この選択された内部クロックICK
は第2のセレクタ16a,16bに入力される。
【0012】網異常検出回路14a,14bは、網クロ
ックECKの異常監視を行なう。そして、クロック断や
大きな位相変動などのクロック異常が検出された場合に
は異常検出信号DETa,DETbを出力する。第2の
セレクタ16a,16bは、それぞれ上記異常検出信号
DETa,DETbが出力されていない通常時には網ク
ロックECKを選択出力し、一方異常検出信号DET
a,DETbが出力されている異常時には上記第1のセ
レクタ15a,15bから出力された内部クロックIC
Kを選択出力する。
【0013】PLL回路11a,11bは、それぞれ第
2のセレクタ16a,16bから選択出力された網クロ
ックECKまたは内部クロックICKを入力クロックP
CKa,PCKbとして、この入力クロックPCKa,
PCKbに同期した基準クロックBCKa,BCKbを
生成する。同期信号発生器12a,12bは、それぞれ
上記基準クロックBCKa,BCKbを基にフレーム同
期信号FSSa,FSSbおよび同期クロックSCK
a,SCKbを生成する。これらの同期信号FSSa,
FSSbおよび同期クロックSCKa,SCKbは、図
示しない選択回路に於いて、上記系選択信号SSに応じ
て現用系もしくは予備系の一方が選択されて図示しない
交換機本体に供給される。
【0014】次に、以上のように構成された同期信号発
生回路の動作を説明する。なお、ここでは回路ユニット
CUaが現用系として、また回路ユニットCUbが予備
系として使用されているものとして説明を行なう。この
状態において、第1のセレクタ15a,15bでは、そ
れぞれ系選択信号SSに応じて、内部クロック発生器1
3aから発生された内部クロックICKaが選択されて
いる。また、網クロックECKが正常に供給されている
状態では、網異常検出回路14a,14bからは異常検
出信号DETa,DETBが発生されていない。このた
め、第2のセレクタ16a,16bではそれぞれ網クロ
ックECKが選択されている。
【0015】さて、この状態でいま仮に伝送路障害など
により網クロックECKが断になったとする。そうする
とこのクロック断が網異常検出回路14a,14bによ
り検出されて、図2に示す如く異常検出信号DETa,
DETbが出力される。このため、第2のセレクタ16
a,16bは、網クロックECKを選択出力する状態か
ら、第1のセレクタ15a,15bから出力された内部
クロックICKaを選択出力する状態に切り替わり、こ
の結果以後PLL回路11a,11bには内部クロック
ICKaが入力される。このとき、上記内部クロックI
CKaは網クロックECKSと等価に構成されている。
このため、PLL回路11a,11bには、例えば図2
に示すごとくあたかもクロックの切り替えが行なわれな
かったかのように入力クロックPCKa,PCKbが継
続して入力される。したがって、PLL回路11a,1
1bからは上記内部クロックICKaに同期して安定し
た基準クロックBCKa,BCKbが引き続き発生さ
れ、これにより同期信号発生器12a,12bでは上記
基準クロックBCKa,BCKbを基に引き続き安定し
たフレーム同期信号FSSa,FSSbおよび同期クロ
ックSCKa,SCKbが生成される。そして、このう
ちの現用系の同期信号発生器12aから出力されたフレ
ーム同期信号FSSaおよび同期クロックSCKaがそ
れぞれ交換機本体に供給される。かくして交換機本体に
は、網クロックECKの異常が検出される前と何ら変わ
ることなく、引き続き安定なフレーム同期信号FSSa
および同期クロックSCKaが供給される。
【0016】一方、この状態で例えば現用系の回路ユニ
ットCUaが動作異常を起こしたとする。そうすると、
この動作異常は図示しない制御回路により検出され、こ
れにより制御回路から出力される系選択信号SSに応じ
て図示しない系選択回路が切り替わる。このため交換機
本体には、それまで供給されていた現用系の同期信号発
生器12aから出力されたフレーム同期信号FSSaお
よび同期クロックSCKaに代わって、予備系の同期信
号発生器12bで生成されたフレーム同期信号FSSb
および同期クロックSCKbが供給される。このとき、
予備系の回路ユニットCUbは、先に述べたように現用
系の回路ユニットCUaとともに、PLL回路11bへ
の入力クロックPCKbが網クロックECKから内部ク
ロックICKaに切り替わっており、これにより図2に
示すごとく現用系の回路ユニットCUaと同期して動作
している。このため交換機本体には、回路ユニットの切
り替えが行なわれなかったかのように、引き続き安定な
フレーム同期信号FSSbおよび同期クロックSCKb
が供給される。
【0017】また、このとき上記系選択信号SSの発生
に応じて、第1のセレクタ15bでは選択出力するクロ
ックが内部クロック発生器14aから発生された内部ク
ロックICKaから、内部クロック発生器13bから発
生された内部クロックICKbに切り替えられる。しか
し、各内部クロック発生器13a,13bを相互に同期
動作させておけば、上記内部クロックICKの切り替え
が行なわれても、PLL回路11bへの入力クロックP
CKbが、延いては同期信号発生器12bに入力される
基準クロックBCKbの位相などが変動することはな
く、これにより引き続き安定なフレーム同期信号および
同期クロックを交換機本体に供給することができる。
【0018】このように本実施例では、現用系および予
備系の各回路ユニットCUa,CUbに、それぞれ内部
クロック発生器13a,13bと、網異常検出回路14
a,14bと、セレクタ16a,16bとが新たに設け
られている。そして、網異常検出回路14a,14bで
網クロックECKの異常が検出された場合に、セレクタ
16a,16bによりPLL回路11a,11bへの入
力クロックPCKa,PCKbが網クロックECKから
内部クロックICKa,ICKbに切り替えられ、以後
この内部クロックICKa,ICKbに同期してPLL
回路11a,11bで基準クロックBCKa,BCKb
が生成され、さらにこの基準クロックBCKa,BCK
bを基に同期信号発生器12a,12bでフレーム同期
信号FSSa,FSSbおよび同期クロックSCKa,
SCKbが発生されるように構成されている。
【0019】したがって本実施例であれば、網クロック
ECKが異常を起こしても、内部クロックICKを基に
引き続き安定したフレーム同期信号FSSa,FSSb
および同期クロックSCKa,SCKbを発生すること
ができ、これにより交換機本体の動作を保証することが
できる。また、内部クロック発生器13a,13bの精
度を高めることにより、網クロックECKの導入を不要
にすることが可能となる。この様にすると、上位網から
網クロックECKを伝送するためのディジタル伝送回線
を不要にすることが可能となり、これによりシステム構
成の簡単化および低価格化を図ることができる。さらに
本実施例であれば、内部クロックを選択している状態で
も、現用系の回路ユニットCUaと予備系の回路ユニッ
トCUbとは、共通の内部クロックを基に互いに同期動
作している。このため、この状態で現用系の回路ユニッ
トCUaで障害が発生して、予備系の回路ユニットCU
bに切り替えても、交換機本体には引き続き安定なフレ
ーム同期信号FSSbおよび同期クロックSCKbを供
給することができる。
【0020】なお、本発明は上記実施例に限定されるも
のではない。例えば、待機状態において、現用系および
予備系の各内部クロック発生器を網クロックECKに同
期して内部クロックの発振動作を行なうように構成して
もよい。この様に構成することにより、内部クロック発
生器は網クロックECKと完全に等化でかつ互いに同期
した内部クロックICKa,ICKbを発生することが
でき、これにより網未クロックECKから内部クロック
ICKa,ICKbへの切り替えを位相ずれなどを生じ
ることなく極めて円滑に行なうことができる。
【0021】また、前記実施例では現用系の回路ユニッ
トCUaで障害が発生した場合に回路ユニット全体を予
備系の回路ユニットCUbに切替えるようにした。しか
し、現用系の回路ユニットCUaにおける障害発生個所
が内部クロック発生器13a以外の回路である場合に
は、この内部クロック発生器13aを切替えずにそのま
ま継続して使用するように構成してもよい。
【0022】その他、内部クロック発生手段、第1およ
び第2の選択手段、異常検出手段、同期信号発生手段の
各構成や、系の数等についても、本発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
【0023】
【発明の効果】以上詳述したように本発明は、複数系統
の回路ユニットの各々に、入力されたクロックに基づい
て所定の同期信号を生成する同期信号生成手段に加え
て、網クロックと等価な内部クロックを発生するための
内部クロック発生手段と、上記網クロックの異常を検出
するための異常検出手段と、第1および第2のクロック
選択手段とを備えている。そして、第1のクロック選択
手段により、上記複数系統の回路ユニットのうち予め定
められた系統の回路ユニットの内部クロック発生手段か
ら発生された内部クロックを択一的に選択出力し、また
第2のクロック選択手段により、上記異常検出手段で網
クロックの異常が検出されていない状態では上記網クロ
ックを選択して上記同期信号生成手段に供給し、一方上
記異常検出手段により網クロックの異常が検出されてい
る状態では上記第1のクロック選択手段により選択され
た内部クロックを選択して上記同期信号生成手段に供給
するようにしたものである。
【0024】したがって本発明によれば、網クロックが
異常を起しても、また現用系および予備系のいずれか一
方で障害が発生しても、引き続き正常な同期信号を発生
して交換機本体に供給することができ、これにより信頼
性の高い同期信号発生回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係わる同期信号発生回路の
構成を示す回路ブロック図。
【図2】図1に示した回路の動作説明に使用するタイミ
ング図。
【図3】従来の同期信号発生回路の構成の一例を示す回
路ブロック図。
【図4】図3に示した回路の動作説明に使用するタイミ
ング図。
【図5】従来の同期信号発生回路の他の例を示す回路ブ
ロック図。
【図6】図3および図5に示した従来の同期信号発生回
路の課題説明に使用するタイミング図。
【符号の説明】
CUa…現用系の回路ユニット CUb…予備系
の回路ユニット 11a,11b…PLL回路 12a,12b
…同期信号発生器 13a,13b…内部クロック発生器 14a,14b
…網異常検出回路 15a,15b…第1のセレクタ 16a,16b
…第2のセレクタ ECK…網クロック SS…系選択信
号 ICKa,ICKb…内部クロック DETa,DETb…異常検出信号 PCKa,PCKb…PLL回路への入力クロック BCKa,BCKb…基準クロック FSSa,FSSb…フレーム同期信号 SCKa,SCKb…同期クロック

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上位網から伝送される網クロックを基に
    所定の同期信号を発生してディジタル交換機本体に供給
    する複数系統の回路ユニットを備えたディジタル交換機
    の同期信号発生回路において、 複数系統の回路ユニットの各々に、 前記網クロックと等価な内部クロックを発生するための
    内部クロック発生手段と、 前記複数系統の回路ユニットのうち予め定められた系統
    の回路ユニットの内部クロック発生手段から発生された
    内部クロックを択一的に選択するための第1の選択手段
    と、 前記網クロックの異常を検出するための異常検出手段
    と、 この異常検出手段により網クロックの異常が検出されて
    いない状態では前記網クロックを選択出力し、前記異常
    検出手段により網クロックの異常が検出されている状態
    では前記第1の選択手段により選択された内部クロック
    を選択出力するための第1の選択手段と、 この第1の選択手段から選択出力されたクロックを基に
    所定の同期信号を生成するための同期信号生成手段とを
    備えたことを特徴とするディジタル交換機の同期信号発
    生回路。
JP4214996A 1992-08-12 1992-08-12 ディジタル交換機の同期信号発生回路 Pending JPH0662481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4214996A JPH0662481A (ja) 1992-08-12 1992-08-12 ディジタル交換機の同期信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4214996A JPH0662481A (ja) 1992-08-12 1992-08-12 ディジタル交換機の同期信号発生回路

Publications (1)

Publication Number Publication Date
JPH0662481A true JPH0662481A (ja) 1994-03-04

Family

ID=16664977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4214996A Pending JPH0662481A (ja) 1992-08-12 1992-08-12 ディジタル交換機の同期信号発生回路

Country Status (1)

Country Link
JP (1) JPH0662481A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010054202A (ko) * 1999-12-03 2001-07-02 박종섭 이동통신 교환기에서의 망동기 기준클럭 생성용 레퍼런스클럭 선택장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010054202A (ko) * 1999-12-03 2001-07-02 박종섭 이동통신 교환기에서의 망동기 기준클럭 생성용 레퍼런스클럭 선택장치 및 그 방법

Similar Documents

Publication Publication Date Title
EP0642080A2 (en) Clock selection control device
JPS63175913A (ja) クロツク供給方式
JPH0662481A (ja) ディジタル交換機の同期信号発生回路
JP2602421B2 (ja) クロック受信分配システム
KR0164110B1 (ko) 시스템 클럭 분배 장치
KR0136521B1 (ko) 이중화 클럭선택장치
JP2776417B2 (ja) 多重化クロック分配方式
JPH08163162A (ja) ループ式データ伝送装置
JP3076219B2 (ja) 順次伝搬型伝送システム
JP2616696B2 (ja) クロック選択制御方式
KR100279714B1 (ko) 클록 생성기 장치
KR20030055375A (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템
JPH01316043A (ja) 通信システムの同期クロック供給制御方式
JPH11355259A (ja) クロック交絡分配装置
JPS62169560A (ja) 二重化クロツク信号発生装置
JP2000194437A (ja) クロック二重化方法
JPH1098454A (ja) クロック信号供給部の構成方式
JPH06232739A (ja) クロック冗長化方式
JPH03101416A (ja) クロック供給切替回路
JPH08288959A (ja) リングネットワークにおけるクロック切替方法
JPH0738548A (ja) 伝送装置
JPS63240145A (ja) デイジタル信号伝送方式
JP2002033721A (ja) 従属同期方法およびディジタル回線終端装置
JPH05327671A (ja) 冗長構成装置
JPH0744557B2 (ja) ループ障害処理方式

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040802

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20081015

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20111024

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20111024

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20111024

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20121024

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20121024

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20131024

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250