KR200167747Y1 - 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 - Google Patents
전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 Download PDFInfo
- Publication number
- KR200167747Y1 KR200167747Y1 KR2019960045608U KR19960045608U KR200167747Y1 KR 200167747 Y1 KR200167747 Y1 KR 200167747Y1 KR 2019960045608 U KR2019960045608 U KR 2019960045608U KR 19960045608 U KR19960045608 U KR 19960045608U KR 200167747 Y1 KR200167747 Y1 KR 200167747Y1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- data
- signal
- dish
- address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
- H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/34—Microprocessors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2203/00—Aspects of automatic or semi-automatic exchanges
- H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
- H04M2203/055—Aspects of automatic or semi-automatic exchanges related to OAM&P loopback testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
본 고안은 전전자교환기의 링크보드(Link Board)에서 디시-버스(DC-Bus)에 관한 것으로, 특히 대기(Stand-by) 상태인 디시-버스에 대한 루프백(Loop Back)의 테스트를 통해 디시-버스의 절체없이도 에러를 미리 검출할 수 있도록 한 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템에 관한 것이다.
종래에는 선택된 하나의 디시-버스만 인터페이스가 가능하여 선택되지 않은 디시-버스의 에러 발생 유무를 판단할 때에 절체를 해야하고 절체 시에 통화의 단절 및 시스템의 오동작이 발생되는 문제점이 있었다.
본 고안에 의해 전전자교환기의 링크보드에서 데이타 프로세서가 각 루프백 레지스터를 억세스하므로 대기 상태인 디시-버스에 대해서도 루프백의 테스트가 가능하여 디시-버스의 절체없이도 에러를 미리 검출할 수 있다.
Description
본 고안은 전전자교환기의 링크보드(Link Board)에서 디시-버스(DC-Bus)에 관한 것으로, 특히 대기(Stand-by) 상태인 디시-버스에 대한 루프백(Loop Back)의 테스트를 통해 디시-버스의 절체없이도 에러를 미리 검출할 수 있도록 한 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템에 관한 것이다.
종래 전전자교환기의 링크보드에서 디시-버스의 정합은 도 1에 도시된 바와 같이, 제1디시-버스와 제2디시-버스를 통해 인가되는 인에이블(Enable) 신호(EN1,EN2)에 의해 제1디시-버스를 통해 인가되는 제l디시-버스 신호(S1)이나 제2디시-버스를 통해 인가되는 제2디시-버스 신호(S2) 중에 하나를 선택하여 인가하는 신호 선택부(11)와, 해당 신호 선택부(11)로부터 선택된 디시-버스 신호(S1, S2)를 인가받아 해당 신호 선택부(11)로부터 인가되는 선택된 디시-버스 신호(S1, S2) 중의 클럭 신호(SCLK)에 동기를 맞추어 모드, 어드레스 및 데이타를 생성하여 각 장치에 인가시켜 인터페이스 동작을 수행하게 하는 데이타 발생부(12)를 포함하여 이루어졌었다.
상술한 바와 같이 구성된 종래의 전전자교환기의 링크보드에서 디시-버스의 정합은 다음과 같이 동작한다.
먼저, 신호 선택부(11)는 제1포트(P1)를 통해 제1디시-버스로부터 제l디시-버스 신호(S1)인 FS1, SCLK1및 M_A01~ M_A31와 제2포트(P2)를 통해 제2디시-버스로부터 제2디시-버스 신호(S2)인 FS2, SCLK2및 M_A02~ M_A32를 인가받는데, 제1디시-버스를 통해 인가되는 제1인에이블 신호(EN1)나 제2디시-버스를 통해 인가되는 제2인에이블 신호(EN2)에 의해 두 개의 디시-버스 신호(S1, S2) 중에 제1디시-버스를 통해 인가되는 제l디시-버스 신호(S1)이나 제2디시-버스를 통해 인가되는 제2디시-버스 신호(S2) 중에 하나를 선택하여 데이타 발생부(12)에 인가한다.
이에, 해당 데이타 발생부(12)는 해당 신호 선택부(11)로부터 선택된 제1디시-버스 신호(S1)나 제2디시-버스 신호(S2)를 인가받고, 해당 선택된 디시-버스 신호(S1, S2) 중의 제1클럭 신호(SCLK1)나 제2클럭 신호(SCLK2)에 동기를 맞추어 모드, 어드레스 및 데이타를 생성하여 각 장치에서 필요로 하는 인터페이스 동작을 수행하게 된다.
그런데, 각 장치 중에 데이타 프로세서(Data Processor)는 해당 데이타 발생부(12)에서 생성된 데이타를 억세스(Access)하여 에러의 발생 유무를 확인하게 되는데, 선택된 하나의 디시-버스 신호(S1, S2)로만 모드, 어드레스 및 데이타를 출력하므로 선택되지 않은 디시-버스를 통해서는 각 장치에 인터페이스가 불가능하게 되어 있어 선택되지 않은 디시-버스의 에러 발생 유무를 판단하려면 선택되지 않은 디시-버스로 절체해서 해당 데이타 프로세서가 억세스할 수 있도록 해야만 하고 절체시에 통화의 단절, 시스템의 오동작 등이 발생시킬 수 있다.
이와 같이, 종래에는 선택된 하나의 디시-버스만 인터페이스가 가능하여 선택되지 않은 디시-버스의 에러 발생 유무를 판단할 때에 절체를 해야하고 절체 시에 통화의 단절 및 시스템의 오동작이 발생되는 문제점이 있었다.
상기한 문제점을 해결하기 위해, 본 고안은 전전자교환기의 링크보드에서 대기 상태인 디시-버스에 대한 루프백의 테스트를 통해 디시-버스의 절체없이도 에러를 미리 검출할 수 있도록 한 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 고안은 모드, 어드레스 및 데이타를 억세스하여 에러 발생 유무의 루프백 테스트하는 데이타 프로세서를 구비하는 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템에 있어서, 제1디시-버스를 통해 제1인에이블 신호와 제1디시-버스 신호를 인가받고 해당 제1디시-버스 신호 중의 제1클럭 신호에 동기를 맞추어 제1모드, 제1어드레스 및 제1데이타와 제1선택제어신호를 생성하며, 제1루프백 레지스터를 구비하여 해당 생성된 제1모드, 제1어드레스 및 제1데이타를 상기 데이타 프로세서에 억세스되도록 하는 제1데이타 발생부와; 제2디시-버스를 통해 제2인에이블 신호와 제2디시-버스 신호를 인가받고 해당 제2디시-버스 신호 중의 제2클럭 신호에 동기를 맞추어 제2모드, 제2어드레스 및 제2데이타와 제2선택제어신호를 생성하며, 제2루프백 레지스터를 구비하여 해당 생성된 제2모드, 제2어드레스 및 제2데이타를 상기 데이타 프로세서에 억세스되도록 하는 제2데이타 발생부와; 상기 두 개의 데이타 발생부로부터 인가되는 선택제어신호에 따라 상기 두 개의 데이타 발생부로부터 인가되는 제1모드, 제1어드레스 및 제1데이타나 제2모드, 제2어드레스 및 제2데이타 중의 하나를 선택하여 각 장치에 인터페이스되도록 하는 신호 선택부를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 전전자교환기의 링크보드에서 디시-버스의 인터페이스를 나타낸 구성 블록도.
도 2는 본 고안의 실시예에 따른 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템을 나타낸 구성 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 제1데이타 발생부 22 : 제2데이타 발생부
31 : 제1루프백 레지스터 32 : 제2루프백 레지스터
40 : 신호 선택부
본 고안의 실시예에 따른 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템은 도 2에 도시된 바와 같이, 제1데이타 발생부(21)와, 제2데이타 발생부(22)와, 신호 선택부(40)를 포함하여 이루어진다.
상기 제1데이타 발생부(21)는 제1루프백 레지스터(31)를 구비하며, 제1디시-버스를 통해 제1인에이블 신호(EN1)와 제1디시-버스 신호(S1)인 FS1, SCLK1및 M_A01~ M_A31를 인가받고 해당 제1디시-버스 신호(S1) 중의 제1클럭 신호(SCLK1)에 동기를 맞추어 제1모드, 제1어드레스 및 제1데이타(MAD1)와 제1선택제어신호(SEL1)를 생성하며, 데이타 프로세서에서 억세스할 수 있도록 해당 제1루프백 레지스터(31)에 해당 생성된 제1모드, 제1어드레스 및 제1데이타(MAD1)를 저장시킨다. 그리고, 해당 제1인에이블 신호(EN1)는 해당 제1디시-버스가 활성(Active) 상태 인지 대기 상태인지를 나타내는 신호이고, 해당 제1선택제어신호(SEL1)는 활성 제어신호인지 대기 제어신호인지를 나타낸다.
상기 제2데이타 발생부(22)는 제2루프백 레지스터(32)를 구비하며, 제2디시-버스를 통해 제2인에이블 신호(EN2)와 제2디시-버스 신호(S2)인 FS2, SCLK2및 M_A02~ M_A32를 인가받고 해당 제2디시-버스 신호(S2) 중의 제2클럭 신호(SCLK2)에 동기를 맞추어 제2모드, 제2어드레스 및 제2데이타(MAD2)와 제2선택제어신호(SEL2)를 생성하며, 데이타 프로세서에서 억세스할 수 있도록 해당 생성된 제2모드, 제2어드레스 및 제2데이타(MAD2)를 해당 제2루프백 레지스터(32)에 저장시킨다. 그리고, 해당 제2인에이블 신호(EN2)는 해당 제2디시-버스가 활성(Active) 상태 인지 대기 상태인지를 나타내는 신호이고, 해당 제2선택제어신호(SEL2)도 상기 제1선택제어신호(SEL1)와 같이 활성 제어신호인지 대기 제어신호인지를 나타낸다.
상기 신호 선택부(40)는 상기 제1과 제2데이타 발생부(21, 22)로부터 인가되는 제1과 제2선택제어신호(SEL1, SEL2)에 따라 상기 제1이나 제2데이타 발생부(21, 22)로부터 인가되는 제1모드, 제1어드레스 및 제1데이타(MAD1)나 제2모드, 제2어드레스 및 제2데이타(MAD2) 중의 하나를 선택하여 각 장치에 인터페이스되도록 한다.
본 고안의 실시예에 따른 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템은 다음과 같이 동작한다.
먼저, 제1루프백 레지스터(31)를 구비하는 제1데이타 발생부(21)에서는 제1디시-버스를 통해 제1인에이블 신호(EN1)와 제1디시-버스 신호(S1)인 FS1, SCLK1및 M_A01~ M_A31를 인가받고 해당 제1디시-버스 신호(S1) 중의 제1클럭 신호(SCLK1)에 동기를 맞추어 제1모드, 제1어드레스 및 제1데이타(MAD1)와 제1선택제어신호(SEL1)를 생성하며, 데이타 프로세서에서 억세스할 수 있도록 해당 제1루프백 레지스터(31)에 해당 생성된 제1모드, 제1어드레스 및 제1데이타(MAD1)를 저장시킨다.
그리고, 제2루프백 레지스터(32)를 구비하는 제2데이타 발생부(22)에서도 제2디시-버스를 통해 제2인에이블 신호(EN2)와 제2디시-버스 신호(S2)인 FS2, SCLK2및 M_A02~ M_A32를 인가받고 해당 제2디시-버스 신호(S2) 중의 제2클럭 신호(SCLK2)에 동기를 맞추어 제2모드, 제2어드레스 및 제2데이타(MAD2)와 제2선택제어신호(SEL2)를 생성하며, 데이타 프로세서에서 억세스할 수 있도록 해당 생성된 제2모드, 제2어드레스 및 제2데이타(MAD2)를 해당 제2루프백 레지스터(32)에 저장시킨다.
이에, 신호 선택부(40)는 상기 제1과 제2데이타 발생부(21, 22)로부터 인가되는 제1과 제2선택제어신호(SEL1, SEL2)에 따라 상기 제1이나 제2데이타 발생부(21, 22)로부터 인가되는 제1모드, 제1어드레스 및 제1데이타(MAD1)나 제2모드, 제2어드레스 및 제2데이타(MAD2) 중의 하나를 선택하여 각 장치에 인터페이스되도록 한다.
그런데, 만약 상기 제1디시-버스가 대기 상태이라고 하면, 상기 제1선택제어신호(SEL1)는 대기 제어신호이고 상기 제2선택제어신호(SEL2)는 활성 제어신호이므로 상기 신호 선택부(40)는 상기 제2데이타 발생부(22)를 선택하여 상기 생성된 제2모드, 제2어드레스 및 제2데이타(MAD2)를 각 장치에 필요로 하는 인터페이스 동작을 수행하게 된다.
그리고, 상기 제1선택제어신호(SEL1)에 의해 선택되지 않은 대기 상태인 상기 제1디시-버스의 루프백 테스트는 데이타 프로세서에 의해서 수행될 수 있는데, 해당 데이타 프로세서가 상기 제1데이타 발생부(21)에 구비된 제1루프백 레지스터(31)를 억세스함으로서 해당 루프백 테스트가 가능하다.
또한, 반대로 상기 제2디시-버스가 대기 상태일 경우도 상술한 바와 동일한 과정으로 해당 데이타 프로세서가 상기 제2데이타 발생부(22)에 구비된 제2루프백 레지스터(32)를 억세스함으로서 해당 루프백 테스트가 가능하다.
이상과 같이, 본 고안에 의해 전전자교환기의 링크보드에서 데이타 프로세서가 각 루프백 레지스터를 억세스하므로 대기 상태인 디시-버스에 대해서도 루프백의 테스트가 가능하여 디시-버스의 절체없이도 에러를 미리 검출할 수 있다.
Claims (1)
- 모드, 어드레스 및 데이타(MAD1, MAD2)를 억세스하여 에러 발생 유무의 루프백 테스트하는 데이타 프로세서를 구비하는 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템에 있어서, 제1디시-버스를 통해 제1인에이블 신호(EN1)와 제1디시-버스 신호(S1)를 인가받고 해당 제1디시-버스 신호(S1) 중의 제1클럭 신호(SCLK1)에 동기를 맞추어 제1모드, 제1어드레스 및 제1데이타(MAD1)와 제1선택제어신호(SEL1)를 생성하며, 제1루프백 레지스터(31)를 구비하여 해당 생성된 제1모드, 제1어드레스 및 제1데이타(MAD1)를 상기 데이타 프로세서에 억세스되도록 하는 제1데이타 발생부(21)와; 제2디시-버스를 통해 제2인에이블 신호(EN2)와 제2디시-버스 신호(S2)를 인가받고 해당 제2디시-버스 신호(S2) 중의 제2클럭 신호(SCLK2)에 동기를 맞추어 제2모드, 제2어드레스 및 제2데이타(MAD2)와 제2선택제어신호(SEL2)를 생성하며, 제2루프백 레지스터(32)를 구비하여 해당 생성된 제2모드, 제2어드레스 및 제2데이타(MAD2)를 상기 데이타 프로세서에 억세스되도록 하는 제2데이타 발생부(22)와; 상기 두 개의 데이타 발생부(21, 22)로부터 인가되는 선택제어신호(SEL1, SEL2)에 따라 상기 두 개의 데이타 발생부(21, 22)로부터 인가되는 제1모드, 제1어드레스 및 제1데이타(MAD1)나 제2모드, 제2어드레스 및 제2데이타(MAD2) 중의 하나를 선택하여 각 장치에 인터페이스되도록 하는 신호 선택부(40)를 포함하여 이루어진 것을 특징으로 하는 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960045608U KR200167747Y1 (ko) | 1996-12-04 | 1996-12-04 | 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960045608U KR200167747Y1 (ko) | 1996-12-04 | 1996-12-04 | 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980032722U KR19980032722U (ko) | 1998-09-05 |
KR200167747Y1 true KR200167747Y1 (ko) | 2000-02-01 |
Family
ID=19477275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960045608U KR200167747Y1 (ko) | 1996-12-04 | 1996-12-04 | 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200167747Y1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010066161A (ko) * | 1999-12-31 | 2001-07-11 | 김진찬 | 이중화 링크 진단 장치 |
-
1996
- 1996-12-04 KR KR2019960045608U patent/KR200167747Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980032722U (ko) | 1998-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6952404B2 (en) | Communication system and communication control method | |
JPH06249919A (ja) | 半導体集積回路装置の端子間接続試験方法 | |
KR200167747Y1 (ko) | 전전자교환기의 링크보드에서 디시-버스 루프백 테스트 시스템 | |
EP1104579B1 (en) | Memory supervision | |
GB2158326A (en) | Testing arrangements of a digital switching systems | |
JP2936807B2 (ja) | 集積回路 | |
JP3445443B2 (ja) | 通信制御方法 | |
KR100279714B1 (ko) | 클록 생성기 장치 | |
JP3095060B2 (ja) | Atmスイッチ装置 | |
JP3181485B2 (ja) | 通信装置の監視システム | |
KR100220228B1 (ko) | 이중화구조에 있어서 상태천이제어장치 | |
JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
KR0123258B1 (ko) | 기본 속도 정합 회로 보드 테스트 지그 보드 | |
KR100210815B1 (ko) | 안내방송 메시지용 메모리에 대한 읽기 모드 제어신호 발생장치 | |
JPH0398320A (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
KR970009755B1 (ko) | 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기 | |
KR100247033B1 (ko) | 동기식 전송시스템에서 데이터 통신 채널의 클럭 장애 검출 및 보상장치 | |
KR0120613Y1 (ko) | 불량구간추적이 용이한 디지탈 가입자 보드 시험장치 | |
KR20000074220A (ko) | 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법 | |
KR960025007A (ko) | 노드 유지 보수 버스의 이중화 장치 | |
KR19980015128A (ko) | 전전자 교환기의 온-라인 테스트 장치(apparatus for on line test in switch) | |
JPH0151226B2 (ko) | ||
JPH05327671A (ja) | 冗長構成装置 | |
KR20010054074A (ko) | 교환시스템에서 우선가입자인터페이스회로 시험방법 | |
JPH0818662A (ja) | 交換機スイッチングネットワーク試験方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20081031 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |