JPS63156465A - 時間スイツチ回路のデ−タ格納域監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 データ格納域において時間の経過と共に未使用となる格
納域に試験パターンデータを書き込み、そして読み出し
てそのデータをチェックする。

〔産業上の利用分野〕

本発明は時間スイッチ回路のデータ格納域監視方式に関
し、更に詳しく言えば、使用格納域及び未使用格納域が
時々刻々変動しているデータ格納域のエラー監視を行な
う時間スイッチ回路のデータ格納域監視方式に関する。

時分割交換機、コンピュータ等のディジタル処理システ
ムにおいては、データメモリの使用が不可欠である。そ
のメモリは近年においては、殆どＬＳＩメモリを使用し
ている。このメモリにおいても、他のデータ格納装置と
同様、そこにエラー発生要因を含んでいる。従って、そ
の製造、使用等において、エラー監視をする必要がある
。

〔従来の技術〕

第４図はディジタル通信網の同期端局装置、交換機等で
回線設定をするための時間スイッチ装置の構成を示す。

この図において、５０．５２はデータメモリ　（時間ス
イッチ）、５４はセレクタ（空間スイッチ）、５６は制
御メモリを示す。そのデータメモリ５０へのデータ人力
１も、又データメモリ５２へのデータ人力２も時分割多
重されたフレーム構成で入力される。それら各データ入
力へ入力される時分割多重データはそれらデータについ
ての回線設定を行なうべくその設定呼の発生に応答して
制御メモリ５６に書き込まれた回線設定データが順次に
読み出され、そのデータによるデータメモリ５０．５２
のアクセス制御（メモリ５０．５２がシーケンシャルラ
イトのときにはランダムリード等）及びセレクタ５４の
選択制御を生ぜしめてデータ入力１．　２とデータ出力
との間でタイムスロット入替え（つまり回線設定）を行
なう。

このような回線設定のために用いられるデータメモリ５
０．５２は、例えば０ＭＯ３ＦＥＴメモリから構成され
ており、その使用後においてハード的乃至ソフト的エラ
ーが生ずることがあるので、そのための対策が採られて
いる。それは時間スイッチ装置に入力されるフレームの
空きタイムスロットに試験パターンを挿入してこれをチ
ェックすることによりデータメモリ５０．５２に生ずる
ことがあるエラーを監視するというものである。

〔発明が解決しようとする問題点〕

上述従来技法は空きタイムスロットを用いて試験パター
ンをメモリに書き込み、そして読み出してエラー監視を
行なうもので、データメモリの任意のタイムスロットを
用いてメモリエラー監視を行なうものではなかった。従
って、データメモリのエラー監視は固定的なもので、エ
ラー検出確率は低く、時間スイッチ、ひいてはシステム
の信頼性の向上を阻む一要因になっている。

本発明は、斯かる問題点に鑑みて創作されたもので、動
作中にあるデータ格納域をその動作時系列上の各動作単
位時間毎にその未使用格納域のエラー監視を行なってシ
ステムの信頼性向上に寄与せしめる時間スイッチ回路の
データ格納域監視方式を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。この図におい
て、６は選択手段であり、これは入力データ又は試験パ
ターンデータ送出手段４からの試験パターンデータをデ
ータ格納域２へ選択的に出力するものである。データ格
納域２はタイムスロット対応でデータを書き込み、読み
出すものである。８はデータ格納域２から読み出された
試験パターンデータを取り込む取込み手段である。１０
は取込み手段８からのデータのエラーチェックを行なう
エラーチェック手段である。１２はデータ格納域２の使
用格納域及び未使用格納域のため情報に基づく選択手段
６及び取込み手段８の選択制御、並びにデータ格納域２
へのデータの書込み及び読出し制御を行なう制御手段で
あり、この手段の制御の下に試験パターンデータ送出手
段４からのデータを選択手段６を介してデータ格納域２
に書き込み、そしてそこから読み出されたデータを取込
み手段８を介して取り込んでそのエラーチェックをエラ
ーチェック手段１０で行なうようにして本発明方式を構
成したものである。

〔作　用〕

制御手段１２は入力データのための情報により入力デー
タを選択手段６を介してデータ格納域２へ与え、そのデ
ータの使用格納域への書込み及び読出しを行なって出力
する。制御手段１２は未使用格納域情報により試験パタ
ーンデータを選択手段６を介してデータ格納域２へ与え
る。制御手段１２はその試験パターンデータの未使用格
納域への書込み及び読出しを生ぜしめる。こうして読み
出されたデータを取込み手段８を介して取り込んでその
データのエラーチェックがエラーチェック手段１０で行
なわれる。

未使用格納域がデータ格納域内で時間の経過と共に移り
変わり得るシステムにおけるデータ格納域のエラー検出
確率は向上する。

〔実施例〕

第２図は本発明の一実施例を示す。この実施例はディジ
タル通信網内の同期端局装置の時間スイッチ装置につい
ての例である。この図において、参照番号５０．５２，
５４．５６は第４図従来時間スイッチの説明で用いた参
照番号５０．５２゜５４．５６と同一構成要素の参照の
ために用いである。データメモリ５０．５２は第１図の
データ格納域２の例である。制御メモリ５６は第１図の
制御手段ＩＯの例である。第２図の制御メモリ５６は未
使用タイムスロット対応のデータメモリ５０．５２の書
込み及び読出しが制御メモリ５６によって生ぜしめられ
るとき後述の如きセレクタ５８．６０．６２の選択動作
を生せしめるようにそれらへのタイミング信号（選択信
号の切替え）を与えるように構成されている点において
、第４図の制御メモリ５６とは相違する。セレクタ５８
゜６０は２つの入力を有し、その各一方の入力にｎチャ
ネルの入力信号即ちｎ多重度の多重信号がフレーム形式
で与えられ、又各地方の入力に試験パターンデータ発生
器６６　（第１図の試験パターンデータ発生手段４）の
出力が接続されている。セレクタ５８．６０が第１図の
選択手段６の例である。セレクタ６２は２つの入力を有
し、その各入力は各別にデータメモリ５０．５２の出力
を受け、セレクタ６２の出力はパターン照合部６８へ接
続されている。セレクタ６２が第１図の取込み手段８の
例であり、パターン照合部６８が第１図のエラーチェッ
ク手段１０の例である。

上述構成の下において如何にして本発明の目的が達成さ
れるかを以下に説明する。

説明を簡略化するために、第３図に示す回線設定例を用
いる。第３図（ａｌに示す如き入力データのデータ人力
■及びデータ人力２への入力に対し第３図（Ｃ）に示す
如き出力データをセレクタ５４の出力から出力したい呼
が発生したものとする。第３図の各区分域はタイムスロ
ットを表わす。又、■〜■は第２図の■〜■に対応する
。

この呼の発生に対して制御メモリ５６には、図示しない
発生器に応答する公知の回線設定制御手段により第３図
（ｂｌに示す如きタイムスロット入替えを生せしめるた
めの回線設定データ（タイムスロット交換データ）が書
き込まれ、このデータに基づきデータメモリ５０．５２
のアクセス処理が行なわれると、各メモリ５０．５２の
出力には第３図（ｂ）に示す如きデータが生ぜしめられ
る。これら出力データを制御メモリ５６の制御の下にセ
レクタ５４を介して選択して出力すればその出力には第
３図（Ｃ）に示す如き出力データが現われる。

このような回線設定処理（交換処理）においては、上述
のところから明らかなように、データメモリ５０では第
３図の図示例の第３及び第４の大タイムスロットは使用
されていないし、データメモリ５２で第３図の図示例の
第１及び第２の大タイムスロットは使用されていない。

このことは制御メモリ５６に書き込まれた交換データに
より判ることなので、それら人タイムスロットにおいて
セレクタ６０．５８を試験パターンデータ発生手段４側
へ切り替えさせるタイミング信号を制御メモリ５６から
セレクタ６０．５８へ与え、文箱１及び第２の出タイム
スロットではデータメモリ５２の出力を、第３及び第４
の出タイムスロットではデータメモリ５０の出力をパタ
ーン照合部６８へ切り替えて接続させるタイミング信号
を制御メモリ５６からセレクタ６２へ与える。

こうすることによって、上述交換処理が行なわれるとき
、試験パターンデータがデータメモリ５２の第１及び第
２のタイムスロットに対応するデータ域に、又データメ
モリ５０の第３及び第４のタイムスロットに対応するデ
ータ域に書き込まれ、そして読み出される。その読み出
された各出タイムスロツト対応のデータのうちの第１及
び第２の出タイムスロツト対応のデータはデータメモリ
５２から読み出され、セレクタ６２を介してパターン照
合部６８へ与えられ、文筆３及び第４の出タイムスロツ
ト対応のデータはデータメモリ５０から読み出されセレ
クタ６２を介してパターン照合部６日へ与えられる。

こうしてパターン照合部６８へ与えられる各タイムスロ
ットのデータはそこで試験パターンデータと照合される
。それら両者間に不一致が生じたときパターン照合部６
８からエラー出力信号が発生される。その信号は通常２
重化されている時間スイッチ装置を通常時使用側から異
常時使用側へ切り換えるのに使用される。

なお、上記実施例におけるデータメモリは２つ以外のも
のであってもよい。又、試験パターンデータによるエラ
ー監視が為される未使用格納域は、必ずしもタイムスロ
ットのみに対応する関係になくともよい。エラーチェッ
クはパターン照合でなくともよい。

〔発明の効果〕

以上述べたように本発明によれば、未使用格納域が時間
の経過と共に移り変わるデータ格納域のエラー検出確率
が向上し、エラー監視の強化が図れる。従って、この種
データ格納域を用いるソステムの信頼性の向上となる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図は第２図実施例の回線設定例を示す図、第４図は
従来の時間スイッチ装置例を示す図である。 第１図及び第２図において、 ２はデータ格納域（データメモリ５０．５２）、４は試
験パターンデータ送出手段（試験パターンデータ発生器
６６）、 ６は選択手段（セレクタ５８．６０）、８は取込み手段
（セレクタ６２）、 １０はエラーチェック手段（パターン照合部６８）、 １２は制御手段（制御メモリ５６）である。 特　許　出　願　人　　冨士通株式会社５、苑〔東の時
開スイッ手（屓４列 第４図

Claims (1)

【特許請求の範囲】
1. （１）タイムスロット対応でデータを書き込み、読み出
   すデータ格納域（２）と、 試験パターンデータ送出手段（４）と、 入力データ又は試験パターンデータを前記データ格納域
   （２）に選択的に入力する選択手段（６）と、 前記データ格納域（２）から読み出された試験パターン
   データを取り込む取込み手段（８）と、該取込み手段（
   ８）からのデータのエラーチェックを行なうエラーチェ
   ック手段（１０）と、前記データ格納域（２）内の使用
   格納域及び未使用格納域のための情報に基づく選択手段
   （６）及び取込み手段（８）の選択制御、並びに前記デ
   ータ格納域（２）へのデータの書込み及び読出し制御を
   行なう制御手段（１２）とを有し、 該制御手段（１２）の制御の下に試験パターンデータ送
   出手段（４）からのデータを前記選択手段（６）を介し
   て前記データ格納域（２）の未使用格納域に書き込んで
   読み出し、その読み出されたデータを取込み手段（８）
   を介して取り込んでそのエラーチェックをエラーチェッ
   ク手段（１０）で行なうことを特徴とする時間スイッチ
   回路のデータ格納域監視方式。