JP2755956B2 - 交換システムの信号装置毎の内部情報収集方式 - Google Patents

交換システムの信号装置毎の内部情報収集方式

Info

Publication number
JP2755956B2
JP2755956B2 JP63145276A JP14527688A JP2755956B2 JP 2755956 B2 JP2755956 B2 JP 2755956B2 JP 63145276 A JP63145276 A JP 63145276A JP 14527688 A JP14527688 A JP 14527688A JP 2755956 B2 JP2755956 B2 JP 2755956B2
Authority
JP
Japan
Prior art keywords
internal information
processing
signal device
line corresponding
state transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63145276A
Other languages
English (en)
Other versions
JPH01314092A (ja
Inventor
正則 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63145276A priority Critical patent/JP2755956B2/ja
Publication of JPH01314092A publication Critical patent/JPH01314092A/ja
Application granted granted Critical
Publication of JP2755956B2 publication Critical patent/JP2755956B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description

【発明の詳細な説明】 〔概要〕 時分割通話路の入側及び出側に信号装置を有する交換
機システムにおける各信号装置の内部情報を収集する交
換機システムの信号装置毎の内部情報収集方式に関し、 交換機システムの信号装置毎の内部情報の収集効率の
向上等を図ることを目的とし、 一方の信号装置が時分割通話路を介して他方の信号装
置に接続され、各信号装置は、主制御装置の統御の下に
ある状態遷移規定に従って遷移した状態遷移に応じた処
理を行なう処理手段を有する回線対応部を複数有する交
換機システムにおける各信号装置毎に、その回線対応部
の処理手段、書込み手段、共通メモリ、及びデバッガを
共通バスに接続し、主制御装置の統御の下にある状態遷
移規定に従って遷移した状態遷移に応じた処理を回線対
応部の処理手段で行なうのに先立って、状態遷移に関す
る情報を書込み手段によって、共通バスを介して共通メ
モリに書き込み、その内部情報をデバッガにより読み出
すように構成した。
〔産業上の利用分野〕
本発明は、時分割通話路の入側及び出側に信号装置を
有する交換機システムにおける各信号装置の内部情報を
収集する交換機システムの信号装置毎の内部情報収集方
式に関する。
〔従来の技術〕
近年、LSI技術の発展に伴って、1つの装置内に複数
のプロセッサを備えて分散処理する所謂マルチプロセッ
サ方式が普及している。
例えば、回線交換処理やパケット交換処理を行なう交
換機においても、負荷の分散及び信頼性向上のために、
上述したマルチプロセッサを用いて処理を行なってい
る。
特に、ISDNに対応した交換機においては、1本の回線
に種類の異なる複数の端末装置(電話機,ファクシミリ
装置,パケット端末装置等)が接続されるので、各種の
通信プロトコルに対応するために、処理能力の高いプロ
セッサを複数個用いて並列処理する方式が考えられる。
〔発明が解決しようとする課題〕
ところで、プロセッサを用いたシステムにおいては、
障害発生に備えてあるいは障害発生時に、プロセッサの
処理に関する情報(内部情報)を収集し、その収集した
情報に基づいて障害の解析,復旧を行なう必要がある。
例えば、内部情報収集方式の代表的なものとして、
エミュレータ等のデバッグシステムを用いてプロセッサ
の内部情報を収集する方式、プロセッサに内部情報収
集用のハードウェアを追加する方式があげられる。
ところが、マルチプロセッサ方式に上述の内部情報収
集方式を適用すると、装置が複雑になったり、改造を要
する等の理由により、内部情報収集の効率が悪いという
問題点があった。
例えば、の方式にあっては、複数のプロセッサのそ
れぞれにデバッグシステムが必要であり、プロセッサ数
が多いシステムにおいては適用不可能である。また、
の方式にあっては、各プロセッサの処理が複雑になれば
なるほど、追加するハードウェアも膨大になると共に、
既にプロセッサのハードウェアが固定化されたものに対
しては適用不可能である。
従って、障害が発生した時点で、該当するプロセッサ
にエミュレータ等のデバッグシステムを接続し、内部情
報を収集することになり、収集効率は著しく低下する。
本発明は、このような点にかんがみて創作されたもの
であり、交換機システムの信号装置毎の内部情報の収集
効率の向上等を達成し得る交換機システムの信号装置毎
の内部情報収集方式を提供することを目的としている。
〔課題を解決するための手段〕
第1図は、本発明の原理ブロック図である。
図において、本発明は、一方の信号装置101が時分割
通話路を介して他方の信号装置101に接続され、各信号
装置101は、主制御装置171の統御の下にある状態遷移規
定に従って遷移した状態遷移に応じた処理を行なう処理
手段121を有する回線対応部111を複数有する交換機シス
テムの前記各信号装置101に、 共通バス181と、 該共通バス181に接続される共通メモリ141と、 前記処理手段121によって処理を行なうのに先立っ
て、状態遷移に関する内部情報を前記共通バス181を介
して前記共通メモリ141に格納する回線対応部111毎の書
込み手段131と、 前記共通バス181に接続され、前記共通メモリ141に格
納された前記内部情報を読み出すデバッガ151とを備え
て構成される。
〔作用〕
交換機システムはの各信号装置101毎に、主制御装置1
71の統御の下にある状態遷移規定に従って遷移した状態
遷移に応じた処理を処理手段121で行なうのに先立っ
て、状態遷移に関する情報が書込み手段131によって共
通バス181を介して共通メモリ141に書き込まれる。
そして、共通メモリ141に格納された内部情報は、デ
バッガ151により読み出して障害の検証に供される。
従って、信号装置101毎に複数有する回線対応部111毎
の処理手段121が遷移状態毎にその遷移状態に応じた処
理を行なうのに先立って各回線対応部111の内部情報が
当該回線対応部111の書込み手段131によって共通メモリ
141に格納され、デバッガ151による読み出しが行なわれ
るから、各信号装置101毎の内部情報の収集効率の向上
が図れる。又、共通メモリ141に格納されてデバッガ151
により読み出される内部情報は、主制御装置171の障害
発生時にその障害解析に用いることができ、主制御装置
171に発生した障害解析に役立たせることができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に
説明する。
第2図は、本発明の内部情報収集方式を適用した交換
機システムの構成を示す。また、第3図は本発明の内部
情報収集方式を適用した信号装置の構成を示す。
I.実施例と第1図との対応関係 ここで、本発明の実施例と第1図との対応関係を示し
ておく。
処理装置111は、回線対応部311,312,・・・,319に相
当する。
処理手段121は、中央制御部(CC)321,主記憶部(M
M)323に相当する。
書込み手段131は、CC321,MM323,チャネル制御部(CH
C)331に相当する。
共通メモリ141は、共通メモリ341に相当する。
読出し手段151は、デバッガ351に相当する。
以上のような対応関係があるものとして、以下本発明
の実施例について説明する。
II.実施例の構成 第2図に示した交換機システムは、本発明の内部情報
収集方式を適用した2つの信号装置211,241と、加入者
間の通話路を形成するための時分割通話路221と、この
交換機システムの全体の制御を行なう主制御装置(MP)
231とを備えている。
信号装置211,241は、加入者線に接続されている(実
際は集線装置等(図示せず)を介して接続されてい
る)。
信号装置211,241は、加入者から送られてくる信号あ
るいはMP231からの指示に基づいてレイヤー2の処理
(データリンクレベルの処理)を行なう。また、MP231
は、時分割通話路221あるいは信号装置241にける処理結
果に基づいて、レイヤー3の処理(ネットワークレベル
の処理)を行なう。時分割通話路221は、MP231の制御に
よって通話路を形成する。
例えば、信号装置211側に収容されている加入者は、
Dチャネルを介して発呼情報を信号装置211はに送り、
信号装置211処理結果をMP231に供給する。MP231は信号
装置211の処理結果に基づいて時分割通話路221における
通話路を形成すると共に、信号装置241から信号装置241
側に収容されている加入者に対する着呼処理を行なう。
以後、加入者間では、Bチャネルを介してデータ通信が
可能になる。
第3図に、信号装置211の詳細な構成を示す。
信号装置211は、呼の設定等の処理を行なう複数の回
線対応部311,312,・・・,319と、この信号装置211とMP2
31との間でデータのやりとりを行なうための共通部361
と、各回線対応部とMP231との間で入出力するデータや
各信号対応部における内部情報を一時格納する共通メモ
リ341と、共通メモリ341に格納した各回線対応部の内部
情報を読み出すためのデバッガ351と、多重度の変換を
行なう多重分離装置371とを備えている。
多重分離装置371は、加入者側から送られてくる信号
やデータを各信号対応部に分配する。各回線対応部,共
通メモリ341,デバッガ351及び共通部361は、共通バス38
1に接続されている。また、共通部361は、多重分離装置
371及びMP231に接続されている。
また、回線対応部311は、処理を行なうCC321と、CC32
1が処理を行なうプログラムを格納するMM323と、多重分
離装置371を介した信号の入出力を制御するCHC333と、
共通バス381を介して信号の入出力を制御するCHC331と
を備えている。CC321,MM323,CHC331,333は、バス接続さ
れている。
尚、回線対応部312〜319の構成は、回線対応部311と
同じであるものとする。
III.実施例の動作 次に、上述した本発明実施例の動作を説明する。
第4図は、信号装置211の回線対応部311における動作
手順を示す。
以下、第2図〜第4図を参照する。
先ず、回線対応部311が起動されると、CC321はMM323
のプログラムに基づいて初期設定を行なう(ステップ41
1)。その後、MP231からの指示あるいは多重分離装置37
1を介した加入者からの信号が供給されるまで待機状態
(安定状態)に入る(ステップ412)。
ステップ412の安定状態にあるときに、MP231あるいは
多重分離装置371から割込み信号が回線対応部311に供給
されると、CC321は、その割込み信号に応じた処理を行
なうためにMM323の該当するプログラムを実行して処理
の起動を行なう(ステップ413)。
次に、CC321は、内部情報として実行する処理の識
別番号,割込み信号の発生時刻を共通メモリ341に書
き込む(ステップ414)。
内部情報の書込みが終了すると、次にCC321は、ステ
ップ413で起動した処理を実行し、該当する処理が終了
すると、再び安定状態に戻る(ステップ412)。
このように、ある安定状態から状態遷移規定に従って
状態遷移を行なう前に、その状態遷移に関する情報(時
刻と処理の識別番号)を共通メモリ341に書き込む。状
態遷移毎にこの内部情報書込み処理を行なう。
また、回線対応部312〜319においても同様にして、そ
れぞれの内部情報を共通メモリ341に書き込む。
共通メモリ341は、各回線対応部とMP231とのデータの
入出力のためのメモリであり、その容量の一部を上述の
内部情報収集用に確保しておくため、内部情報収集用の
領域がオーバーフローする前に格納された内部情報を読
み出す必要がある。デバッガ351は、定期的あるいは格
納されている内部情報がオーバーフローする前に、共通
メモリ341の所定領域に格納されている内部情報を読み
出す。尚、読み出した内部情報は、例えば監視装置(図
示せず)等に備わったプリンタから印字する。
IV.実施例のまとめ このように、回線対応部311〜319のそれぞれは、通常
は安定状態にあり、MP231あるいは多重分離装置371から
の割込みが発生したときに、状態遷移規定に基づいて処
理を行なう。その際、該当する回線対応部(割込みが発
生した回線対応部)は、割込みが発生した時刻と処理の
識別番号とを共通メモリ341に格納する。
従って、内部情報の収集は、デバッガ351によって共
通メモリ341の所定領域に格納された情報を読み出すだ
けでよく、収集効率を上げることができる。
また、各回線対応部においては、処理の分岐前に内部
情報を共通メモリ341に格納するだけでよく、通常運用
時の処理タイミングに与える影響がほとんどなく、通常
の運用時にこの内部情報収集動作を行なうことも可能と
なる。
また、通常運用とは別に障害の検証を行なう場合に
も、各回線対応部に外部から試験信号を供給し、その後
デバッガ351によって共通メモリ341の読出しを行なうだ
けでよいので、内部情報収集に要する工数を減らすこと
ができる。
更に、信号装置211あるいは信号装置241においては、
ハードウェアの変更としては、デバッガ351を追加する
だけでよいので構成の変更も容易である。特に、交換機
システムにおいては、各機能ユニットが基板単位にまと
められており、デバッガ351を搭載した基板を空きスロ
ットに挿入するか、あるいは回線対応部311〜319の何れ
かを搭載した基板をデバッガ351を搭載した基板に置き
換えるだけでよい。
V.発明の変形態様 なお、上述した本発明の実施例にあっては、同一の処
理を行なう複数の回線対応部311〜319から内部情報を収
集する場合を考えたが、機能を分散した複数の処理シス
テムの内部情報を収集する場合にも適用することができ
る。
また、実施例では、内部情報として発生時刻と実行処
理の識別番号の2つを考えたが、共通メモリ341の容量
に余裕があれば、これら以外の詳細な情報(CC321の内
部レジスタの値等)を収集するようにしてもよい。
更に、「I.実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように本発明によれば、交換システムの信号
装置毎に複数設けられている回線対応部毎の処理手段が
遷移状態毎にその遷移状態に応じた処理を行なうのに先
立って、各回線対応部の内部情報が当該回線対応部の書
込み手段によって共通メモリに格納され、デバッガによ
る読み出しが行われるから、各信号装置毎の内部情報の
収集効率の向上が図れう。又、共通メモリに格納されて
デバッガにより読み出される内部情報は、主制御装置の
障害発生時にその障害解析に用いることができ、主制御
装置に発生した障害の障害解析に役立させることができ
る。
【図面の簡単な説明】
第1図は本発明の内部情報収集方式の原理ブロック図、 第2図は本発明の内部情報収集方式を適用した交換機シ
ステムの構成図、 第3図は実施例の信号装置の構成図、 第4図は実施例の回線対応部の動作説明図である。 図において、 111は処理装置、121は処理手段、131は書込み手段、141
は共通メモリ、151は読出し手段、211,241は信号装置、
221は時分割通話路、231はMP、311,312,・・・,219は回
線対応部、321はCC、323はMM、331,333はCHC、341は共
通メモリ、351はデバッガ、361は共通部、371は多重分
離装置である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】一方の信号装置が時分割通話路を介して他
    方の信号装置に接続され、各信号装置は、主制御装置の
    統御の下にある状態遷移規定に従って遷移した状態遷移
    に応じた処理を行なう処理手段を有する回線対応部を複
    数有する交換機システムの信号装置毎の内部情報収集方
    式において、 前記各信号装置は、 共通バスと、 該共通バスに接続される共通メモリと、 前記処理手段によって処理を行なうのに先立って、状態
    遷移に関する内部情報を前記共通バスを介して前記共通
    メモリに格納する回線対応部毎の書込み手段と、 前記共通バスに接続され、前記共通メモリに格納された
    前記内部情報を読み出すデバッガとを備えて構成したこ
    とを特徴とする交換機システムの信号装置毎の内部情報
    収集方式。
JP63145276A 1988-06-13 1988-06-13 交換システムの信号装置毎の内部情報収集方式 Expired - Lifetime JP2755956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63145276A JP2755956B2 (ja) 1988-06-13 1988-06-13 交換システムの信号装置毎の内部情報収集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63145276A JP2755956B2 (ja) 1988-06-13 1988-06-13 交換システムの信号装置毎の内部情報収集方式

Publications (2)

Publication Number Publication Date
JPH01314092A JPH01314092A (ja) 1989-12-19
JP2755956B2 true JP2755956B2 (ja) 1998-05-25

Family

ID=15381392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63145276A Expired - Lifetime JP2755956B2 (ja) 1988-06-13 1988-06-13 交換システムの信号装置毎の内部情報収集方式

Country Status (1)

Country Link
JP (1) JP2755956B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533288A (en) * 1978-08-31 1980-03-08 Fujitsu Ltd Hysteresis recording control system of multi-processor system
JPS63147243A (ja) * 1986-12-10 1988-06-20 Fuji Electric Co Ltd マルチプロセツサシステムのトレ−ス情報監視方法

Also Published As

Publication number Publication date
JPH01314092A (ja) 1989-12-19

Similar Documents

Publication Publication Date Title
US4371754A (en) Automatic fault recovery system for a multiple processor telecommunications switching control
JP2006259869A (ja) マルチプロセッサシステム
US3964055A (en) Data processing system employing one of a plurality of identical processors as a controller
CN110286852A (zh) 双控构架分布式存储系统、数据读取方法、装置和存储介质
JP2755956B2 (ja) 交換システムの信号装置毎の内部情報収集方式
JP2519276B2 (ja) 障害情報収集処理方式
JP2877095B2 (ja) マルチプロセッサシステム
JPH06236299A (ja) システム監視方法及び監視装置
US5295177A (en) Automatic terminal start/stop verification system using call processing simulator
JPS63156465A (ja) 時間スイツチ回路のデ−タ格納域監視方式
US4649534A (en) Telecomputer package switching system
JPH1027115A (ja) コンピュータシステムの障害情報採取回路
JP2600614B2 (ja) 障害情報収集可能な交換システム
JP4795147B2 (ja) 伝送装置
JP2002063078A (ja) F/wアクセス処理装置
JP3042034B2 (ja) 障害処理方式
JP3090106B2 (ja) 通話路監視システム及び監視方法並びに監視方法を実行するためのプログラムを記録した記録媒体
SU1569843A1 (ru) Многопроцессорна вычислительна система
JPH02307124A (ja) 割込み制御方式
JP2000242523A (ja) マイクロプロセッサおよびデバッグ装置
SU1571599A1 (ru) Устройство дл сопр жени процессора с многоблочной пам тью
JP4174272B2 (ja) デバイス制御装置
CA1229400A (en) Telecommunications packet switching system
JP2583169B2 (ja) 通信処理装置の運用プログラム切替方法
KR0123258B1 (ko) 기본 속도 정합 회로 보드 테스트 지그 보드