JPH03101463A - 通話路試験方式 - Google Patents
通話路試験方式Info
- Publication number
- JPH03101463A JPH03101463A JP23700289A JP23700289A JPH03101463A JP H03101463 A JPH03101463 A JP H03101463A JP 23700289 A JP23700289 A JP 23700289A JP 23700289 A JP23700289 A JP 23700289A JP H03101463 A JPH03101463 A JP H03101463A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- subscriber
- act
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- 238000010998 test method Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 26
- 230000000694 effects Effects 0.000 abstract description 7
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 230000005236 sound signal Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 235000010842 Sarcandra glabra Nutrition 0.000 description 1
- 240000004274 Sarcandra glabra Species 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の加入者が収容された交換システムの試
験、診断における障害切分け、修復確認方法に関するも
のである。
験、診断における障害切分け、修復確認方法に関するも
のである。
従来の装置は、日本電信電話公社発行のディジタル交換
機ハードウェアの応用(1)に記載されているように、
加入者線インタフェース装置の2重化部分は、上位装置
とのインタフェース部分のみであり、系選択後の処理部
は1重化構成であった。また、系選択方法としては、A
CT状態、SBY状態を示す系選択信号が、ハイウェイ
とは別線で加入者線インタフェース装置と接続されてい
た。
機ハードウェアの応用(1)に記載されているように、
加入者線インタフェース装置の2重化部分は、上位装置
とのインタフェース部分のみであり、系選択後の処理部
は1重化構成であった。また、系選択方法としては、A
CT状態、SBY状態を示す系選択信号が、ハイウェイ
とは別線で加入者線インタフェース装置と接続されてい
た。
また加入者線インタフェース装置は、1:1に上位装置
と接続される構成をとり、複式に接続する構成ではなか
った。
と接続される構成をとり、複式に接続する構成ではなか
った。
試験の方法としては、ACT系にてコールバイコールに
コーディングによりディジタルよりアナログ信号に変換
し、アログ信号で折り返し、再度アナログ信号よりディ
ジタル化する試験方式がとられていた。
コーディングによりディジタルよりアナログ信号に変換
し、アログ信号で折り返し、再度アナログ信号よりディ
ジタル化する試験方式がとられていた。
また試験パターンは、400H2の信号周波数をデジタ
ルPCM化し、信号のパワー及び零交さ回数を検出する
方法をとり特殊な試験用装置を用いて試験していた。
ルPCM化し、信号のパワー及び零交さ回数を検出する
方法をとり特殊な試験用装置を用いて試験していた。
またハイウェイ上のデジタルパターンは、ホットスタン
バイの運用をしているため、ACT系、SBY系は同一
のデジタルパターンが送受信されていた。
バイの運用をしているため、ACT系、SBY系は同一
のデジタルパターンが送受信されていた。
上記従来技術は、ACT状態とSBY状態の系構成とし
ていた。従いSBY状態では予備系として動作している
だけであり、予防保全並びに診断修復確認のための試験
手段を持っていない。本発明は、上記交換システムの片
系を試験装置及び被試験装置として用いる方法であり、
ACT系の処理に影響を与えず試験1診断が可能となる
セパレート状態を提供する事にある。
ていた。従いSBY状態では予備系として動作している
だけであり、予防保全並びに診断修復確認のための試験
手段を持っていない。本発明は、上記交換システムの片
系を試験装置及び被試験装置として用いる方法であり、
ACT系の処理に影響を与えず試験1診断が可能となる
セパレート状態を提供する事にある。
さらに従来アナログ信号の折り返しを用いて、導通試験
を行なっていたため、特殊な信号送信器、及び信号受信
器が必要であった。本発明では、トランスペアレントな
ディジタルパターンで折り返すため、その信号送信器、
受信器のハード量は大幅に削減する事が出来る。
を行なっていたため、特殊な信号送信器、及び信号受信
器が必要であった。本発明では、トランスペアレントな
ディジタルパターンで折り返すため、その信号送信器、
受信器のハード量は大幅に削減する事が出来る。
さらに、従来信号ループ処理機能は存在してなかったた
め、加入者線インタフェース装置の上位装置で具備する
信号分配処理部、SCN信号の走査回路、ダイヤルパル
スレジスタ処理部の試験方法は、ACT系にて実施する
事となり、システムの処理能力への影響及び試験ルート
設定には複雑な処理が必要であった。本発明では単に信
号分配処理部で作成した信号を、加入者線インタフェー
ス装置で信号ループし、SCN信号の走査回路とダイヤ
ルパルスレジスタ部に折り返す事により信号を受信し、
上記処理部の試験が可能となり、前記問題を解決するこ
とを目的とする。
め、加入者線インタフェース装置の上位装置で具備する
信号分配処理部、SCN信号の走査回路、ダイヤルパル
スレジスタ処理部の試験方法は、ACT系にて実施する
事となり、システムの処理能力への影響及び試験ルート
設定には複雑な処理が必要であった。本発明では単に信
号分配処理部で作成した信号を、加入者線インタフェー
ス装置で信号ループし、SCN信号の走査回路とダイヤ
ルパルスレジスタ部に折り返す事により信号を受信し、
上記処理部の試験が可能となり、前記問題を解決するこ
とを目的とする。
さらに従来、系選択信号として別線で制御していた信号
をハイウェイに重畳し、その検証回路と保護回路を設け
る事により、物理的インタフェースを削減することにあ
る。
をハイウェイに重畳し、その検証回路と保護回路を設け
る事により、物理的インタフェースを削減することにあ
る。
上記目的を達成するために、ACT状態とSBY状態の
他に、プロセッサから制御する駆動ポイントとしてセパ
レート状態の設定、解除オーダを設けた。また1重化装
置である加入者線インタフェースの回線共通部を2重化
とし、ACT状態の場合は通信処理を実施し、SBY状
態では千両系とし、セパレート状態では音声ループ、信
号ループ処理を実施するようにしたものである。
他に、プロセッサから制御する駆動ポイントとしてセパ
レート状態の設定、解除オーダを設けた。また1重化装
置である加入者線インタフェースの回線共通部を2重化
とし、ACT状態の場合は通信処理を実施し、SBY状
態では千両系とし、セパレート状態では音声ループ、信
号ループ処理を実施するようにしたものである。
またACT系に影響を与えず、セパレート状態に移行す
る方法として、移行条件の検証回路と。
る方法として、移行条件の検証回路と。
制御信号の保護回路を設け、誤動作防止を行なっている
0本回路を具備する事により、従来別線制御の信号をハ
イウェイの挿入、抽出により実現出来るインタフェース
としたものである。
0本回路を具備する事により、従来別線制御の信号をハ
イウェイの挿入、抽出により実現出来るインタフェース
としたものである。
さらに、信号発生器及び信号受信器のハード量を削減す
る方法として、トランスペアレントなデジタル状態でル
ープする機能を設けたものである。
る方法として、トランスペアレントなデジタル状態でル
ープする機能を設けたものである。
また、信号ループ機能を設ける事により、従来ACT状
層のみで試験可能であった信号分配処理部、SCN走査
処理部、ダイヤルパルスレジスタ部の試験が予備系にて
、単純なルート設定する事により可能としたものである
。
層のみで試験可能であった信号分配処理部、SCN走査
処理部、ダイヤルパルスレジスタ部の試験が予備系にて
、単純なルート設定する事により可能としたものである
。
また複式に接続された加入者線インタフェース装置の障
害時の切分は方法としては、加入者線インタフェース装
置毎に、ループの設定、解除を行う機能を設ける事によ
り、切分けが可能としたものである。
害時の切分は方法としては、加入者線インタフェース装
置毎に、ループの設定、解除を行う機能を設ける事によ
り、切分けが可能としたものである。
加入者線インタフェース装置の回線共通部は、2重化構
成としているため、ACT状態の系は、加入者回路と時
分割通話路装置間のPCM音声及び信号を送受信してお
り、SBY状態でかつセパレートモード状態の片系のみ
が音声ループ、信号ループ処理を行うため、ACT系へ
の影響は与えず試験が実現出来る。
成としているため、ACT状態の系は、加入者回路と時
分割通話路装置間のPCM音声及び信号を送受信してお
り、SBY状態でかつセパレートモード状態の片系のみ
が音声ループ、信号ループ処理を行うため、ACT系へ
の影響は与えず試験が実現出来る。
またその制御信号は、多数決保護回路により、誤動作防
止をしているため、ハイウェイ上の瞬時フレーム同期は
ずれ、ビットずれによる雑音には影響されず、正常に動
作する事が保証される。
止をしているため、ハイウェイ上の瞬時フレーム同期は
ずれ、ビットずれによる雑音には影響されず、正常に動
作する事が保証される。
以下、本発明の一実施例を第1図〜第3図により説明す
る。
る。
第1図は5本発明による中継方式図を示す図である。加
入者1は、BOR3CHT機能を持つ加入者回路2に収
容され、コープイックによりディジタル信号に変換され
、回線共通回路5を介して、フォワードハイウェイ12
を経由して、時分割ネットワーク8に接続される。一方
、バックワードハイウェイ11は、プロセッサ6よりの
制御信号を、制御信号挿入回路7により、バックワード
ハイウェイ11に重畳し、加入者線インタフェース装置
3の回線共通回路5へ送出される。
入者1は、BOR3CHT機能を持つ加入者回路2に収
容され、コープイックによりディジタル信号に変換され
、回線共通回路5を介して、フォワードハイウェイ12
を経由して、時分割ネットワーク8に接続される。一方
、バックワードハイウェイ11は、プロセッサ6よりの
制御信号を、制御信号挿入回路7により、バックワード
ハイウェイ11に重畳し、加入者線インタフェース装置
3の回線共通回路5へ送出される。
試験パターンは、信号送信器9により作成され、時分割
ネットワーク8を経由し、バックワードハイウェイ11
を介して、回線共通回路5で受信する。回線共通回路5
では、制御信号に従い、ループ処理の実行有無を判断し
、ループ処理の場合は。
ネットワーク8を経由し、バックワードハイウェイ11
を介して、回線共通回路5で受信する。回線共通回路5
では、制御信号に従い、ループ処理の実行有無を判断し
、ループ処理の場合は。
フォーワードハイウェイ12に折り返し、時分割ネット
ワーク8を経由し、信号受信器10にて試験パターンを
照合し1通話路試験を行う。
ワーク8を経由し、信号受信器10にて試験パターンを
照合し1通話路試験を行う。
第2図に記すフレームフォーマットは、1フレーム12
8タイムスロツト構成を示しており、その先頭タイムス
ロット(TSO)に制御信号を挿入した場合の例である
。TSOのビットの意味としては、SYS (bito
)は、ACT状態=“1”、SBY状態=“OJ+を示
し、MOD(b i t 1)は、セパレートモード=
(111ゝ、非セパレートモード=″0”を示す。
8タイムスロツト構成を示しており、その先頭タイムス
ロット(TSO)に制御信号を挿入した場合の例である
。TSOのビットの意味としては、SYS (bito
)は、ACT状態=“1”、SBY状態=“OJ+を示
し、MOD(b i t 1)は、セパレートモード=
(111ゝ、非セパレートモード=″0”を示す。
音声PCMデータは、TS4〜TS 63.及びTTS
68〜TS127の120chに収容され、信号はTS
64〜TS67の4chに収容される。
68〜TS127の120chに収容され、信号はTS
64〜TS67の4chに収容される。
フォワードハイウェイの信号タイムスロットは交換シス
テム内のSCN走査回路及びダイヤルパルス処理部へ伝
達され、信号処理を行う。
テム内のSCN走査回路及びダイヤルパルス処理部へ伝
達され、信号処理を行う。
回線共通回路は、第3図に示す制御回路により前記のフ
レームフォーマットの制御信号を抽出する。バックワー
ドハイウェイ11よりTSO内のSYS、MODをタイ
ミング回路20より1フレーム毎に発生するクロックに
よりラッチし、保護回路21にそのデータを送信する。
レームフォーマットの制御信号を抽出する。バックワー
ドハイウェイ11よりTSO内のSYS、MODをタイ
ミング回路20より1フレーム毎に発生するクロックに
よりラッチし、保護回路21にそのデータを送信する。
保護回路21では、たとえば2/3多数決回路により、
瞬時のデータの誤りを除去する処理を行う。セパレート
状態の判定は、保護回路より出力される信号により行う
、その判定は判定論理回路23により実行し、SBY状
態かつセパレート状態のみがループ処理をセレクタ24
により実行し、フォードハイウェイ12に、音声PCM
データ、信号データを折り返す処理を行う。本判定回路
では、ACT状履かつセパレート状態、ACT状態かつ
非セパレート及びSBY状態かつ非セパレート状態時は
、ループ処理の実行を禁止している。
瞬時のデータの誤りを除去する処理を行う。セパレート
状態の判定は、保護回路より出力される信号により行う
、その判定は判定論理回路23により実行し、SBY状
態かつセパレート状態のみがループ処理をセレクタ24
により実行し、フォードハイウェイ12に、音声PCM
データ、信号データを折り返す処理を行う。本判定回路
では、ACT状履かつセパレート状態、ACT状態かつ
非セパレート及びSBY状態かつ非セパレート状態時は
、ループ処理の実行を禁止している。
また制御タイムスロットCTLビットにより、種々の制
御が可能であり、ループするタイムスロット指定、信号
指定、複式に接続された加入者線インタフェース装置指
定や、また、加入者インタフェース装置に信号発生器、
もしくは、信号受信器の機能を設け、フォワードもしく
はバックワードの切分は機能も実現出来る構成としてい
る。
御が可能であり、ループするタイムスロット指定、信号
指定、複式に接続された加入者線インタフェース装置指
定や、また、加入者インタフェース装置に信号発生器、
もしくは、信号受信器の機能を設け、フォワードもしく
はバックワードの切分は機能も実現出来る構成としてい
る。
本発明によれば、予備系装置を、被試験装置及び試gJ
I装置として運用状態としているため、交換システム全
体の利用価値が良くなる。また従来1重化装置の試験は
、はとんど実施されておらずその検証範囲は、限られて
いた。本発明では、1重化装置の回線共通回路を2重化
し、上記問題を解決する効果があり、また単純な試験ル
ートで、その導通が確認出来るため、処理の単純化が図
られる。
I装置として運用状態としているため、交換システム全
体の利用価値が良くなる。また従来1重化装置の試験は
、はとんど実施されておらずその検証範囲は、限られて
いた。本発明では、1重化装置の回線共通回路を2重化
し、上記問題を解決する効果があり、また単純な試験ル
ートで、その導通が確認出来るため、処理の単純化が図
られる。
また、トランスペアレントなデジタルパターンの折り返
しとしたため、簡単な信号送受器のみを、具備するのみ
で実現出来、信号送受器のハード量削減効果がある。
しとしたため、簡単な信号送受器のみを、具備するのみ
で実現出来、信号送受器のハード量削減効果がある。
さらに信号ループ処理により、従来試験出来なかった信
号処理部も検証出来る効果がある。
号処理部も検証出来る効果がある。
第1図は本発明の一実施例の中継方式説明図。
第2図は、ハイウェイ上のフレームフォーマット図、第
3図は、回線共通回路内にある制御回路図である。 1・・・加入者、 2・・・加入者回路。 3・・・加入者線インタフェース装置。 4・・・系選択回路、 5・・・回線共通回路
。 6・・・プロセッサ、 7・・・制御信号挿入
回路。 8・・・時分割ネットワーク、 9・・・信号送信器。 10・・・信号受信器。 11・・・バックワードハイウェイ。 12・・・フォワードハイウェイ。 20・・・タイミング回路、21・・保護回路。 23・・・判定論理回路、24・・・セレクタ。
3図は、回線共通回路内にある制御回路図である。 1・・・加入者、 2・・・加入者回路。 3・・・加入者線インタフェース装置。 4・・・系選択回路、 5・・・回線共通回路
。 6・・・プロセッサ、 7・・・制御信号挿入
回路。 8・・・時分割ネットワーク、 9・・・信号送信器。 10・・・信号受信器。 11・・・バックワードハイウェイ。 12・・・フォワードハイウェイ。 20・・・タイミング回路、21・・保護回路。 23・・・判定論理回路、24・・・セレクタ。
Claims (1)
- 1、加入者線を収容する加入者回路と、該加入者回路毎
に集線スイッチ情報により割付けられたタイムスロット
を用いて、該加入者のPCM音声、信号を送受信する回
線共通回路で構成される加入者線インタフェース装置と
該加入者線インタフェース装置をハイウェイ経由にて複
数収容する時分割通話路装置の試験、診断方法において
、上記回線共通回路と時分割通話路装置を2重化構成と
し、ACT状態とSBY状態の他にセパレート状態を設
け、ACT系のハイウェイ上のデジタルパターンとは異
なる試験用のデジタルパターンを送受信する事を特徴と
する通話路試験方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23700289A JPH03101463A (ja) | 1989-09-14 | 1989-09-14 | 通話路試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23700289A JPH03101463A (ja) | 1989-09-14 | 1989-09-14 | 通話路試験方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03101463A true JPH03101463A (ja) | 1991-04-26 |
Family
ID=17008932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23700289A Pending JPH03101463A (ja) | 1989-09-14 | 1989-09-14 | 通話路試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03101463A (ja) |
-
1989
- 1989-09-14 JP JP23700289A patent/JPH03101463A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4328577A (en) | Muldem automatically adjusting to system expansion and contraction | |
US5265089A (en) | Loopback test circuit | |
US5099480A (en) | Method of testing bit errors in isdn circuits | |
US4022979A (en) | Automatic in-service digital trunk checking circuit and method | |
JP3230670B2 (ja) | 回線切り替え装置および回線切り替え方法、並びに記録媒体 | |
CA2083635C (en) | Digital signal hardware protection switching | |
JPH03101463A (ja) | 通話路試験方式 | |
JPH0561704A (ja) | 二重化部スタンバイ系からの一重化部に対するアクセス方式 | |
US6490317B1 (en) | Data, path and flow integrity monitor | |
KR920007101B1 (ko) | 전자교환기의 데이터 링크속도 정합장치 | |
KR100214015B1 (ko) | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 | |
JP2876908B2 (ja) | 伝送路障害通知方式 | |
CA1229399A (en) | T-s-t-s-t digital switching network | |
US4375682A (en) | Protected muldem with independent protective switching of circuits having different data rates | |
SU1764177A1 (ru) | Устройство дл автоматического переключени телеграфных каналов св зи | |
JPH045315B2 (ja) | ||
JP3349921B2 (ja) | 装置間情報ハイウェイの故障検出方式 | |
JPH06161912A (ja) | データバス制御方式 | |
SU944140A2 (ru) | Устройство дл автоматического переключени телеграфных каналов св зи | |
JP2734859B2 (ja) | 通話路系切替装置 | |
JPS62126750A (ja) | 通話路障害検出方式 | |
JPH06507767A (ja) | ファイバ・ツウ・ザ・カーブシステムの障害検出および分離 | |
JPS59229958A (ja) | マルチフレ−ム同期試験方式 | |
JPH0666761B2 (ja) | 回線切替方式 | |
JPH03110941A (ja) | デジタル無線伝送方式 |