JPS59229958A - マルチフレ−ム同期試験方式 - Google Patents
マルチフレ−ム同期試験方式Info
- Publication number
- JPS59229958A JPS59229958A JP10413183A JP10413183A JPS59229958A JP S59229958 A JPS59229958 A JP S59229958A JP 10413183 A JP10413183 A JP 10413183A JP 10413183 A JP10413183 A JP 10413183A JP S59229958 A JPS59229958 A JP S59229958A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- time
- inter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、期分割交換機のディジタル信号装置における
局間監視信号送信回路および局間監視信号受信回路の自
律試験方式に関するものである。
局間監視信号送信回路および局間監視信号受信回路の自
律試験方式に関するものである。
従来の時分割交換機Ｃ：おける局間監視信号送信回路と
局間監視信号受信回路のマルチフレーム同期試験方法￥
ｉ−第１因を用いて説明する。第１因において、１００
は局間監視信号送信回路（８８８）ｍ１０１は局間監視
信号受信回路（ＳＳＲ）、１０２は時分割通話路、１０
３はディジタル伝送路、１０４は制御装置（ＣＮＴ）、
１０５はディジタル信号装置である。
局間監視信号受信回路のマルチフレーム同期試験方法￥
ｉ−第１因を用いて説明する。第１因において、１００
は局間監視信号送信回路（８８８）ｍ１０１は局間監視
信号受信回路（ＳＳＲ）、１０２は時分割通話路、１０
３はディジタル伝送路、１０４は制御装置（ＣＮＴ）、
１０５はディジタル信号装置である。
図において、ディジタル信号装置１０５内の５ＳＳ１０
０．５ＳＲ１０１は時分割通話路１０２Ｃ収容さｎる１
本のＨＷ１０３分の回線の局間監視信号（以下Ｓビット
と略す）を多重処理する。まず５Ｓ８１００は、制御装
置ＣＮＴ１０４エク指定された回線のＳビット全マルチ
フレーム形式の時分割多重された所定のビット位置に送
出する機能およびマルチフレームパターンの作成を行な
う機能にエフ２時分割通話路１０２にＳピッｌ送出する
。
０．５ＳＲ１０１は時分割通話路１０２Ｃ収容さｎる１
本のＨＷ１０３分の回線の局間監視信号（以下Ｓビット
と略す）を多重処理する。まず５Ｓ８１００は、制御装
置ＣＮＴ１０４エク指定された回線のＳビット全マルチ
フレーム形式の時分割多重された所定のビット位置に送
出する機能およびマルチフレームパターンの作成を行な
う機能にエフ２時分割通話路１０２にＳピッｌ送出する
。
一方５ＳＲ１０１は５時分割通話路１０２よりマルチフ
レーム形式で多重化されたＳ〈ツ）ｆ受信し、マルチフ
レーム同期をとることにエフ５ＳＲ１０１のメモリ上の
回線（二対応するアドレスにＳビヴ）ｔ−一時蓄積し％
Ｃ１１１Ｔ１０４からのＳビット読取りにそなえる。
レーム形式で多重化されたＳ〈ツ）ｆ受信し、マルチフ
レーム同期をとることにエフ５ＳＲ１０１のメモリ上の
回線（二対応するアドレスにＳビヴ）ｔ−一時蓄積し％
Ｃ１１１Ｔ１０４からのＳビット読取りにそなえる。
ま几、マルチフレームバターンを監視することにエフ、
回線異常の検出全行なう。
回線異常の検出全行なう。
５Ｓｓ１００．５ｓＲ１０１のような時分割処理により
多重化さＡ７（装置は内示されてないが１通常メモリと
共通論理部エフな凱メモリおよび共通論理部の障害は多
重化された全回線に影響を及ぼす等、障害波及範囲は大
きい。特に５ＳＳ１０ｎの障害は対向局１：対し、−斉
に誤起動音引きおこす。
多重化さＡ７（装置は内示されてないが１通常メモリと
共通論理部エフな凱メモリおよび共通論理部の障害は多
重化された全回線に影響を及ぼす等、障害波及範囲は大
きい。特に５ＳＳ１０ｎの障害は対向局１：対し、−斉
に誤起動音引きおこす。
また、５ＳＲ１０１の障害は誤課金の原因となる。
そこで、障害の早期発見の九め、メモリ障害は）ζリテ
ィチェックで検出して因る。
ィチェックで検出して因る。
一方、従来の共通論理部の障害検出法は、試験装置を設
ける方法音用−ている。すなわちＳＳＳの障害検出は、
試験装置内のＳと・ント受信回路で、ＳＳＳより送出さ
れる信号を受信することにより、ま７’（Ｓ ８ Ｒの
除害検出は、試験装置内のＳビット送信回路より送出す
る信号ｋｓｓＲで受信することにエフ行なう方法と、Ｓ
ＳＳより時分割通話路に送出する信号を時分割通話路の
パス設定によりＳＳＲで受信させることＣ４る時分割通
話路経由の信号折り返し方法で行なっている。
ける方法音用−ている。すなわちＳＳＳの障害検出は、
試験装置内のＳと・ント受信回路で、ＳＳＳより送出さ
れる信号を受信することにより、ま７’（Ｓ ８ Ｒの
除害検出は、試験装置内のＳビット送信回路より送出す
る信号ｋｓｓＲで受信することにエフ行なう方法と、Ｓ
ＳＳより時分割通話路に送出する信号を時分割通話路の
パス設定によりＳＳＲで受信させることＣ４る時分割通
話路経由の信号折り返し方法で行なっている。
しかし、このような従来の試験法においては、他装置全
信号が経由することにエフ、自装置内障害か他装置障害
かの切り分けが必要であり、また試験を行なう場合、他
装置の制御装置と自装置の制御装置間での制御量通信が
必要であるという試験の頻雑さがある。
信号が経由することにエフ、自装置内障害か他装置障害
かの切り分けが必要であり、また試験を行なう場合、他
装置の制御装置と自装置の制御装置間での制御量通信が
必要であるという試験の頻雑さがある。
本発明の目的は、上記した従来の試験法の欠点をなくシ
、局間監視信号送信回路及び受信回路の試験を簡単化さ
せ、かつ自律試験全考慮したマルチフレーム同期試験方
式を提供するにある。
、局間監視信号送信回路及び受信回路の試験を簡単化さ
せ、かつ自律試験全考慮したマルチフレーム同期試験方
式を提供するにある。
本発明は１局間監視信号送信回路と受信回路とを接続す
るパスと、時分割通話路の入力信号と出力信号のフレー
ム位相条件Ｃ：よる上記送信回路（ＳＳＳ）、１：り送
出される信号と、上記受信回路（ＳＳＲ）での受信信号
のフレーム位相差を吸収する手段と、上記接続パスの設
定、解除を行なう手段とを設けることに工５．ｓｓｓエ
ク送出されるマルチフレームパターンを同一ディジタル
信号装置内０８ＳＲで直接受信させ、ＳＳＳとＦ３ＳＲ
のマルチフレーム同期試験を行なうものである。
るパスと、時分割通話路の入力信号と出力信号のフレー
ム位相条件Ｃ：よる上記送信回路（ＳＳＳ）、１：り送
出される信号と、上記受信回路（ＳＳＲ）での受信信号
のフレーム位相差を吸収する手段と、上記接続パスの設
定、解除を行なう手段とを設けることに工５．ｓｓｓエ
ク送出されるマルチフレームパターンを同一ディジタル
信号装置内０８ＳＲで直接受信させ、ＳＳＳとＦ３ＳＲ
のマルチフレーム同期試験を行なうものである。
すなわち、ＳＳＳＳＳエフされるマルチフレームパター
ンは接続パスの設定にエク、ＳＳＲ内のマルチフレーム
同期回路ｇ：ぶり常時監視できる。
ンは接続パスの設定にエク、ＳＳＲ内のマルチフレーム
同期回路ｇ：ぶり常時監視できる。
またＳＳＲのマルチフレーム同期回路はＳＳＳより送出
するマルチフレームパターンを正シく受信することを確
認すれば常時監視できる。さらｌ二接続ハスの解除によ
り、マルチフレームパターン異常ヲ起こすことができ、
ＳＳＲのマルチフレーム同期回路の擬正常試験も可能と
なる。
するマルチフレームパターンを正シく受信することを確
認すれば常時監視できる。さらｌ二接続ハスの解除によ
り、マルチフレームパターン異常ヲ起こすことができ、
ＳＳＲのマルチフレーム同期回路の擬正常試験も可能と
なる。
以下１図に従って本発明の詳細な説明する。
第２図は本発明による試験方式の１実施例を示す因であ
り、第３因は第２因の回路動作を示すタイムチャートで
ある。第２因において、第１図と同一符号は同一機能を
示し、１１０′は局間監視°信号送信部で、局間監視信
号送信回路（ｓｓｓ）１ｏＯ。
り、第３因は第２因の回路動作を示すタイムチャートで
ある。第２因において、第１図と同一符号は同一機能を
示し、１１０′は局間監視°信号送信部で、局間監視信
号送信回路（ｓｓｓ）１ｏＯ。
２〜１セレクタ（ＳＥＬ）１０６及び８ビヅトシフトレ
ジスＪ （ＳＲ） １０７エタ構成される。また１０１
′は局間監視信号受信部で、局間監視信号受信回路（８
ｓＲ）１ｏ１．、 アントゲ−）１０８及び２−１セレ
クタ（ＳＢＬ）１０９エク構成される。さらＩ：１１０
は送信部１００′と受信部１０１′を直接接続する接続
パス、ａ ｒ Ｑは夫々５ＢｔＬ１０６．ＩＯ２のセレ
クト信号、ｂはゲート１０８のオン、オフを制御する信
号、ｄは５ＳＳ１００より送出される信号、ｅは接続パ
ス１１０上の信号、ｆは時分割通話路１０２エク送らｎ
てぐる信号、８は５ＳＲ１０１に入力さルる信号である
。また、第３因におりて、第２囚に示す符号と同一符号
は夫々苅応する信号を示し、Ａ、Ｂは夫々５ＳＳ１００
，８８１（１［１１の７レ−Ａ位置を示す信号である。
ジスＪ （ＳＲ） １０７エタ構成される。また１０１
′は局間監視信号受信部で、局間監視信号受信回路（８
ｓＲ）１ｏ１．、 アントゲ−）１０８及び２−１セレ
クタ（ＳＢＬ）１０９エク構成される。さらＩ：１１０
は送信部１００′と受信部１０１′を直接接続する接続
パス、ａ ｒ Ｑは夫々５ＢｔＬ１０６．ＩＯ２のセレ
クト信号、ｂはゲート１０８のオン、オフを制御する信
号、ｄは５ＳＳ１００より送出される信号、ｅは接続パ
ス１１０上の信号、ｆは時分割通話路１０２エク送らｎ
てぐる信号、８は５ＳＲ１０１に入力さルる信号である
。また、第３因におりて、第２囚に示す符号と同一符号
は夫々苅応する信号を示し、Ａ、Ｂは夫々５ＳＳ１００
，８８１（１［１１の７レ−Ａ位置を示す信号である。
なお各タイムスロット内の数字は夫々のタイムスロット
の信号内容を示し、Ｔは試験用タイムスロットの信号内
容を示す。
の信号内容を示し、Ｔは試験用タイムスロットの信号内
容を示す。
次に第２図の回路動作を第５因を用いて説明する。まず
５ＳＳ１００より第５図に示されるような信号ｄかフレ
ーム位置Ａ（二従って時分割通話路１０２に送出さｎ′
″［１，−ｎるとする。このときセレクト信号ａが第３
図冨二示すタイミング（試験用タイムスロットＴの送信
時）でセレクタ（ＳＥＬ）１０６に加わると、５ＥＬ１
０（Ｓは５ＳＳ１０ｎの送信信号ｄを選択し、シフトレ
ジスタ（ＳＲ）１０７にこのときの試験用タイムスロッ
トの内容Ｔを入力させる。そｎ以後は５Ｒ１０７の出力
信号を選択し、５Ｒ１０７の８ビツト遅延した出力信号
が５Ｒ１０７に入力さｎる。この結果、試験用タイムス
ロットの信号内容Ｔは５Ｒ１０７全８ビット単位で巡回
することＣＬり、第３囚のｅに示す如く接続パス１１０
上の全タイムスロットに送出される。
５ＳＳ１００より第５図に示されるような信号ｄかフレ
ーム位置Ａ（二従って時分割通話路１０２に送出さｎ′
″［１，−ｎるとする。このときセレクト信号ａが第３
図冨二示すタイミング（試験用タイムスロットＴの送信
時）でセレクタ（ＳＥＬ）１０６に加わると、５ＥＬ１
０（Ｓは５ＳＳ１０ｎの送信信号ｄを選択し、シフトレ
ジスタ（ＳＲ）１０７にこのときの試験用タイムスロッ
トの内容Ｔを入力させる。そｎ以後は５Ｒ１０７の出力
信号を選択し、５Ｒ１０７の８ビツト遅延した出力信号
が５Ｒ１０７に入力さｎる。この結果、試験用タイムス
ロットの信号内容Ｔは５Ｒ１０７全８ビット単位で巡回
することＣＬり、第３囚のｅに示す如く接続パス１１０
上の全タイムスロットに送出される。
次に局間監視信号受信部１０１′では、フレーム位置Ｂ
Ｃ従って時分割通話路１０２から送らｎてくる信号ｆと
ゲー）１０Ｂ’！ｒ介して送られてくる信号ｅ’１″セ
レクト信号Ｃに、Ｃクセレクタ（ＳＥＬ ）１０９で選
択する。すなわち、第３図に示すように、試験用タイム
スロ・ットを受信するタイミングでセレクト信号Ｃが５
ＥＬ１０９に加わると、 ５ＥＬ１０９は信号ｅｆ選択
し、そｎ以外は信号ｆを選択して、信号ｇｋ比出力る。
Ｃ従って時分割通話路１０２から送らｎてくる信号ｆと
ゲー）１０Ｂ’！ｒ介して送られてくる信号ｅ’１″セ
レクト信号Ｃに、Ｃクセレクタ（ＳＥＬ ）１０９で選
択する。すなわち、第３図に示すように、試験用タイム
スロ・ットを受信するタイミングでセレクト信号Ｃが５
ＥＬ１０９に加わると、 ５ＥＬ１０９は信号ｅｆ選択
し、そｎ以外は信号ｆを選択して、信号ｇｋ比出力る。
こｎｃエク、５ＳＲ１０１は試験用タイムスロットの位
置で信号内容Ｔｔ−人力することができ、他のタイムス
ロットに影響を与えることなく通常のサービス中に試験
が可能となる。ま７′Ｃ３５Ｓ１００．５ＳＲ１０１の
夫々のフレーム位相差全吸収することができる。
置で信号内容Ｔｔ−人力することができ、他のタイムス
ロットに影響を与えることなく通常のサービス中に試験
が可能となる。ま７′Ｃ３５Ｓ１００．５ＳＲ１０１の
夫々のフレーム位相差全吸収することができる。
なお、ゲー）１０８は信号すにより接続パス１１０の設
定、解除を行なうために設けられたものであ、る。すな
わち、信号すにエクゲー１０８’ｉオフさせることで、
接続パス１１０の接続を解除することができ、これにＬ
クマルチフレーム信号全停止させ、５ＳＲ１０１内のマ
ルチフレーム同期回路の擬正常試験を行なうことができ
る。
定、解除を行なうために設けられたものであ、る。すな
わち、信号すにエクゲー１０８’ｉオフさせることで、
接続パス１１０の接続を解除することができ、これにＬ
クマルチフレーム信号全停止させ、５ＳＲ１０１内のマ
ルチフレーム同期回路の擬正常試験を行なうことができ
る。
以上述べまた工うに、本発明によれば、他装置を介する
ことなく、ディジタル信号装置内でマルチフレーム同期
の自律試験が可能となり、障害の切ｖ分け、制御装置間
通信の必要がなくなる。
ことなく、ディジタル信号装置内でマルチフレーム同期
の自律試験が可能となり、障害の切ｖ分け、制御装置間
通信の必要がなくなる。
また、試験用タイムスロットに通常のサービスに使用し
ない空タイムスロツト全使用することに、ｃ９１通常の
サービスに影響を与えることなく、常時試験することが
可能となる。
ない空タイムスロツト全使用することに、ｃ９１通常の
サービスに影響を与えることなく、常時試験することが
可能となる。
さらに、制御装置によ、！７１ 試験用タイムスロット
に収容さｎる回線で局間監視信号送信回路及び受信回路
の送信機能の試験も可能となると共に、制御装置より送
信回路にＳビットを書込み、本発明による接続パスを通
して、受信回路のＳビット全貌みとることで送受信Ｓビ
ットの一致を見ることにエフ、送信回路、受信回路の送
受信機能の確認も可能となる。
に収容さｎる回線で局間監視信号送信回路及び受信回路
の送信機能の試験も可能となると共に、制御装置より送
信回路にＳビットを書込み、本発明による接続パスを通
して、受信回路のＳビット全貌みとることで送受信Ｓビ
ットの一致を見ることにエフ、送信回路、受信回路の送
受信機能の確認も可能となる。
第１因は従来の時分割交換機にかけるマルチフレーム同
期試験方式全示す因、第２因は本発明によるマルチフレ
ーム同期試験方式の１実施例を示す因、第含因は第２図
の各部の信号を示すタイムチャートである。 １００・・・局間監視信号送信回路（ＳＳＳ）、１０１
・・・局間監視信号受信回路（ＳＳＲ）。 １０２・・・時分割通話路、 １０３・・・ディジタル伝送路（ＨＷ）、１０４・・・
制御装置（ＣＮＴ）、 １０５・・・ディジタル信号装置、 １００′・・・局間監視信号送信部、 １０１′・・・局間監視信号受信部、 １０６．１０？ ・ ２−１ セＶクタ（−８ＥＬ）％
１０７°°°８ビットシフトレジＸり（ＳＲ）、１０８
・・・ゲート、 １１０・・・接続パス。 第１頁の続き ■出 願 人 沖電買工業株式会社 東京都港区虎ノ門１丁目７番１２ 号− ■出 願 人 日本電気株式会社 川崎市中原区上小田中１０１５番地
期試験方式全示す因、第２因は本発明によるマルチフレ
ーム同期試験方式の１実施例を示す因、第含因は第２図
の各部の信号を示すタイムチャートである。 １００・・・局間監視信号送信回路（ＳＳＳ）、１０１
・・・局間監視信号受信回路（ＳＳＲ）。 １０２・・・時分割通話路、 １０３・・・ディジタル伝送路（ＨＷ）、１０４・・・
制御装置（ＣＮＴ）、 １０５・・・ディジタル信号装置、 １００′・・・局間監視信号送信部、 １０１′・・・局間監視信号受信部、 １０６．１０？ ・ ２−１ セＶクタ（−８ＥＬ）％
１０７°°°８ビットシフトレジＸり（ＳＲ）、１０８
・・・ゲート、 １１０・・・接続パス。 第１頁の続き ■出 願 人 沖電買工業株式会社 東京都港区虎ノ門１丁目７番１２ 号− ■出 願 人 日本電気株式会社 川崎市中原区上小田中１０１５番地
Claims (1)
- マルチフレーム形式にＬり局間監視信号ビットの送受信
を行う時分割交換機のディジタル信号装置におりて、デ
ィジタル信号装置内の局間監視信号送信回路エフ送信さ
ｎるマルチフレームパターン全同一ディジタル信号装置
内の局間監視信号受信回路で受信させるための接続バス
と、前記送信回路より送信される信号と前記受信回路で
受信さ九る信号のフレーム位相差を吸収する手段と、前
記接続パスの設定、解除全行なう手段とを設けたことを
特徴とするマルチフレーム同期試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10413183A JPS59229958A (ja) | 1983-06-13 | 1983-06-13 | マルチフレ−ム同期試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10413183A JPS59229958A (ja) | 1983-06-13 | 1983-06-13 | マルチフレ−ム同期試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229958A true JPS59229958A (ja) | 1984-12-24 |
| JPH0436498B2 JPH0436498B2 (ja) | 1992-06-16 |
Family
ID=14372552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10413183A Granted JPS59229958A (ja) | 1983-06-13 | 1983-06-13 | マルチフレ−ム同期試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229958A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157162A (en) * | 1980-05-09 | 1981-12-04 | Hitachi Ltd | Inter-office monitor signal bit holding system |
| JPS5866453A (ja) * | 1981-10-16 | 1983-04-20 | Hitachi Ltd | パイロツト試験方式 |
-
1983
- 1983-06-13 JP JP10413183A patent/JPS59229958A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157162A (en) * | 1980-05-09 | 1981-12-04 | Hitachi Ltd | Inter-office monitor signal bit holding system |
| JPS5866453A (ja) * | 1981-10-16 | 1983-04-20 | Hitachi Ltd | パイロツト試験方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436498B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882730A (en) | TDMA communication system having common time slots for system maintenance | |
| US5265089A (en) | Loopback test circuit | |
| JPH0650876B2 (ja) | 中間中継装置 | |
| US6002714A (en) | Data, path and flow integrity monitor | |
| JPS59229958A (ja) | マルチフレ−ム同期試験方式 | |
| US6490317B1 (en) | Data, path and flow integrity monitor | |
| JP2821338B2 (ja) | ２次アラーム出力制御方法 | |
| JP2876908B2 (ja) | 伝送路障害通知方式 | |
| JP2776302B2 (ja) | 冗長構成を有する補助信号伝送システム | |
| JP3451412B2 (ja) | 多重伝送システム | |
| JPH03110941A (ja) | デジタル無線伝送方式 | |
| JPH08186561A (ja) | 予備系切換システム | |
| JPS6282835A (ja) | 時分割多方向多重通信方式 | |
| JPH05102940A (ja) | マトリクススイツチの監視方法および監視装置 | |
| JPH0561815B2 (ja) | ||
| JPH0282851A (ja) | シリアル回線インタフェースにおけるループバック方式 | |
| JPH01223842A (ja) | 時分割多方向多重通信中継局装置 | |
| JPS6054541A (ja) | 時分割多元接続方式を適用する通信装置の障害監視方式 | |
| JPS63234742A (ja) | デイジタル分岐挿入装置 | |
| JPH04220828A (ja) | 障害区間標定方法 | |
| JPH02303241A (ja) | 折り返し試験方式 | |
| JPH0126597B2 (ja) | ||
| JPH0951317A (ja) | ループバック試験方法 | |
| JPH06132856A (ja) | 高能率回線診断方式 | |
| JPS6029082A (ja) | デジタルル−プ伝送方式 |