JPH11513547A - ディジタル・スイッチの冗長構造 - Google Patents

Abstract

(57)【要約】 ディジタル・スイッチ（１０２）内の機能実体は、並列に動作する面内で三重化されている。各面から、それぞれの通過データ流がこれに並列な面の各々へ拡散される。多数決機能（５０２）は、自身の面のデータ流及びこれに並列な面のデータ流を受信し、かつこれらをビット・レベルで比較して多数決されたデータ流（ＤＡＴＡＭＶ）を創出する。面状態センシング機能（５１４）は、これらの面（Ａ、Ｂ、Ｃ）のリンクが有意な情報及び同期を有するかどうか表示し、かつ、結果として、各面毎に、それの表示を形成するリンク状態表示信号（ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、ＩＮＳＹＣＩ）を発する。優先権選択機能（５０６）は、多数決されたデータ流（ＤＡＴＡＭＶ）及びリンク状態表示信号を受信するように接続されている。もしリンク状態表示信号が障害状態を表示するならば、優先権選択機能は、機能実体からの出データ流（ＤＡＴＡＯＵＴ）として多数決されたデータ流（ＲＡＴＡＭＶ）を通過させる。１つ以上のリンク状態表示信号に障害状態が表示される場合は、優先権選択機能は、確立された優先順序に基づいてこれらの面のうちの１つからのデータ流を出データ流（ＤＡＴＡＯＵＴ）として選択する。

Description

【発明の詳細な説明】 ディジタル・スイッチの冗長構造 発明の技術分野 本発明は、第１態様によれば、ディジタル・スイッチ交換機の機能実体（ｆｕ ｎｃｔｉｏｎａｌ ｅｎｔｉｔｙ）用冗長システム、及びこのような冗長システ ムを提供する方法に関する。 第２態様によれば、本発明は、スイッチ入力とスイッチ出力、及びこれらの間 のスイッチ機器を備えるディジタル・スイッチ用冗長システムに関する。スイッ チ機器はスイッチ・コア及び機能実体を含み、スイッチ入力とスイッチ出力との 間のデータ流（データフロー）用接続経路がコアの両側にいくつものこのような 機能実体を含むことができる。冗長システムはスイッチ面を含み、これらのスイ ッチ面は並列に働き、かつ互いに本質的に同等のスイッチ機器、多数決機能（ｍ ａｊｏｒｉｔｙ ｖｏｔｅ ｆｕｎｃｔｉｏｎ）、外部からこれらのスイッチ面 の機器に到来するデータ流を分散させる分散（ｄｉｓｔｒｉｂｕｔｉｎｇ）手段 、及びスイッチ面から到来するデータ流を集合させる集合（ａｓｓｅｍｂｌｉｎ ｇ）手段を含む。 第２態様によれば、本発明はまた、スイッチ入力とスイッチ出力、及びこれら の間のスイッチ機器を備えるディジタル・スイッチ用冗長構造を提供する方法に 関し、このスイッチはスイッチ・コア及び機能実体を含み、スイッチ入力とスイ ッチ出力との間のデータ流用接続経路がコアの両側にいくつものこのような機能 実体を含むことができる。 関連技術の説明 米国特許第４，７０６，１５０号は、多重自律交換面（ｍｕｌｔｉｐｌｅ ａ ｕｔｏｎｏｍｏｕｓ ｓｗｉｔｃｈｉｎｇ ｐｌａｎｅｓ）用交換プロトコルに 関する。これらの面における交換について監視が遂行され、かつ接続が不成功の ときはリトライアル（ｒｅｔｒｉａｌ）が施される。リトライアルは、これらの 面の大多数を通して接続を確立した利用者が残りの面に既に確立されている接 続を退けるリトライアル・リクエストを発することにあるとしてよい。代替形式 によれば、全ての利用者がリトライ（ｒｅｔｒｙ）リクエストを発し、それらの 面が、利用者間の優先方式に従って、高優先順位付けされたリクエストを受け入 れかつ低優先順位付けされたリクエストを拒否する。 米国特許第５，２７８，８４３号は多重プロセッサ・システムを開示しており 、このシステムでは多数決規則に従ってマイクロプロセッサ内の障害の出現が判 定されかつこの規則及び所定優先順序に基づいて選択が遂行され、障害がなくか つその優先順序が高いマイクロプロセッサから出力信号が発せられる。 欧州特許第０９７，７８１号には、低速試験装置を使用する間に超高速論理シ ステムを試験する方法が説明されている。試験には、いろいろな試験パターンが 使用される。 米国特許第４，３９３，４９０号は組込み欠陥識別を備えたディジタル・スイ ッチ・システムに関し、そこでは、なかでも（ｉ．ａ．）、障害パターン・イン ジェクション（ｆａｕｌｔ ｐａｔｔｅｒｎ ｉｎｊｅｃｔｉｏｎ）が使用され る。 米国特許第４，５３５，４４２号、英国特許第１，３９３，６４５号、英国特 許第１，４３９，５６８号、及び英国特許第１，５８２，４５６号は、障害監視 を伴う異なる型式のディジタル・スイッチ・システムを説明している。 三重冗長システムにおける多数決機能は、長い間、例えば、電気通信機器に使 用されてきている。 これの例は、例えば、スエーデン特許第４６６，４７５号から明らかである。 多数決のみの使用は、全て３つの面が障害を免れないときに不充分であること が或る特定の場合に判明している。特に、これは、システム内の面を管理するに 当たって、障害が原因で面又はカードを交換するとき或はカード型式を変更する 際にシステムを拡張又は再構成するとき、問題が起こる場合に当てはまる。これ は、システム・レベルでの擾乱を起こすことがある。 要約 本発明の第１の全般的な目的は、電気通信機器用に、特にディジタル・タイム ・スイッチ用に、改善された冗長システムを提供することである。 第２の目的は、多数決（ｍａｊｏｒｉｔｙ ｖｏｔｅ）機能に基づく冗長シス テムに、欠陥を免れない１つ以上の面によって引き起こされる問題の処理を可能 とする機能性を導入することである。 第３の目的は、障害が原因で面又はカードを交換するとき或はカード型式を変 更する場合に、システムを拡張又は再構成するとき、面の改善された取扱いをも たらす機能性を導入することにある。 第４の目的は、上記の場合に、システム・レベルでの擾乱を伴うことなくカー ドの取り扱いを可能とすることである。 更に他の目的は、本発明及びその利点についての以下の詳細な説明、特に添付 図面を参照しての実施例の説明から明らかになるであろう。 上の目的は、添付された請求の範囲に述べられたことによって達成されている 。 第１態様による冗長システムでは、機能実体が並列に働く面内で少なくとも三 重化され、それぞれの通過（ｐａｓｓｉｎｇ−ｂｙ）データ流を各面からこれと 並列な各面へ拡散させる（ｓｐｒｅａｄｉｎｇ）手段が具備されている。各面は 保守機能用ユニットを有し、このユニットは自身の面のデータ流及びこれに並列 な面のデータ流を受信しかつこれらをビット・レベルで比較して多数決されたデ ータ（ｍａｊｏｒｉｔｙ ｖｏｔｅｄ ｄａｔａ）流を創出する多数決機能を含 む。面状態センシング機能は、これらの面のリンクが有意な情報及び同期を有す るかどうか表示し、かつ、その結果として、各面毎に、それの表示を形成するリ ンク状態表示信号を発する。優先権選択機能は、多数決されたデータ流及びリン ク状態表示信号を受信しかつ、もし後者が障害状態を表示しないならば、多数決 されたデータ流を機能ユニットからの出データ流として通過させるように接続さ れている。１つ以上のリンク状態表示信号に障害状態の表示がある場合、優先権 選択機能が所定優先順序に基づいてこれらの面のうちの１つからのデータ流を出 データ流として選択する。 第２態様による冗長システムは、スイッチ出力とスイッチ入力との間のデータ 流用接続経路の各々上の少なくとも複数の機能実体に、各このような機能実体が 並列に働くいくつかの面を備えるそれ自身の冗長サブシステムを有しかつそれぞ れの通過データ流を各面の機器からこれと並列な各機器へ拡散させる手段を含む ように、分散される。各面及び各スイッチ出力は保守機能用ユニットを有し、こ のユニットは自身の面のデータ流及びこれに並列な面のデータ流を受信しかつこ れらをビット・レベルで比較して多数決されたデータ流を創出する多数決機能を 含む。面状態センシング機能は、これらの面のリンクが有意な情報及び同期を有 するかどうかを表示し、かつ、その結果として、各面毎に、それの表示を形成す るリンク状態表示信号を発する。優先権選択機能は、多数決されたデータ流及び リンク状態表示信号を受信するように接続されている。もしリンク状態表示信号 が障害状態を表示しないならば、多数決選択機能は多数決されたデータ流を出デ ータ流として通過させるが、しかし１つ以上のリンク状態表示信号に障害状態の 表示がある場合、優先権選択機能は所定優先順序に基づいてこれらの面のうちの １つからのデータ流を出データ流として選択する。 第１態様及び第２態様による冗長システムはいくつもの好適かつ重要実施例を 有し、これらのうちのいくつかを下に述べる。 保守機能用ユニットは好適には面比較機能を含み、面比較機能は並列データ流 を多数決されたデータ流と比較し、かつ、これからの偏差の場合、偏差データ流 について障害表示信号を発する。 その関係で、多数決機能及び面比較機能は、既知のテスト・ビット・パターン の列が一度に１つの面からのデータ流に導入されるように、面からのデータ流の 外観（ｌｏｏｋ）を逐次に一時的に変化させることによって、試験される。 その関係で、パターン検出機能は、出データ流内でこのデータ流の所定区分中 に前記テスト・ビット・パターンをセンシングするために、優先権選択の出力に 接続することができる。 非常に重要な実施例によれば、面状態センシング機能は、各面毎にリンク状態 表示信号を受信し、かつこれらの信号をリンク状態表示出力信号として優先権選 択機能へ転送する。したがって、面状態センシング機能は、試験目的のために、 １つ以上のリンク状態表示出力信号にデータ流の前記所定区分中障害表示値を付 与する手段を含む。 優先権選択機能は、所定優先順序に従って出現することがある全ての場合を模 擬するように、１つ以上のリンク状態表示信号を不活性化しかつ他の２つの面よ りも選択されると期待される面から他の信号パターンを送信することによって、 試験される。 更に、好適には、それらの面間で各面内のメモリ位置を連続的に再書込み／更 新するための手段ばかりでなく、自身の面内の及び他の面の各々内のメモリから １つの位置をそれぞれの面内の多数決／優先権選択機能へ読み出す手段がある。 更に、多数決／優先権選択からの結果を自身の面のメモリへ返送しかつそれを同 じ位置へ書き込む手段が具備されている。 回路カードの障害点測定（ｆａｕｌｔ ｌｏｃａｌｉｚａｔｉｏｎ）のために 、１実施例によれば、これらの面の全て内の各回路カード・インタフェース毎に 検査合計のカウントを作成する手段、それぞれの面内で順繰りにビット・レベル で検査合計について面比較する手段、どれかの面からの或る検査合計に偏差があ る場合、この偏差を表示しかつ誤りであるその検査合計を指摘する手段が具備さ れている。 第１態様による方法では、並列に働く面内の機能実体の少なくとも三重化、及 びそれぞれの通過データ流の各面からのこれと並列な各面の機器への拡散が遂行 される。多数決されたデータ流を創出するために、各面では、自身の面のデータ 流とこれに並列な面のデータ流が比較される。これらの面のリンクが有意な情報 及び同期を有するかどうかについての表示が遂行され、かつ結果としてリンク状 態表示信号が発せられる。もしリンク状態表示信号が障害状態を表示しないなら ば、多数決されたデータ流が出データ流として発せられるが、しかし１つ以上の リンク状態表示信号に障害状態の表示がある場合、所定優先順序に基づいてこれ らの面のうちの１つからのデータ流が出データ流として選択される。 第２態様による方法では、冗長システムは、スイッチ出力とスイッチ入力との 間のデータ流用接続経路の各々上の少なくとも複数の機能実体に、各このような 機能実体が並列に働く面を備えるそれ自身の冗長サブシステムを有するように、 分散される。それぞれの通過データ流が各面の機器からこれに並列な各機器へ拡 散され、かつ多数決されたデータ流を創出するために各面及び各スイッチ出力で は自身の面のデータ流とこれに並列な面のデータ流がビット・レベルで比較され る。これらの面のリンクが有意な情報及び同期を有するかどうかについての表示 が遂行され、かつ、結果として、各面毎に、それの表示を形成するリンク状態表 示信号が発せられる。もしリンク状態表示信号が障害状態を表示しないならば、 多数決されたデータ流が機能ユニットからの出データ流として通過させられるが 、しかし１つ以上のリンク状態表示信号に障害状態の表示がある場合、所定優先 順序に基づいてこれらの面のうちの１つからのデータ流が出データ流として選択 される。 第１態様及び第２態様による方法はいくつもの好適かつ重要実施例を有し、こ れらのうちのいくつかを下に述べる。 並列データ流は多数決されたデータ流と比較され、かつ、これからの偏差の場 合、偏差データ流について障害表示信号が発せられる。 多数決及び面比較は、既知のテスト・ビット・パターンの列が一度に１つの面 からのデータ流に導入されるように、面からのデータ流の外観を逐次に一時的に 変化させることによって、試験される。 出データ流内でそのデータ流の所定区分中にテスト・ビット・パターンがセン シングされる。 各面毎にリンク状態表示信号が受信され、かつリンク状態表示出力信号として 優先権選択へ転送され、及び１つ以上のリンク状態表示出力信号がデータ流の前 記所定区分中障害表示値を付与される。 優先権選択は、所定優先順序に従って出現することがある全ての場合を模擬す るように、１つ以上のリンク状態表示信号を不活性化しかつ他の２つの面よりも 選択されると期待される面から他の信号パターンを送信することによって、試験 される。 面間でメモリ位置について再書込み／更新が、自身の面内の及び他の面の各々 内のメモリから１つの位置を読み出し、かつその位置をそれぞれの面内の多数決 ／優先権選択へ露出させることによって連続的に遂行され、かつ多数決／優先権 選択からの結果が同じ位置へ書き込まれる。 回路カードの障害点測定のために、面の全て内の各回路カード・インタフェー ス毎に検査合計がカウントされ、検査合計について面比較が順繰りにそれぞれの 面内でビット・レベルで遂行され、どれかの面からの或る検査合計に偏差がある 場合、この偏差が表示されかつ誤りであるその検査合計が指摘される。 したがって、上に詳細に定義された所に従って、全て３つの面が故障を免れな くなるや否やこれらの面間に所定順序に従って優先順位付けを許す機構が提案さ れている。その主要な利点は、面を取り扱うに当たって、障害が原因で面又はカ ードを変更するとき或はカードの型式の変更の場合にそのシステムを拡張又は再 構成するとき、現れる。 この提案はまた、監視及び保守のための定期試験（ｒｏｕｔｉｎｅ ｔｅｓｔ ）を含む。 同様に、面間で更新する機能性も含まれており、この機能性はソフト障害及び カード交換の場合にこれらを同期させるために使用される。更新は、メモリの情 報が或る一定の持続時間を有する全てのメモリに対して使用される。更新しない と、これらメモリ内のソフト障害は、最終的には、二重障害が原因で擾乱を接続 された装置に及ぶことを意味することもあり得る。 要約すると、本発明のスイッチ実施は、次の使用を含むことができる。 − 動作中の多数決、 − １つ以上のリンクが同期外れするとき優先権選択への遷移、 − スイッチ動作保守のためのスイッチ面比較、 − テスト・パターンの使用に基づく定期試験、 − スイッチ面間の更新。 スイッチ内の保守は、それが３つの同等のかつ同期動作するスイッチ面からな ると云う事実に基づいている。接続した装置へのデータは、それらを転送する前 に多数決によって選択される。多数決の使用は、一度に１つのスイッチ面でのビ ット障害に対してスイッチを耐性（ｔｏｌｅｒａｎｔ）にする。充分な障害点測 定を達成するために、データはまた、スイッチ・ポートとスイッチ・コアとの間 のマルチプレクサ／デマルチプレクサ・ステップのスイッチ・コア側で多数決さ れる。多数決はまた、３つのスイッチ面内で異なるメモリに同じ内容を与えるた めにこれらのスイッチ面間での交差接続と一緒に使用される。多数決は、ビット ・レベルで遂行されるが、しかし並列データを相手として働く。もし或るスイッ チ面が同期外れするならば、優先権選択が開始される。 多数決用論理、スイッチ面比較、及び優先権選択は、フレーム内のタイムスロ ット中に所定テスト・パターンを規則的に送信することによって自律的に試験さ れる。このタイムスロットは、スイッチ面比較、多数決、及び優先権選択用回路 の自動定期試験に使用される。スイッチ面間の差は、このタイムスロット中に慎 重に導入される。得られた障害表示は、障害検出回路が正しく動作することの確 認として解釈される。 図面の簡単な説明 本発明を添付図面を参照して下に更に詳細に説明する。これらの図面において 、 図１はＳＴＭスイッチの基本的設計の概略論理図である。 図２は３面冗長構造を備える、図１によるスイッチ内のマルチプレクサを経由 しての装置の接続を示す概略図である。 図３は図１及び２によるスイッチの入スイッチ・ポートと出スイッチ・ポート との間のスイッチ・コア上を延びる接続用３面冗長構造を全体的に示す概略図で ある。 図４は図１に含まれたマルチプレクサのための面間交差接続の原理を示す概略 図である。 図５は図３に示された冗長構造内にいくつも含まれている保守機能の基本的設 計を示すブロック図である。 図６は図５による保守機能に含まれた多数決機能によって遂行される多数決の 原理を示す線図である。 図７は図５による保守機能に含まれたいくつかの機能をより詳細に示すブロッ ク図である。 図８ａ〜ｃは図５による保守機能に含まれた機能の定期試験に使用されるテス ト・パターンに関するテーブルである。 図９は図３による３面冗長構造の面間でのメモリの更新を概略的に説明するブ ロック図である。 図１０は算出された検査合計についての３つの面Ａ、Ｂ、Ｃ間の面比較に図１ 〜３によるスイッチのスイッチ・コア内の障害点測定がいかに基づいているかを 示す概略図である。 実施例の詳細な説明 図１は、ＳＴＭスイッチ（同期転送モード）の基本的設計の論理図を概略的に 示す。全体的に１０２で指示されたスイッチ・コアは、いわゆる時間／空間構造 を有し、これはその中で２つの選択、１つは時間選択、１つは空間選択が遂行さ れるスイッチを意味する。このスイッチ内のデータ流は、例えば、いくつものタ イムスロットを含む１２５μｓ長さのいくつかのフレームに組織されると想定さ れる。これらのタイムスロットは、データ用に使用されたデータ・タイムスロッ ト、及び制御タイムスロットからなる。 スイッチ・コア１０２は方形マトリックス内の行及び列に配置されたスイッチ ・メモリ１０４を含み、このマトリックスにおいてスイッチ・メモリの各行は入 リンクからのデータで以て満たされる。スイッチ・ブロック１０６．０〜１０６ ．ｎの各１つはいくつものスイッチ・ポートを表し、これらのポートはコア１０ ２に双方向接続される。メモリ１０４への書込みは循環的である。出リンクは、 呼を確立するために制御メモリ１０８から制御される。出リンク内のタイムスロ ットはスイッチ・メモリ１０４内に記憶されたフレームから選択され、これらの スイッチ・メモリは異なる入リンクに属する。 図２は、図１によるスイッチ内の装置接続及び冗長構造を概略的に示すことを 意図する。 図２を参照すると、装置２０２．０〜２０２．ｎが、型式及び帯域要件に無関 係に、それぞれのスイッチ・ポート２０４．０〜２０４．ｎを経由してスイッチ ・コア１０２に接続されている。各スイッチ・ポートとスイッチ・コアとの間の 接続は、双方向型式のものである。装置２０２は、ここでは、加入者接続、トラ ンク接続、及びプロセッサ等の全ての型式を意味する。この装置接続は、スイッ チ・ポート２０４．０に対してはトランスポート・リンク２０６．０を経由して 直接延びるように示されているのに反して、その接続はスイッチ・ポート２０４ ．１〜２０４．ｎに対してはトランスポート・リンク２０６．１〜２０６．ｎ＋ ｑを経由して、１つ又はいくつかのマルチプレクサ／デマルチプレクサ２０８． １〜２０８．ｎ＋ｍを含むマルチプレクサ／デマルチプレクサ・ステップ上を延 びる。スイッチ・ポート２０４とスイッチ・コア１０２との間の双方向接続を示 す ために、スイッチ・ポート２０４．１とスイッチ・コア１０２との間のマルチプ レクサ／デマルチプレクサ２０８．１を経由する接続２０６．１は、それぞれ、 スイッチ・ポートから出るデータ用及びスイッチ・ポートへ入るデータ用に、そ れぞれ、Ｄｕ及びＤｉでマークされた二組の線で図２に示されている。 マルチプレクサ／デマルチプレクサ・ステップ２０８によって、変動する帯域 幅要件を有する多くの装置２０２をスイッチ・コア１０２に接続することができ る。特に、マルチプレクサ２０８は、スイッチ・コア１０２へ向かうリンクへの データ・タイムスロットのマッピング及び異なるクラスの速度を持つ入リンク２ ０６間の速度変換を遂行するタスクを有する。スイッチ・コア１０２から到来す る全てのデータ・タイムスロットは、或る一定の順序で装置２０２へ向けて送信 される。この順序は、各デマルチプレクサ内にメモリをマップすることによって 定めることができ、すなわち、デマルチプレクサを制御可能にすることができる 。これをいかに遂行するかの情報は、メモリをマッピング中のような場合にロー ドされる。 図２はまた、三重化された各マルチプレクサ／デマルチプレクサ２０８及びス イッチ・コア１０２による冗長構造を表示する。冗長構造の基本的設計は、それ ぞれ、入スイッチ・ポート２０４．ｉと出スイッチ・ポート２０４．ｕとの間の 三重スイッチ・コア１０２上を延びる接続について図３に示されている。スイッ チ・コア１０２ばかりでなくマルチプレクサ２０８．１及びデマルチプレクサ２ ０８．ｕは各々、３つのスイッチ面Ａ、Ｂ、Ｃ内に三重化されて示されており、 これらの面は同等でありかつ同期動作する。スイッチ・ポート２０４．１内で、 ３つのスイッチ面Ａ、Ｂ、Ｃへの拡散がなされ、及びスイッチ・ポート２０４． ｕでは３つのスイッチ面からの集合がなされる。 それぞれ、入マルチプレクサ面２０８．ｉ及び出マルチプレクサ面２０８．ｕ ばかりでなく、出スイッチ・ポート２０４．ｕは、図３に３０２で全体的に示さ れたいくつもの同等の保守機能を含む。下に更に詳細に説明するように、これら の保守機能は、下記を含む。 − もし３つのスイッチ面Ａ、Ｂ、Ｃが同期して働くならば、装置２０２へ出 るデータはこれら３つのスイッチ面からのデータ流の多数決によって発生される 。 多数決はビット・レベルで遂行され、信号障害に対して明白とし、かつスイッチ 面内の信号ビット障害が装置内で見受けられないようにする。 − 多数決に基づくスイッチ面比較が障害点測定に使用される。 − もし１つ以上のスイッチ面が有意な情報及び同期を欠いているならば、優 先順位付け方法を介して１つのスイッチ面を選択することによって単一面動作へ 遷移される。 − 上述の３つの機能について機能性を試験する。 − スイッチ面間で更新する。 スイッチ面Ａ、Ｂ、Ｃは、面比較及び全ての面内の多数決をできるようにする ために交差接続される。この目的のために、各スイッチ面の多重化ステップ２０ ８．ｉ、スイッチ・コア１０２、及び多重分離ステップ２０８．ｕから、これに 並列な各スイッチ面の各スイッチ面の多重化ステップ２０８．ｉ、スイッチ・コ ア１０２、及び多重分離ステップ２０８．ｕへ、それぞれの通過データ流ＤＡＴ ＡＡ、ＤＡＴＡＢ、及びＤＡＴＡＣを拡散させる接続がこれらの面間にある。 交差接続の原理は図４に更に詳細に示されており、図２内のスイッチ・ポート ２０４．１とスイッチ・コア１０２との間の三重マルチプレクサ／デマルチプレ クサ２０８．１は１例として選択されている。図４で、３つの面Ａ、Ｂ、及びＣ は、交差接続原理を解明するために、展開されている。スイッチ・ポート２０４ ．１から出て面Ａ、Ｂ、Ｃを経由するデータは、それぞれ、Ｄｕａ、Ｄｕｂ、及 びＤｕｃで指示されている。面Ａ、Ｂ、及びＣを経由してスイッチ・ポート２０ ４．ｉへ入るデータは、それぞれ、Ｄｉａ、Ｄｉｂ、及びＤｉｃで指示される。 マルチプレクサ／デマルチプレクサ２０８．１に含まれた機能は、一般的に４０ ２で指示され、かつ多重化及び多重分離機能を含む。各面に、一方で、機能４０ ２の多重化機能からの出データを他の面へ拡散させる拡散機能４０４ｕ、及び、 他方で、拡散入データＤｉを他の面へ拡散させる拡散機能４０４ｉがある。 各面内で、３つの面Ａ、Ｂ、及びＣそれぞれの拡散機能４０４ｕからの出デー タが出データ用保守機能３０２ｕに受信され、この機能の出力上で、多数決／優 先権選択された出データがマルチプレクサ２０８．１から出てゆく。この拡散は 流れ方向矢印（ｆｌｏｗ ａｒｒｏｗ）を付けられた破線によって本図に示され ている。 各面内で、３つの面Ａ、Ｂ、及びＣのそれぞれの拡散機能４０４ｉからの入デ ータが、更に、入データ用保守機能３０２ｉに受信され、この保守機能は保守機 能３０２ｕと同等であってよい。保守機能３０２ｉの出力上で、多数決／優先権 選択されたデータが受信され、これは機能４０２の多重分離機能によって取り扱 われスイッチ・ポート２０４．１を経由して装置２０２．１へ転送される。明確 のために、この拡散は、面Ａ、Ｂ、Ｃのそれぞれの拡散機能４０４ｉから面Ａの 保守機能３０２ｉへのデータについてのみ本図に示されている。 保守機能３０２ｕ及び３０２ｉで、Ａ、Ｂ、及びＣは、それぞれ、面Ａ、Ｂ、 及びＣからのデータについての入力を指示する。 ビット・レベルでなされたスイッチ面比較は、１００％の障害発見及び更に障 害を受けたスイッチ面への障害点測定を意味する。ビット・レベルでなされた多 数決は、１００％障害分離の可能性を意味する。換言すれば、スイッチ面内の障 害は、多数決によって分離され、かつそれ以上通過（ｐａｓｓ）されない。これ が、このスイッチをハードウェア内の全ての単一障害に対し透明白とすることを 可能にする。 スイッチ内での１００％の障害発見、障害分離、及び障害を受けたスイッチ面 への障害点測定を達成するためには、スイッチ・ポートにおいてスイッチ面比較 及び多数決を行うだけでよい。 しかしながら、障害を受けたスイッチ面への障害点測定だけでは充分でない。 障害の疑いがあるプリント配線カードの量は、受け容れ難いほど大量であること が判っている。精密な障害点測定を達成するため及びスイッチ面内での障害拡散 （これは障害点測定を一層困難にする）を防止するために、いくつものスイッチ 面比較及び多数決を装置接続に導入するばかりでなく、スイッチ面比較をスイッ チ・コア１０２に導入する。 従って、装置接続においては、すなわち、スイッチ・コア１０２とスイッチ・ ポート２０４との間の全てにおいては、スイッチ面比較を全てのマルチプレクサ ２０８に既に導入してある。それによって、装置２０２及びマルチプレクサ２０ ８からスイッチ・コア１０２への障害拡散が防止され、かつ障害を受けたカード を可能な限り敏速に障害点測定することができる。ビット・レベルでの多数決を 遂行できるように、交差接続をリンク２０６用に既に導入してある。３つのスイ ッチ面内のマルチプレクサ２０８間の交差接続は、好ましくは、マルチプレクサ ・ステップ２０８のスイッチ・コア側に配置され、ここでは交差接続されるリン ク２０６の数が装置の他の側におけるよりも普通かなり少ない。 図５に保守機能３０２の設計を更に詳細に示す。１例として、図５の回路は、 或る型式のインタフェース用９ビット・データ・バスで作られていると仮定する 。しかし、小さな変更で以て、他の型式のインタフェースにもまた使用すること ができる。フレームのタイムスロットのうち、９のものがリンク保守用に予約さ れ、保守タイムスロットとして示され、それらのうちの１つはＢＷＰ（ビット・ ワンダリング・パターン（Ｂｉｔ Ｗａｎｄｅｒｉｎｇ Ｐａｔｔｅｒｎ））と 称され、テスト・パターンを含む。更に、スイッチを通るフレームの流れが例え ば、４グループに分割されて、マルチフレームを形成すると想定される。マルチ フレーム内の各フレームは、保守タイムスロットのちの２つ内に一意コードを有 し、ＦＲＣ１及びＦＲＣ２（フレーム・カウンタ（ＦＲａｍｅ Ｃｏｕｎｔｅｒ ））と称される。コードの値は各グループ内で１ステップ前進させられるが、し かし次のグループへの遷移で飛び越す。マルチフレーム内のフレームは、コード 値を介してフレーム・カウンタＦＲＣによって識別される。 フレーム・カウンタＦＲＣは、スイッチ内の中心に設けられる。ＦＲＣ値は、 それらを同等にするように面間で多数決される。各他の場所のＦＲＣは、中央で 発生されたＦＲＣの原理的にコピーである。 スイッチに含まれたクロックが開始した後、マルチフレーム・カウンタを面間 で同期させるものとする。ＦＲＣは、中央論理から面内へ分散される。 マルチフレーム・カウンタの値は、下で更に詳細に説明するように、保守フレ ーム上を他の面へ送られ、従って全ての面が全てのＦＲＣ値へアクセスする。次 いで、これらの面は、ＦＲＣ情報について多数決を遂行する。多数決の結果は、 自身の面のＦＲＣカウンタを再ロードするのに使用される。これは、或るフレー ムの後ＦＲＣがこれらの面間で同等になることを意味する。 上に述べたことを具体的に説明するために、ＦＲＣ値の多数決の例をここに挙 げる。それらの面の１０進ＦＲＣ値が、１７、２５５９、及び１９であると仮定 する。これらの値は、２進では、００００ ０００１ ０００１、１００１ １ １１１ １１１１、及び００００ ０００１、００１１に相当する。そこで、こ れらの値からビット対応ビットで多数決された値（ｖａｌｕｅ ｍａｊｏｒｉｔ ｙ ｖｏｔｅｄ ｂｉｔ ｆｏｒ ｂｉｔ）は、００００ ０００１ ００１１ となり、これは１０進で１９と同じである。これは、これらの面のＦＲＣを均一 に動作させるために１つの簡単な多数決を使用するだけでよいことを意味する。 それゆえ、次順のフレームは、これら３つの面の全てにおいて番号２０で呼ばれ ることになる。 図５で、ＤＡＴＡＡ、ＤＡＴＡＢ、及びＤＡＴＡＣは、それぞれ、スイッチ面 Ａ、スイッチ面Ｂ、及びスイッチ面Ｃから、各９ビット・バス上を到来する。こ れらのバスは、一方で、多数決機能５０２に、他方でスイッチ面比較機能４０４ に、及び第三方で、優先権選択機能５０６に接続されている。 多数決機能５０２は、ビット・レベルで多数決を遂行し、かつ結果として多数 決されたデータＤＡＴＡＭＶを９ビット・バス上で送信する。ビット・レベルで 多数決を遂行することは、それが単一面障害を取り扱うことになるとき、実施を 簡単であるがしかし有効にすると云う利点を有する。図６に、１タイムスロット について、ＤＡＴＡＡ、ＤＡＴＡＢ、及びＤＡＴＡＣのビット・パターンの例、 及び多数決されたビット・パターンＤＡＴＡＭＶが示されている。多数決比較は 、第３ビットがＤＡＴＡＡ及びＤＡＴＡＣについては同じであるが、ＤＡＴＡＢ については異なること、及び最終ビットがＤＡＴＡＡ及びＤＡＴＡＢについては 同じであるがＤＡＴＡＣについては同じでないことを外観上示す。誤りビットに は、影を入れてある。 面比較機能５０４は、信号ＤＡＴＡＡ、ＤＡＴＡＢ、及びＤＡＴＡＣの各々を ＤＡＴＡＭＶと比較し、かつスイッチ面障害を信号ＰＦＡ、ＰＦＢ、及びＰＦＣ を用いて報告する。更に特に、それぞれ、スイッチ面障害がスイッチ面Ａ、スイ ッチ面Ｂ、及びスイッチ面Ｃからのデータに既に検出されているとき、信号ＰＦ Ａ、ＰＦＢ、及びＰＦＣは正パルスの形で出現し、かつこれらのパルスをカウン トする、それぞれ、カウンタ５０８、５１０、及び５１２へ送信される。図６に よる例では、ＰＦＢ及びＰＦＣの両方は、問題のタイムスロット中スイッチ面障 害を報告することになる。 スイッチ面が同期外れするとき、２つの動作中のスイッチ面についてのＰＦ信 号は、これらのスイッチ面間になんらかの差があれば、これを、やはり表示する ことになるが、しかし正しいのはこれら２つのスイッチ面のうちのどちらである か知ることは、もちろん、不可能である。この場合、優先権選択を使用するべき である。 優先権選択機能５０６は、データＤＡＴＡＡ、ＤＡＴＡＢ、ＤＡＴＡＣ、及び ＤＡＴＡＭＶを受信するマルチプレクサである。マルチプレクサ５０６は、更に 下に詳細に説明するように、信号ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、及びＩＮＳＹＣ Ｉによって制御され、多数決された又は優先権選択されたデータＤＡＴＡＯＵＴ を発生し、これが９ビット・バスの形をした出力上で発せられる。更に特に、信 号ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、及びＩＮＳＹＣＩは、スイッチ面Ａ、Ｂ、及び Ｃへのリンクが有意な情報及び同期を有するかどうかを示す。もしこれが全て３ つのスイッチ面について真ならば、マルチプレクサ５０６は、ＤＡＴＡＭＶをＤ ＡＴＡＯＵＴとして出力へ通過させる。もし１つ又はいくつかのスイッチ面につ いてその反対が真ならば、マルチプレクサは、確立された優先順序に基づいて面 の選択を遂行する。 このような優先順序の好適実施例を下に与える。 面Ａが同期を欠く： 面Ｂからのデータを選択。 面Ｂが同期を欠く： 面Ａからのデータを選択。 面Ｃが同期を欠く： 面Ａからのデータを選択。 面ＡとＢが同期を欠く： 面Ｃからのデータを選択。 面ＡとＣが同期を欠く： 面Ｂからのデータを選択。 面ＢとＣが同期を欠く： 面Ａからのデータを選択。 同期を有する面がない： 面Ａからのデータを選択。 同期不活性化機能５１４は、それぞれ、信号ＩＮＳＹＡ、ＩＮＳＹＢ、及びＩ ＮＳＹＣを受信する３つの入力を有し、これらの信号は、もしスイッチ面Ａ、Ｂ 、及びＣのリンクが有意な情報及び同期を有するならば、１によって表示する。 反 対の場合、これらの信号は０を含む。信号ＩＮＳＹＡ、ＩＮＳＹＢ、及びＩＮＳ ＹＣは、ここに説明されないリンク受信機から得られ、この受信機はフレーム同 期語及び正しいリンク・コードを探索する。もしこれが発見されるならば、１が その結果であることになり、そうでなければ、０である。正規には、これらの信 号は、上に述べた、それぞれ、信号ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、及びＩＮＳＹ ＣＩとして機能５１４によって変更されずに通過させられる。 しかしながら、定期試験目的のために、或る決まったテスト・タイムスロット 中、信号ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、及びＩＮＳＹＣＩを０にもたらすために 、同期不活性化機能５１４は２つの信号ＦＲＣ．ｓｉｇｎ及びＢＷＰ．ｓｉｇｎ によって制御される。更に特に、これは、テスト・パターンＢＷＰが発生されか つＦＲＣ．ｓｉｇｎが特定値を示すとき、各マルチフレーム毎に或る決まったい くつかのタイムスロット中遂行される。ＦＲＣ．ｓｉｇｎは上に述べたカウンタ ＦＲＣから得られ、このカウンタは１４ビット・フレーム・カウンタである。信 号ＢＷＰ．ｓｉｇｎは、現在タイムスロットがＢＷＰタイムスロットであること を示す。 図７に、多数決機能５０２、優先権選択機能５０６、及び同期不活性化機能５ １４の基本的設計が更に詳細に示されている。 図７は、ビット・レベルでの、すなわち、相当する９ビット・バス上を到来す る、それぞれ、並列データ流ＤＡＴＡＡ、ＤＡＴＡＢ、及びＤＡＴＡＣの各ビッ ト毎の多数決及び優先権選択コースを示す。それぞれ、面Ａ、Ｂ、及びＣの各々 から１つずつの、並列語内の各ビットは、３つのＡＮＤゲート７０２、７０４、 及び７０６の組に供給され、この組にＯＲゲート７０８が後続し、前記素子は多 数決機能５０２に含まれている。これら３つのビットはまた、優先権選択機能５ ０６に含まれた相当するマルチプレクサ７１０に供給される。 更に特に、これら３つのビットは、多数決機能５０２内の、それぞれ、ＡＮＤ ゲート７０２、７０４、及び７０６の各第１入力に供給される。ＡＮＤゲート７ ０２、７０４、及び７０６の第２入力に、それぞれ、データ流ＤＡＴＡＢ、ＤＡ ＴＡＣ、及びＤＡＴＡＡからのビットが供給される。ＡＮＤゲート７０２、７０ ４、及び７０６の出力からのビットがＯＲゲート７０８の各入力に供給される。 もし全て３つのデータ・ビットが出現しかつ同等であるならば、論理動作の既知 の規則に従って、同じビットがＡＮＤゲート７０２、７０４、及び７０６の出力 の各々にばかりでなく、ＯＲゲート７０８の出力にも得られる。もし、これと違 って、差があるとするならば、結果のデータ流（ＤＡＴＡＭＶ）に多数決された ビットが得られる。 優先権選択機能５０６は、各ビット毎に１つずつの、９のマルチプレクサ７１ ０の他に、反転ＡＮＤゲート７１２及びセレクタ機能７１４を含む。それぞれの データ流ＤＡＴＡＡ、ＤＡＴＡＢ、及びＤＡＴＡＣからの３つのビットはまた、 マルチプレクサ７１０の８つの入力０〜７に供給される。 更に特に、データ流ＤＡＴＡＡからのビットは入力０、１、３、５、及び７に 供給され、データ流ＤＡＴＡＢからのビットは入力２及び６に供給され、及びデ ータ流ＤＡＴＡＢからのビットは入力４に供給される。 同期不活性化機能５１４からの信号ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、及びＩＮＳ ＹＣＩは、マルチプレクサ７１０の、それぞれ、入力７１０Ａ、７１０Ｂ、及び ７１０Ｃばかりでなく、各々、反転ＡＮＤゲート７１２の各入力に供給される。 もし信号ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、及びＩＮＳＹＣＩのどれか又は或るい くつかが０であるとするならば、ゲート７１２の出力に１が出現し、そうでなけ れば、０が出現する。ＯＲ機能７０８の出力及びマルチプレクサ７１０の出力は 、各々、セレクタ機能７１４の入力に接続されている。セレクタ機能７１４は、 ゲート７１２の出力に出現する信号によって、これが１であるときこのマルチプ レクサの出力が選択され、そうでなければ、ＯＲゲート７０８からのＤＡＴＡＭ Ｖビットが選択されるように、制御される。 マルチプレクサ７０８の機能は、それが入力７１０Ａ、７１０Ｂ、及び７１０ Ｃで以て形成される２進数によって制御されると云えるように説明することがで きる。もし２進数が数字０〜７のうちのどれかに相当するならば、マルチプレク サ７０８は、入力０〜７のうちの、相当する番号付け（ｎｕｍｂｅｒｉｎｇ）を 持つ１つを選択する。そこで、データ流ＤＡＴＡＡ、ＤＡＴＡＢ、及びＤＡＴＡ Ｃを受信する入力０〜７用接続は、各特定の場合に、先に説明した優先順序に適 する出力が選択されるように、配置される。 図７に更に詳細に示された同期不活性化機能５１４及び図８ａ〜ｃによるテー ブルを参照して、冗長構造に含まれた定期試験機能を更に詳細に説明する。 同期不活性化機能５１４において、信号ＩＮＳＹＡ、ＩＮＳＹＢ、及びＩＮＳ ＹＣが、それぞれ、面Ａ、Ｂ、及びＣから、それぞれ、ＡＮＤゲート７１６Ａ、 ７１６Ｂ、及び７１６Ｃの第１入力に供給される。フレーム・カウンタ７１８か らの信号ＦＲＣ．ｓｉｇｎが比較器７２０に供給され、この比較器は３つの出力 をそれぞれのＡＮＤゲート７１６Ａ、７１６Ｂ、及び７１６Ｃの各第２入力に接 続されている。比較器７２０は、選択されたフレーム・コード値をＦＲＣ．ｓｉ ｇｎと比較する。図８ａ〜ｃによるテーブルに、これらのフレーム・コード値が 、ＦＲＣ［１０：０］の見出しを有する欄２内に、行４から、値０〜７３である として、表示されている。［１１：０］は、それらの値がビット１１から０で表 示されることを表示する。先に述べたように、スイッチを通してのフレームの流 れは４つのグループに分割されると考えられる。このテーブル内の、見出しＦＲ Ｃ［１３：１２］を有する欄１は、４つの最初の行上で値０〜３を持つこれらの グループを表示する。［１３：１２］は、これらの値がビット１３及び１２を与 えられることを表示する。したがって、定期試験は、グループ３内で遂行される 。 比較器７２０はまた、制御信号として信号ＢＷＰ．ｓｉｇｎを受信する。ＦＲ Ｃ．ｓｉｇｎ信号が選択されたフレーム・コード値のうちの１つに等しいのと同 時にＢＷＰタイムスロットが面Ａ、Ｂ、及びＣのどれかに出現すると云うことを この制御信号が表示するとき、比較器７２０は、相当するＡＮＤゲート７１６Ａ 、７１６Ｂ、及び７１６Ｃに接続されている出力上に０を発する。その結果、生 じる、それぞれ、信号ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、又はＩＮＳＹＣＩが値０を 得ることになる。テーブル内の欄６に、ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、及びＩＮ ＳＹＣＩのうちの１つ又はこれらの信号が強制的に値０を取らされることが表示 される。もしこれらの信号のうちの２つ以上が０にセットされるならば、これは 全体として書き込まれる信号の１つによってマークされるのに反して、後続の信 号は２つの最終文字、例えば、フレーム６７及び６８についてはＩＮＳＹＡＩ、 ＢＩ、ＣＩで以て表示される。 図５を参照すると、出信号ＤＡＴＯＵＴが試験目的のために優先権先駆機能５ ０６からパターン検出機能５１６に供給され、この検出機能はＢＷＰ．ｓｉｇｎ によって制御され、それぞれ、信号ＰＲＩＨ及びＰＲＩＬを発生する。それぞれ 、２進数１ １１１１ １１１１及び２進数０ ００００ ００００がＢＷＰタ イムスロット中ＤＡＴＯＵＴ内に発見されるとき、信号ＰＲＩＨ及びＰＲＩＬは 両方とも正のパルスである。信号ＰＲＩＨ及びＰＲＩＬがこれらのパルスをカウ ントする、それぞれ、各カウンタ５１８及び５２０に供給される。テーブル内の 欄７に、試験される機能５０４、５０２、５０６及び５１６のうちの１つ又はこ れらの機能が表示されている。 定期試験機能用に、論理が、所定テスト・パターンをマルチフレーム内のサブ グループ３内のＢＷＰタイムスロット中送信することによって自律的に試験され る。これらのテスト・パターンは全て３つのスイッチ面について異なり、かつ各 マルチフレーム毎にＰＦＡ、ＰＦＢ、ＰＦＣ、ＰＲＩＨ、及びＰＲＩＬ上に既知 の数のパルスを起こさせる。テーブル内の欄８にパルス送信されるこれらのＰＦ Ａ、ＰＦＢ、ＰＦＣ、ＰＲＩＨ、及びＰＲＩＬが表示されている。テーブル内の 行１〜３及び最終行から明らかなように、他のグループ中、全て３つのスイッチ 面がＢＷＰタイムスロット中、２進数１ １１００ ０１１１を送信する。 論理が正しく働くとき、各マルチフレーム毎に、カウンタ５１０、５１２、５ １８、５２０内に次の数のパルスを起こさせるように、テスト・パターンが設計 される。 ５０８： ２８ ＰＦＡ ５１０： ２４ ＰＦＢ ５１２： ２２ ＰＦＣ ５１８： １０ ＰＲＩＨ ５２０： １０ ＰＲＩＬ 選択されたテスト・パターンの背景は、下記の通りである。 多数決機能５０２及びスイッチ面比較機能５０４は、ワンダリング（ｗａｎｄ ｅｒｉｎｇ）１を持つパターン列及びワンダリング０を持つ他のパターン列を一 度に１つのスイッチ面から送信し、かつ、それぞれ、カウンタ５０８、 ５１０、及び５１２内のＰＦＡ、ＰＦＢ、及びＰＦＣのカウンティングの結果を 期待されたそれに対して検査することによって、試験される。 パターン検出機能５１６は、ＤＡＴＡＯＵＴに影響するためにＩＮＳＹＡＩ、 ＩＮＳＹＢＩ、ＩＮＳＹＣＩのうちの１つ又は２つを、同じ列中、強制的に０に し、かつカウンタ５１８及び５２０内のＰＲＩＨ及びＰＲＩＬのカウンティング の結果を期待されたそれに対して検査することによって、試験される。 優先権選択機能５０６は、同期不活性化機能５１４内で、ＩＮＳＹＡＩ、ＩＮ ＳＹＢＩ、ＩＮＳＹＣＩのうちの１つ、２つ、又は全て３つを不活性化し、他の ２つのスイッチ面よりも選択されることを期待されるスイッチ面から他のパター ンを送信することによって、試験される。これらのパターンは、２進の１ １１ １１ １１１１及び０ ００００ ００００であり、かつ両方とも選択されるこ とを期待されるスイッチ面から送信される。その全体は、優先権選択の全て７つ の場合が試験されるように、行われる。 同期不活性化機能５１４はまた、もしそれが誤りＢＷＰタイムスロット中にＩ ＮＳＹＡＩ、ＩＮＳＹＢＩ、ＩＮＳＹＣＩを強制的に０にするならば、ＰＲＩＨ 及びＰＲＩＬの数が誤りである限り、試験される。 図８ａ〜ｃに示されたテーブルを参照する一方、上に短く論じた試験コースに ついて詳細な説明を行う。 導入部としてＢＷＰタイムスロットのタスクの要約をここにまず与える。 ＢＷＰタイムスロットは、スイッチ面比較、多数決、及び優先権選択用回路の 自動定期試験に使用される。スイッチ面間の差が、このタイムスロット中、慎重 に導入される。得られた障害表示は、障害検出回路が正しく働くことの確認とし て解釈される。 ＢＷＰタイムスロットは、フレーム・カウンティングに相関させられる。試験 は、フレーム・グループの１つ、すなわち、フレーム・グループ３中遂行される 。他の全てのフレーム内で、ＢＷＰは全てのスイッチ面上で１ １１００ ０１ １１と云う一定値を有する。 試験コースは、下記に従って進行し、その間、下に述べるフレーム中、上に述 べた欄６、７、及び８は、それぞれ、０に強制されるのはＩＮＳＹＡＩ、ＩＮＳ ＹＢＩ、及びＩＮＳＹＣＩのうちのどれか、試験されるのはＰＣ、ＭＶ、ＰＲＩ 、及び５１６のうちのどれか、パルス送信されるのはＰＦＡ、ＰＦＢ、ＰＦＣ、 ＰＲＩＨ、及びＰＲＩＬのうちのどれか表示する。 ＢＷＰタイムスロットは、最初に１ １１１１ １１１１にセットされる。ス イッチ面Ａで９ビットが１つずつ０にセットされる。これは、フレーム・グルー プ３内のフレーム０〜８内に行われる。 その後ただちに、この手順が繰り返されるが、ただし反転された値を用いて行 われる。その値は、０ ００００ ００００にセットされ、かつスイッチ面Ａで ９ビットが１つずつ１にセットされる。これは、フレーム・グループ３内のフレ ーム９〜１７内で行われる。 しかしながら、２つの例外がある。全て３つのスイッチ面で、フレーム０内で ビット７が１から０に変化させられる。全て３つの面で、フーレム１０内でビッ ト８が０から１へ変化させられる。これらの例外の理由は、リンク・コードがタ イムスロット中に９ビットの全ての可能な組合わせを転送することができないと 云うことにある。 サブグループ３のフレーム１８〜２１内で、ＢＷＰタイムスロットは、優先権 選択を試験するために使用される。 その後ただちに続くフレーム２０〜４０がスイッチ面Ｂでワンダリング１及び ０を扱い、続く２つのフレーム４１、４２で優先権選択の試験が行われる。 その後ただちに続くフレーム４３〜５９がスイッチ面Ｃでワンダリング１及び ０を扱い、続く１４フレーム６０〜７３で優先権選択の試験が行われる。 マルチフレーム内の残るＢＷＰタイムスロットは、試験に使用されない。それ らは１ １１００ ０１１１にセットされる。 図９は、上に説明した種類の３面冗長構造内でメモリ位置のスイッチ面Ａ、Ｂ 、Ｃ間での再書込み／更新を概略的に示す。更新は、それぞれ、メモリ９０２Ａ 、９０２Ｂ、及び９０２Ｃの位置９０２ＡＰ、９０２ＢＰ、及び９０２ＣＰから 、これらの面の各々において矢印９１２、９１４、及び９１６に従って、自身の 面内の、それぞれ、多数決／優先権選択機能９１０Ａ、９１０Ｂ、及び９１０Ｃ へ、各面内で読み出すことによって、連続的に遂行される。多数決／優先権選択 され た情報は、それぞれ、矢印９１２、９１４、及び９１６に従って、読出しの行わ れたそれぞれメモリ９０２Ａ、９０２Ｂ、及び９０２Ｃへ返送され、かつ、それ ぞれ、同じ位置９０２ＡＰ、９０２ＢＰ、及び９０２ＣＰに再書き込みされる。 多数決／優先権選択機能９１０は、スイッチ・コアとスイッチ・ポート間でビッ ト・レベルでデータ流を取り扱うのについて先に説明したのと本質的に同じ種類 のものであってよい。 再書込み／更新は、一方で、メモリ回路内のいわゆるソフト誤りの影響を除去 し、かつ、他方で、カードの変更の場合の自動更新を達成するのに使用される。 種々のメモリにおける情報の再書込み／更新に当たってまた、面比較が多数決／ 優先権選択の他に使用される。 スイッチ・コア１０２は、マルチプレクサ２０８及びスイッチ・ポート２０４ と反対に、多くのプリント配線回路カードを含むことができる。例えば、スイッ チ・コア１０２内の障害点測定のために、主（ｐｒｉｎｃｉｐａｌ）巡回冗長検 査（ＣＲＣ）に従うカウントされた検査合計についての面比較が３つの面Ａ、Ｂ 、Ｃ間で行われる。検査合計は、３つの面Ａ、Ｂ、及びＣにおいて、同期して各 プリント配線回路カード・インタフェースについてカウントされる。スイッチ・ コアを例としてここでは述べたが、このような障害点測定は、多数決が或る理由 のために使用されない場合に全てのプリント配線回路カード間で一般に行うこと ができる。 図１０は、各面Ａ、Ｂ、及びＣ毎に、それぞれ、２つの相互接続されたプリン ト配線カードＡＫ１とＡＫ２、ＢＫ１とＢＫ２、及びＣＫ１とＣＫ２を示す。示 されたそれぞれのカード間のインタフェースについて検査合計をカントするため それぞれの面における機能を、それぞれ、ＣＲ１、ＣＲ２、及びＣＲ３で表示す る。 図１０における本例の３つのカード・インタフェースでは、全てのプリント配 線回路カード・インタフェースについて検査合計がそれぞれの面内で順繰りにビ ット・レベルで面比較される。面比較用機能は、図１０に、それぞれ、１００２ 、１００４、及び１００６で示され、これらは全て３つの面からの検査合計を受 信する機能ＣＲ１、ＣＲ２、及びＣＲ３に接続されている。 装置１００８、１０１０、及び１０１２は、どれかの面からの或る検査合計が 期待値から異なっているかどうかを調査し、もし異なっている場合は、誤りであ るその検査合計を指摘する。多数決された検査合計を、例えば、保守フレーム内 に転送することができ、その指摘は保守フレーム内に誤り検査合計の位置を探索 することによって遂行される。この位置から、障害を受けたカード・インタフェ ースが直ちに明らかになる。このようにして、スイッチ・コア内の障害点測定が 障害の疑いのあるプリント配線回路カードの数を僅かに２に常に制限する。 上に述べたのはＣＲＣ発生型式のものであり、下にＣＲＣＭＶ（ＣＲＣ多数決 （ＣＲＣ Ｍａｊｏｒｉｔｙ Ｖｏｔｅ））と称するものは、プリント配線回路 カードへの各入データ・リンク毎に発生される。このＣＲＣは、多数決される保 守ループへの全ての他のリンクのＣＲＣと一緒に中央に集合させられる。起こる ビット障害が障害フラグを生じ、これが障害識別に使用される。 ＣＲＣ発生の他の型式は、保守リンクに障害がないかどうか検査するためにの み使用される。もし、ＣＲＣＭＶ検査合計を搬送する保守リンク自身が誤り発生 性であるならば、大量のこの情報を多数決論理へ送信することは無意味であるだ ろう。ＣＲＣは、保守リンクへ転送されたデータについてフレーム内に（ｆｒａ ｍｅｗｉｓｅ）発生される。このＣＲＣは、そのフレーム内の或る定まったタイ ムスロットに入れられる。受信端で、ＣＲＣが同じようにして発生され、送信側 から送信されたＣＲＣと比較される。これらのＣＲＣ検査合計は、下に、それぞ れ、ＣＲＣＬＧ及びＣＲＣＬＣと称され、ここにＬＧはリンク発生（Ｌｉｎｋ Ｇｅｎｅｒａｔｅ）及びＬＣはリンク検査（Ｌｉｎｋ Ｃｈｅｃｋ）を表す。も しＣＲＣＬＧがＣＲＣＬＣと一致しないならば、これは、もちろん、その保守リ ンク上を送信された障害フラグの判定に影響することになる。保守リンクのみが ＣＲＣＬＧ／ＬＣを備える。他のリンクのほとんどは、ＣＲＣＭＶを備える。 図９を参照して上に説明した所に従って情報の更新を遂行するのと同じ輸送経 路が検査合計の転送に使用される。

【手続補正書】 【提出日】１９９８年９月４日 【補正内容】 １． 図面の図５、図６及び図８ａを添付のものと差し替える。（但し、図６は 変更なし。） 【図５】 【図６】 【図８】

───────────────────────────────────────────────────── 【要約の続き】 のうちの１つからのデータ流を出データ流（ＤＡＴＡＯ ＵＴ）として選択する。

Claims (1)

1. 【特許請求の範囲】 １． ディジタル・スイッチ（１０２）内の機能実体（２０８、２０４ｕ）用 冗長システムであって、 前記機能実体が並列に動作する面（Ａ、Ｂ、Ｃ）内に少なくとも三重化され、 各面からこれに並列な各面へそれぞれの通過データ流を拡散させる手段（４０ ４ｕ、４０４ｉ）が設けられ、 各面が保守機能用ユニット（３０２ｉ、３０２ｕ）を有し、前記機能ユニット が 自身の面のデータ流とこれに並列な面のデータ流とを受信しかつ多数決された データ流（ＤＡＴＡＭＶ）を創出するためにビット・レベルで前記受信したデー タ流を比較する多数決機能（５０２）と、 前記面（Ａ、Ｂ、Ｃ）のリンクが有意な情報と同期とを有するかどうかを示し かつ結果として、各面毎に、その表示を形成するリンク状態表示信号（ＩＮＳＹ ＡＩ、ＩＮＳＹＢＩ、ＩＮＳＹＣＩ）を発する面状態センシング機能（５１４） と、 多数決されたデータ流（ＤＡＴＡＭＶ）と前記リンク状態表示信号とを受信し かつもし前記リンク状態表示信号が障害状態を示していないならば、前記機能ユ ニットからの出データ流（ＤＡＴＡＯＵＴ）として前記多数決されたデータ流（ ＤＡＴＡＭＶ）を通過させるが、しかし、１つ以上の前記リンク状態表示信号に 障害状態の表示がある場合、所定優先権順序に基づいて出データ流（ＤＡＴＡＯ ＵＴ）として前記面のうちの１つからのデータ流を選択する優先権選択機能（５ ０６）と を含むこと を特徴とする冗長システム。 ２． スイッチ入力（１０６）とスイッチ出力（１０６）とこれらの間のスイ ッチ機器とを備えるディジタル・スイッチ（１０２）用冗長システムであって、 前記スイッチ機器がスイッチ・コア（１０２）と機能実体（２０８）とを含み、 スイッチ入力とスイッチ出力との間のデータ流用接続経路が前記コアの両側にい くつものこのような機能実体を含むことができ、前記冗長システムが、並列に動 作しかつ相互に本質的に同等のスイッチ機器を有するスイッチ面（Ａ、Ｂ、Ｃ） と、外部から到来するデータ流を前記スイッチ面の機器へ拡散させる拡散手段と 、前記スイッチ面から到来する前記データ流を集合させる集合手段とを含み、 前記冗長システムが前記接続経路の各々上の少なくとも複数の前記機能実体（ ２０８）に、このような各機能実体が並列に動作する面（Ａ、Ｂ、Ｃ）を備える それ自身の冗長サブシステムを有しかつ各面の機器からこれに並列な各機器へそ れぞれの通過データ流を拡散させる手段（４０４ｉ、４０４ｕ）を含むように、 分散され、 各面と各スイッチ出力とが保守機能用ユニット（３０２ｉ、３０２ｕ）を有し 、前記機能ユニットが 自身の面のデータ流とこれに並列な面のデータ流とを受信しかつ多数決された データ流（ＤＡＴＡＭＶ）を生成するためにビット・レベルで前記受信したデー タ流を比較する多数決機能（５０２）と、 前記面（Ａ、Ｂ、Ｃ）のリンクが有意な情報と同期とを有するかどうか示しか つ、結果として、各面毎に、その表示を形成するリンク状態表示信号（ＩＮＳＹ ＡＩ、ＩＮＳＹＢＩ、ＩＮＳＹＣＩ）を発する面状態センシング機能（５１４） と、 多数決されたデータ流（ＤＡＴＡＭＶ）と前記リンク状態表示信号とを受信し かつもし前記リンク状態表示信号が障害状態を示していないならば、前記機能ユ ニットからの出データ流（ＤＡＴＡＯＵＴ）として前記多数決されたデータ流（ ＤＡＴＡＭＶ）を通過させるが、しかし１つ以上の前記リンク状態表示信号に障 害状態の表示がある場合所定優先権順序に基づいて出データ流（ＤＡＴＡＯＵＴ ）として前記面のうちの１つからのデータ流を選択する優先権選択機能（５０６ ）と を含むことと を特徴とする冗長システム。 ３． 請求項１又は２記載の冗長システムであって、前記保守機能用ユニット （３０２ｉ、３０２ｕ）がまた、並列データ流（ＤＡＴＡＡ、ＤＡＴＡＢ、ＤＡ ＴＡＣ）を前記多数決されたデータ流（ＤＡＴＡＭＶ）と比較し、これらに偏差 がある場合、偏差データ流について障害表示信号（ＦＴＡ、ＦＴＢ、ＦＴＣ）を 発生する面比較機能（５０４）を含むことを特徴とする冗長システム。 ４． 請求項１又は２及び３記載の冗長システムであって、一度に１つの面か らのデータ流に既知のテスト・ビット・パターンの列を導入するように、前記多 数決機能（５０２）が前記面（Ａ、Ｂ、Ｃ）からの前記データ流の外観を逐次に 一時的に変化させることによって試験されることを特徴とする冗長システム。 ５． 請求項４記載の冗長システムであって、パターン検出機能（５１６）が 前記出データ流（ＤＡＴＡＯＵＴ）内で前記データ流の所定区分（ＢＷＰ）中前 記テスト・ビット・パターンをセンシングするために前記優先権選択機能（５０ ６）の出力に接続されていることを特徴とする冗長システム。 ６． 請求項５記載の冗長システムであって、前記面状態センシング機能（５ １４）が各面（Ａ、Ｂ、Ｃ）毎にリンク状態表示入力信号（ＩＮＳＹＡ、ＩＮＳ ＹＢ、ＩＮＳＹＣ）を受信しかつ前記優先権選択機能（５０６）へリンク状態表 示出力信号（ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、ＩＮＳＹＣＩ）として前記リンク状 態入力信号を転送し、かつ前記データ流の前記所定区分（ＢＷＰ）中１つ以上の 前記リンク状態表示出力信号（ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、ＩＮＳＹＣＩ）に リンク障害表示値を付与する手段（５１４）を含むことを特徴とする冗長システ ム。 ７． 請求項６記載の冗長システムであって、前記優先権選択機能（５０６） が１つ以上の前記リンク状態表示信号（ＩＮＳＹＡＩ、ＩＮＳＹＢＩ、ＩＮＳＹ ＣＩ）を不活性化しかつ所定優先順序に従って出現することがある全ての場合を 模擬するように他の２つ面よりも選択されることを期待される面からの他の信号 パターンを送信することによって試験されることを特徴とする冗長システム。 ８． 先行請求項のいずれかに記載の冗長システムであって、 前記面（Ａ、Ｂ、Ｃ）間で各面内のメモリ位置（９０２ＡＰ、９０２ＢＰ、９ ０２ＣＰ）を連続的に再書込み／更新する手段と、 自身の面内と他の面の各々内のメモリ（９０２Ａ、９０２Ｂ、９０２Ｃ）から それぞれの面内の多数決／優先権選択機能（９１０Ａ、９１０Ｂ、９１０Ｃ）へ １つの位置を読み出す手段（９０４、９０６、９０８）と、 自身の面のメモリへ前記多数決／優先権選択からの結果を返送しかつ同じ位置 に前記結果を書き込む手段（９１２、９１４、９１６）と を特徴とする冗長システム。 ９． 先行請求項のいずれかに記載の冗長システムであって、回路カードの障 害点測定のために 前記面の全て内の各回路カード・インタフェースについて検査合計のカウント を作成する手段（ＣＲＣ）と、 前記それぞれの面内で順繰りにビット・レベルで検査合計についての面比較を する手段（１００２、１００４、１００６）と、 どれかの面からの或る検査合計に偏差がある場合に、前記偏差を表示しかつ誤 りである前記検査合計を指摘する手段と があることを特徴とする冗長システム。 １０． ディジタル・スイッチ内の機能実体用冗長構造を提供する方法であっ て、 前記機能実体を並列に働く面内に少なくとも三重化することと、 各面からこれに並列な各面へそれぞれの通過データ流を拡散させることと、 各面内で下記のステップ、すなわち、 多数決されたデータ流を創出するために自身の面のデータ流とこれに並列な面 のデータ流とをビット・レベルで比較するステップと、 前記面のリンクが有意な情報と同期とを有するかどうかの表示を遂行しかつ結 果としてリンク状態表示信号を発するステップと、 もし前記リンク状態表示信号が障害状態を表示しないならば、出データ流とし て前記多数決されたデータ流を発するが、しかし１つ以上の前記リンク状態表示 信号に障害状態の表示がある場合、所定優先権順序に基づいて出データ流として 前記面のうちの１つからのデータ流を選択するステップと を遂行することと を特徴とする方法。 １１． スイッチ入力とスイッチ出力とこれらの間のスイッチ機器とを備える ディジタル・スイッチ用冗長構造を提供する方法であって、前記スイッチ機器が スイッチ・コアと機能実体とを含み、スイッチ入力とスイッチ出力との間のデー タ流用接続経路が前記コアの両側にいくつものこのような機能実体を含むことが でき、前記方法であって、 前記冗長システムを前記接続経路の各々上の少なくとも複数の前記機能実体に 、各このような機能実体が並列に働く面を備えるそれ自身の冗長サブシステムを 得かつ各面の機器からこれに並列な各機器へそれぞれの通過データ流を拡散させ るように、分散し、かつ、 各面と各スイッチ出力とにおいて、更に下記のステップ、すなわち、 多数決されたデータ流を創出するために自身のデータ流とこれに並列な面のデ ータ流とをビット・レベルで比較するステップと、 前記面のリンクが有意な情報と同期とを有するかどうか表示しかつ、結果とし て、各面毎に、それの表示を形成するリンク状態表示信号を発するステップと、 もし前記リンク状態表示信号が障害状態を表示しないならば、出データ流とし て前記多数決されたデータ流を通過させるが、しかし１つ以上の前記リンク状態 表示信号に障害状態の表示がある場合所定優先権順序に基づいて出データ流とし て前記面のうちの１つからのデータ流を選択するステップと を遂行ことと を特徴とする方法。 １２． 請求項１０又は１１記載の方法であって、並列データ流を前記多数決 されたデータ流と比較しかつこれからの偏差の場合、偏差データ流について障害 表示信号を発することを特徴とする方法。 １３． 請求項１２及記載の方法であって、一度に１つの面からのデータ流に 既知のテスト・ビット・パターンを導入することで以て前記面からの前記データ 流の外観を逐次に一時的に変化させることによって多数決と面比較とを試験する ことを特徴とする方法。 １４． 請求項１３記載の方法であって、前記出データ流内で前記データ流の 所定区分中前記テスト・ビット・パターンをセンシングすることを特徴とする方 法。 １５． 請求項１４記載の方法であって、各面毎にリンク状態表示入力信号を 受信しかつ前記優先権選択へリンク状態表示出力信号として前記リンク状態入力 信号を転送し、かつ前記パターン検出機能を試験するために前記データ流の前記 所定区分中１つ以上の前記リンク状態表示出力信号にリンク障害表示値を付与す ることを特徴とする方法。 １６． 請求項１５記載の方法であって、１つ以上の前記リンク状態表示信号 を不活性化しかつ所定優先順序に従って出現することがある全ての場合を模擬す るように他の２つ面よりも選択されることを期待される面からの他の信号パター ンを送信することによって優先権選択を試験することを特徴とする方法。 １７． 請求項１０から１６のうちいずれかに記載の方法であって、前記面間 でメモリ位置の再書込み／更新を 自身の面内と他の面の各々内のメモリから１つの位置を読み出しかつそれぞれ の面内の多数決／優先権選択機能へ前記位置を露出させるステップと、 自身の面のメモリへ前記多数決／優先権選択からの結果を返送しかつ同じ位置 に前記結果を書き込むステップと によって連続的に遂行することを特徴とする方法。 １８． 請求項１０から１７のうちいずれかに記載の方法であって、回路カー ドの障害点測定のために、 前記面の全て内の各回路カード・インタフェースについて検査合計をカウント するステップと、 前記それぞれの面内で順繰りにビット・レベルで検査合計についての面比較を 遂行するステップと、 どれかの面からの或る検査合計に偏差がある場合に、前記偏差を表示しかつ誤 り検査合計を指摘するステップと を遂行することを特徴とする方法。