SE505322C2 - Rutinkontroll av paritetsunderhåll - Google Patents

Rutinkontroll av paritetsunderhåll

Info

Publication number
SE505322C2
SE505322C2 SE9504708A SE9504708A SE505322C2 SE 505322 C2 SE505322 C2 SE 505322C2 SE 9504708 A SE9504708 A SE 9504708A SE 9504708 A SE9504708 A SE 9504708A SE 505322 C2 SE505322 C2 SE 505322C2
Authority
SE
Sweden
Prior art keywords
parity
errors
error
frame
selector
Prior art date
Application number
SE9504708A
Other languages
English (en)
Other versions
SE9504708D0 (sv
SE9504708L (sv
Inventor
Peter Carl Birger Lundh
Arto Nummelin
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9504708A priority Critical patent/SE505322C2/sv
Publication of SE9504708D0 publication Critical patent/SE9504708D0/sv
Priority to PCT/SE1996/001725 priority patent/WO1997024830A1/en
Priority to AU14032/97A priority patent/AU1403297A/en
Priority to JP09524270A priority patent/JP2000502853A/ja
Priority to DE69631974T priority patent/DE69631974D1/de
Priority to CA002240723A priority patent/CA2240723A1/en
Priority to EP96944163A priority patent/EP0870379B1/en
Publication of SE9504708L publication Critical patent/SE9504708L/sv
Publication of SE505322C2 publication Critical patent/SE505322C2/sv
Priority to US09/104,329 priority patent/US6373819B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/241Testing correct operation using pseudo-errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Debugging And Monitoring (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

505 322 2 för detektering av dålig paritet. Vâljaren har en redundansstruktur bestående av två plan. Ett alternativt mönster framställs för att ersätta ett mönster med felaktig paritet. Den de två planen terminerande delen detekterar detta alternativa mönster och ersätter det med data från det andra planet.
I WO 83/04355 används paritet för övervakning av tidluckor. En upprättad förbindelse kontrolleras genom generering av felaktig paritet och detektering av var den uppträder.
I ett system enligt den inledningsvis angivna första aspekten av uppfinningen är underhåll viktigt för att möjliggöra identifiering av fels beskaffenhet och lokalisering. Det föreligger även ett behov av att ha överlappande övervakningsfunktioner för att kunna omfatta alla fel. Det är även önskvärt att göra sådana funktioner autonoma i maskinvara med den analyserande delen i programvara för att undvika uppträdande av tillståndet “OK” på grund av ett fel i maskinvaran.
Ett syfte med uppfinningen är att àstadkoma en sådan överlappande övervakning i en terminalenhet av inledningsvis angivet slag.
Detta syfte har uppnåtts genom att terminalenheten ifråga har erhållit de i kraven 1-6 angivna kännetecknen.
Enligt uppfinningen finns det, i denna terminalenhet, en första paritetsfelgenererande anordning i den väljarterminerande enheten för att i en provningstidlucka (MFPE), ingående i nämnda antal tidluckor och avsedd för paritetsfunktions-rutinprov, generera ett paritetsfel i en bestämd av de till terminalfunktionen sända ramarna. Detta alstrar ett väntat antal fel i de till terminalfunktionen sända ramarna. En andra paritetsfelgenererande anordning i terminalfunktionen genererar ett paritetsfel i provningstidluckan i en bestämd av de till den väljarterminerande enheten sända ramarna. Detta alstrar ett väntat antal fel i de till den väljarterminerande enheten sända ramarna. Terminalfunktionen innefattar vidare en första 505 322 3 tidluckräknande anordning för räkning av tidluckor med paritetsfel i de från den väljarterminerande enheten mottagna ramarna, och alstring av ett resultat för varje ram, som är indikativt för antalet paritetsfel i denna ram. Organ finnes för att införa varje antalet paritetsfel indikerande resultat i en första tillgänglig av provningstidluckorna i de till den väljarterminerande enheten sända ramarna. Den väljarterminerande enheten innefattar vidare en andra tidluckräknande anordning för att räkna tidluckor med paritetsfel i de från terminalfunktionen mottagna ramarna och alstra ett resultat för varje ram, som är indikativt för antalet paritetsfel för denna ram.
Paritetsfelövervakande funktionalitet mottager det av den första tidluckräknande funktionen alstrade, och i provningstidluckan överförda resultatet, och den från den andra tidluckräknande anordningen erhållna signalen, som är indikativt för provningstidluckor uppträdande i den bestämda ramen. Med övervakningsfunktionaliteten sammanhörande programvara alstrar ett resultat, som är indikativt för antalet paritetsfel som mottages i provningstidluckor minus det väntade antalet fel i de förutbestämda ramarna, som sänds till den väljarterminerande enheten.
Allmänt, och hänvisande till uppfinningens andra aspekt, måste det, för att medge detektering och lokalisering av maskinvarufel i stora system, såsom en telefoniväljare, finnas funktioner i maskinvaran som kan detektera dessa fel.
Funktionerna kan exempelvis implementeras som paritetskontrollorgan, checksumor eller jämförelse av data i redundanta synkrona dataflöden, etc.
När ett fel påträffas av viss maskinvara, ställs en flagga eller framstegas en räknare. Flaggan eller räknaren kan då läsas av programvara och ytterligare analys kan ske för att lokalisera felet.
För att kunna detektera alla fel i maskinvaran, är det önskvärt att kunna detektera fel i den feldetekterande maskinvaran, såsom paritetskontrollorganen och räknarna. Annars skulle det kunna uppträda ett fel i en räknare (t.ex. om den fastnar pà 0), som ej upptäcks eftersom programvaran antar att 505 322 4 allting är korrekt så länge som värdet är 0.
Det är ett ytterligare syfte med uppfinningen att, enligt den andra aspekten, åstadkomma ett sätt och ett system i stånd att uppfylla ovannämnda önskemål utan att störa systemet på något sätt.
För att uppnå detta syfte innefattar sättet enligt uppfinningen för detektering av fel i feldetekterande maskinvara, som är konstruerad för att detektera fel i ett dataflöde, åtgärderna att införa en känd bakgrundslast av fel i dataflödet, detektera verklig bakgrundsfellast, samt detektera en skillnad mellan de kända och verkliga fellasterna.
Systemet enligt uppfinningen för att detektera fel i feldetekterande maskinvara, som är konstruerad för att detektera fel i ett dataflöde, innefattar felgenererande organ för att avsiktligt införa fel i dataflödet innan det når den feldetekterande maskinvaran för att erhålla en känd bakgrundslast av fel i dataflödet, felräkningsorgan för att räkna verkliga fel innefattande de avsiktligt införda felen för att detektera verklig bakgrundslast av fel, samt programvara för att detektera en skillnad mellan de kända och verkliga fellasterna.
Utföringsformer av sättet och systemet har erhållit de i kraven 8 och 9 resp. kraven 11-16 angivna kännetecknen.
Uppfinningen anger sålunda en lösning på hur A feldetekterande maskinvara skall kunna provas på ett ej inkräktande sätt.
Sättet att uppnå detta är att införa sådana fel att den feldetekterande maskinvaran kan upptäcka dessa och räkna dem, men de införda felen får på intet sätt störa systemet.
Programvaran som svarar för läsning av dessa räknare, känner till vad “bakgrundslasten' av detekterade fel skall vara. För godkännande bör det resulterande värdet vara lika med *bakgrundslasten'. Om det är mindre eller större föreligger det ett fel.
Med hjälp av denna princip är det möjligt att påträffa “normala” fel, dvs. fel som den feldetekterande mekanismen är avsedd att kunna upptäcka. Det är även möjligt att detektera fel 505 322 5 i den feldetekterande maskinvaran och i den felgenererande maskinvaran.
E. 1 1 . .
Uppfinningen skall nu beskrivas närmare nedan med hänvisning till ritningarna, på vilka fig. 1 är en vy som schematiskt åskådliggör anslutning av terminalenheter hos en TS-väljare, fig. 2 är en schematisk vy av en terminalenhet av det slag som ingår i fig. 1, fig. 3 är ett blockschema, som schematiskt åskådliggör flöden av signaler och ramar i en utföringsform av en terminalenhet enligt fig. 2, innefattande en första utföringsform av rutinprovning av underhållsmaskinvara, fig. 4 är en tabell som visar sambandet mellan olika antal paritetsfel, som uppträder i vissa ramar i fig. 3, samt ett sätt att koda dessa antal, fig. 5 är ett blockschema som mera detaljerat åskådliggör utföringsformen enligt fig. 3, fig. 6 är ett blockschema som schematiskt åskådliggör en andra utföringsform av rutinprovning av underhållsmaskinvara, fig. 7 är ett blockschema som schematiskt åskådliggör en tredje utföringsform av rutinprovning av underhållsmaskinvara.
J. H1.. E..E I fig. 1 anger ett block 102 en väljarkárna, som t.ex. kan ha en s.k. tid/rum-struktur. Dataflödet genom väljaren år organiserat i ramar innehållande ett antal tidluckor, innefattande datatidluckor.
Till väljarkårnan 102 är ett antal terminalenheter TU, representerade med block 104, dubbelriktat anslutna till kärnan 102. Varje terminalenhet 104 visas schematiskt innefatta en terminalfunktion TF 106 bildande en användardel av terminalenheten 104, och en väljarterminerande enhet STU 108 bildande en väljarport.
Mellan terminalenheterna och väljarkärnan 102 sträcker sig länkar 110. Länkarna 110 kan sträcka sig direkt till 505 322 6 väljarkärnan, eller via ett eller flera multiplexor/demultiplexorsteg, antydda vid 112 resp. 114. Nedan komer dessa multiplexor/demultiplexorsteg även att benämnas terminalanslutningsenheter TCU.
Medelst terminalanslutningsenheterna TCU kan många anordningar med varierande bandviddskrav anslutas till váljarkärnan 102. Närmare bestämt utför mnltiplexordelen av en terminalanslutningsenhet TCU mappning av datatidluckor till länkarna mot väljarkärnan 102, och hastighetstransformation mellan inkommande länkar 110 med olika hastighetsklasser. Alla datatidluckor från váljarkárnan 102 skall skickas vidare mot anordningarna i en viss ordning. Denna ordning kan bestämmas av mappningsminnen i demnltiplexordelen av en terminalanslutningsenhet, dvs. demultiplexeringen kan vara styrbar. Information avseende dess utförande kan vara laddad i mappningsminnen.
I fig. 1 antyds det även att det kan finnas en redundansstruktur genom att visa varje länk 110, multiplexor/demultiplexorsteg 112/114 och väljarkärnan 102 såsom triplerade med tre redundansplan A, B och C.
För ytterligare detaljer hos en struktur av det slag som antyds i fig. 1, kan hänvisning ske till svenska patentansökan 9503421-1 (EUA 494). Någon ytterligare förklaring bör därför ej vara nödvändig när. ' Fig. 2 visar schematiskt en terminalenhet TU i viss ytterligare detalj, varvid terminalfunktionen TF och den väljarterminerande enheten STU anges med samma hánvisningsbeteckningar som i fig. 1. Den väljarterminerande enheten 108, som logiskt tillhör väljaren, terminerar tripleringen och svarar för vissa underhállsfunktioner, som hör till väljaren. En dubbelpil 202 antyder tváriktade dataöverföringsledningar frán användare, som slutar i terminalfunktionen 106, och en dubbelpil 204 antyder tvàriktad överföring av signaler organiserade i ramar innehållande tidluckor mellan terminalfunktionen 106 och den väljarterminerande enheten 206. Vissa av dessa signaler är paritetsövervakade. 505 322 7 I den väljarterminerande enheten 108 anger ett block 206 en funktion för hantering av drift och underhåll av den väljarterminerande enheten 108. Denna kretsfunktion kommer nedan även att benämnas terminal för väljarterminerande enhet, STUT.
Komunikationen mellan terminalfunktionen 106 och den väljarterminerande enheten 108 sker via ett väljarterminalgränssnitt 208, nedan även benåmnt gränssnitt USTI. Det väljarterminerande gränssnittet USTI används för anvåndardata och för styrning av väljaren och år ett väljarbaserat parallellt gränssnitt. Ramarna hos ramstrukturen kan här, som exempel, antas ha en ramlängd av l25ps med 1280 eller 2560 tidluckor.
Tidluckorna hos de ramformat, som används för det väljarterminerande gränssnittet USTI antas här innehålla underhållstidluckor. Som exempel kommer det nedan vidare att antas att ramflödet genom väljaren är uppdelat på ett antal ramgrupper bildande en multiram, innehållande 8000 ramar, därmed motsvarande en multiramlängd av ls. Såsom framgår av den ovannämnda svenska patentansökningen 9503421-1 (EUA 494), kommer det vidare att antas att varje ram i multiramen har en unik kod, vars värde används för att identifiera ramar i en multiram, vilket värde nedan benämns FRC-värde (FRame Counter). N I ett system av det slag som ytligt beskrivs ovan med hänvisning till figurerna 1 och 2 är underhåll av vikt för att kunna spåra fel. Ett betydelsefullt sätt att åstadkomma detta är genom användning av autonoma överlappande övervakningsfunktioner för täckande av all fel, såsom komer att beskrivas nedan.
Väljarterminalgränssnittet USTI är paritetskontrollerat och innehåller ett antal signaler, av vilka kan nämnas signaler för paritet och paritetsbekräftelse. En av dessa signaler kommer nedan att benämnas paritetssignal PERR_LX för Parity ERRor LX, där LX står för riktning mot väljaren. En annan av dessa signaler kommer att benämnas signal MFPEV, för Multi Frame Parity Error Valid, där Valid står för indikering av att paritetskontrollen hänför sig till en provningstidlucka MFPE. Ändamålet med och användningen av dessa signaler, liksom provningstidluckan MFPE kommer att framgå i större detalj nedan. 505 322 8 Det finns en tidlucka avsedd för användning vid rutinprovning av paritetsfunktionerna i båda riktningarna. Denna tidlucka kommer att benämnas MFPE (Multi Frame Parity Error) nedan. Tidluckan MFPE har tvâ funktioner. En är att införa paritetsfel och en är att äterkoppla paritetsprovningsresultat frän terminalfunktionen 106 till den väljarterminerande enheten 108.
För identifiering av riktningen för flöden genom en terminalenhet 104 kommer suffixen LX och XL att användas nedan för att ange riktning till resp. från väljaren, jfr. även som exempel den ovan nämnda signalen PERR_LX.
I fig. 3 anges den ömsesidiga utväxlingen av paritetsövervakningssignaler mellan terminalfunktionen 106 och den váljarterminerande enheten 108 genom 204.XL för riktning mot terminalfunktionen 106 och genom 204.LX för riktning mot den väljarterminerande enheten 108.
Terminalenheten 104 innefattar en första paritetsfelgenererande funktion i den väljarterminerande enheten 108 för generering av ett paritetsfel i en provningstidlucka, som används för rutinprovning av paritetsfunktionen, i en förutbestämd ram för alstring av ett väntat antal fel eller, med andra ord, en känd bakgrundslast av fel, i de paritetsövervakade signalerna 204.XL, som sänds till terminalfunktionen 106. Den bestämda ramen är en av de 8000 ramarna med vardera en längd av 125 ps hos en till terminalfunktionen 106 sänd multiram. Den bestämda ramen och sälunda provningstidluckan uppträder sälunda en gång per sekund.
I nedan ytterligare beskrivna exempel har den väljarterminerande enheten 108 närmare bestämt en paritetsfelgenerator 302, som genererar ett paritetsfel för varje ram i signalerna 204.XL med ett bestämt FRC-värde i tidluckan MFPE_XL. Med hänvisning ytterligare till ovannämnda svenska patentansökning 9503421-1 (EUA 494), komer detta värde här att benämnas FRC-värde 0, och en ram med detta värde kommer att benämnas ram 0. Alla andra tidluckor i en multiram bör ha rätt paritet. Paritetsfelet genereras genom invertering av en paritetssignal PAR_XL hos gränssnittet USTI 208. Ett undantag 505 322 9 från villkoret att pariteten bör vara korrekt för alla andra tidluckor i en multiram kommer att gälla när ytterligare två paritetsfel beordras i den vâljarterminerande enheten i en annan ram än den bestämda ramen, i ändamål att prova räknare, såsom kommer att beskrivas närmare nedan.
Terminalenheten 104 innefattar vidare en andra paritetsfelgenerande funktion i terminalfunktionen 106 för att generera ett paritetsfel i provningstidluckan i en bestämd av de ramar som sänds till den vâljarterminerande enheten 108. Detta alstrar ett väntat antal fel eller, med andra ord, en känd bakgrundslast av fel, i de paritetsövervakade signalerna 204.LX, på sama sätt som beskrivs ovan för signalerna 204.XL. I det beskrivna exemplet har närmare bestämt terminalfunktionen 106 en paritetsfelgenerator 304, som genererar ett paritetsfel i tidluckan MFPE_LX i signalerna 204.LX i varje ram 0. Alla andra tidluckor i dessa ramar och alla andra ramar bör ha tidluckor med korrekt paritet.
Terminalfunktionen 106 innefattar vidare en räknare för räkning av tidluckor med paritetsfel i de från den vâljarterminerande enheten 108 mottagna ramarna, och alstring av ett resultat för varje ram, som är indikativt för antalet paritetsfel hos denna ram. Organ finns även i terminalfunktionen 106 för att införa varje sådant resultat, som är indikativt för antalet paritetsfel, i en första tillgänglig lucka av I provningstidluckorna, dvs. tidluckorna MFPE, i de ramar som sänds mot den vâljarterminerande enheten 108. I det visade exemplet räknar närmare bestämt en paritetsfelräknande funktion 308 i terminalfunktionen 106 tidluckor med paritetsfel, som mottages i de paritetsövervakade signalerna 204.XL och har även logik för alstring av ett resultat, som är indikativt för antalet paritetsfel. Denna logik arbetar enligt följande: - Om en ram XL har en tidlucka med paritetsfel, inför då 01” i första tillgängliga MFPE_LX.
- Om en ram XL har två eller flera tidluckor med paritetsfel, inför då FF” i MFPE_LX i första tillgängliga MFPE_Lx .
- Om alla tidluckor i en ram har korrekt paritet, inför 5Û5 322 10 då oo” i första tillgängliga MFPE_Lx.
Ovannämnda värden, som skall införas i en första tillgänglig MFPE_LX, är hexadecimalvärden.
En första tillgänglig tidlucka MFPE_LX i ramarna hos flödet av paritetsövervakade signaler 204.LX används sålunda som en återkoppling till den väljarterminerande enheten STU 108 av resultatet från den i funktionen 308 utförda paritetskontrollen.
Såsom vid terminalfunktionen 106, innefattar den väljarterminerande enheten 108 likaså en räknare för räkning av tidluckor med paritetsfel i de fràn terminalfunktionen 106 erhållna ramarna och alstring av ett resultat för varje ram, som är indikativt för antalet paritetsfel för denna ram. Den väljarterminerande enheten 108 innefattar även organ för att identifiera en provningstidlucka, dvs. MFPE, som uppträder i den bestämda ramen, dvs. ram 0 och alstra den ovannämnda signalen MFPEV som en indikation på provningstidluckan. Närmare bestämt räknar en paritetsfelráknande funktion 312 i den väljarterminerande enheten 108 tidluckor med paritetsfel, som mottages i de paritetsövervakade signalerna 204.LX, och indikerar när tidluckan MFPE_LX uppträder i en ram med FRC- värdet 0. Räkneresultatet sänds, antytt med pil 314, till en översättningsfunktion 316 i den väljarterminerande enheten STU 108 för översättning av antalet paritetsfel i en ram LX från noll, ett eller flera till talen 0, 1 och 2. Q Det finns även en paritetsfelövervakande funktionalitet i den väljarterminerande enheten 108, som tar emot det av räknaren för räkning av tidluckor med paritetsfel i terminalfunktionen 106 alstrade och i provningstidluckorna överförda resultatet.
Denna övervakningsfunktionalitet mottager även signalen, som är indikativ för i den bestämda ramen uppträdande provningstidluckor, och alstrar ett resultat, som är indikativt för antalet paritetsfel, som mottages i provningstidluckorna, minus det väntade antalet fel, som uppträder i de bestämda ramarna, som sänds till den väljarterminerande enheten.
I det visade exemplet har närmare bestämt den väljarterminerande enheten STU 108 en paritetsfelövervakande anordning 320, till vilken antalet paritetsfel, som övervakas av 505 322 11 funktionen 308 för XL-ramar i terminalfunktionen TF överförs via tidluckan MFPE_LX, antytt med pil 321. Den paritetsfelövervakande anordningen 320 mottager även en signal, antytt med pil 322, från funktionen 312 för indikering av när tidluckan MFPE_LX uppträder i en ram med FRC-värdet 0. Med den paritetsfelövervakande anordningen 320 samhörande programvara alstrar ett resultat, som är indikativt för antalet paritetsfel, som mottages i provningstidluckorna MFPE_LX minus det väntade antalet fel i ramar O, som sänds till den váljarterminerande enheten och består av numren 0, 1 eller 2 för noll, ett resp. flera paritetsfel.
De från översättningsfunktionen 316 och från den paritetsfelövervakande anordningen 320 i den váljarterminerande enheten STU erhållna värdena överförs, indikerat med pilar 324 resp. 326, till två paritetsövervakningsräknare i STUT- funktionen 206, en räknare 328 för LX-riktningen och en räknare 330 för XL-riktningen. Funktionen STUT innehåller även en referensräknare 334.
Räknarna 328 och 330 stegas fram med respektive värden och kan t.ex. läsas av en ej visad dator, vid slutet av bestämda tidintervall, t.ex. var femte minut. Räknarna komer då att vara konstruerade för att ej uppnå sina toppvärden inom det bestämda tidintervallet. Om detta är fallet förorsakar den váljarterminerande enheten ett larm.
Av ovanstående har det framgått att om en ram (125 ps) innehåller ett eller flera paritetsfel, erhåller tidluckan MFPE värdet 01” resp. FFK, och om varje tidlucka i en ram har korrekt paritet erhåller MFPE värdet 00”. Fig. 4 visar en tabell, som anger antalet paritetsfel, som påträffas i en ram samt motsvarande återkopplingsvärden. Såsom framgår av denna tabell innehåller tidluckorna MFPE_XL alltid 00“. De av blocket i den váljarterminerande enheten STU 108 representerade paritetsövervakningsräknarna räknar noll, ett eller flera paritetsfel, som upptäcks av logiken 308 i terminalfunktionen och sänds till den váljarterminerande enheten STU, som noll, en resp. flera framstegningar i resp. räknare. Detta innebär att paritetsrutinkontrollen och dess motsvarande logik arbetar 505 322 12 korrekt när râknarna stegar fram med ett steg per sekund.
För rutinkontroll av paritetskontrollogiken 308 i terminalfunktionen TF, innehàller STUT-funktionen 206 även en komandofunktion för att beordra, indikerat genom pil 335, paritetsfelgeneratorn 302 att införa ytterligare tvä paritetsfel för rutinkontroll av paritetslogiken hos funktionen 308 i terminalfunktionen 106, och râknaren 330.
Två värden, som bildar resultatet av den av paritetskontrollogiken 312 i den vâljarterminerande enheten STU 108 utförda paritetskontrollen finns tillgängliga, indikerat genom pilar 336 och 338, via de tidigare omnämnda signalerna PERR_LX och MFPEV. Värdet hos signalen PERR_LX indikerar om ett paritetsfel har uppträtt och värdet hos signalen MFPEV indikerar att tidluckan MFPE_LX fanns i ram noll.
Logik kan användas för att kombinera dessa signaler så att det kan fastställas om ett verkligt fel uppträtt eller inte.
Signalvärdena kan t.ex. användas av en drift- och underhållsfunktion, indikerad vid 340, som behöver paritetsresultatáterkopplingen från den väljarterminerande enheten 108 för t.ex. en felstoppövervakningslogik för att förhindra att felaktiga data sänds till väljaren via den väljarterminerande enheten 108. U Signalen MFPEV kan t.ex. bringas att bli hög under klockcykel när signalen PERR_LX presenterar I paritetskontrollresultatet av signalen MFPE_LX i ram noll nägra tidluckor efter det tidluckan MFPE_LX har överfört signalerna till det väljarterminerande gränssnittet USTI. “Felstopp”- processorn, eller någon annan ekvivalent terminalfunktion, utnyttjar signalerna för att stoppa sig själv. De tvä signalerna kan vidare båda hållas låga av den väljarterminerande enheten STU när ramen LX hos det väljarterminerande gränssnittet USTI är ur synkronism.
Såsom beskrivits ovan anger signalen MFPEV när felaktig paritet bör påträffas och signalen PERR_LX utgör resultat av varje paritetskontroll som sker i den väljarterminerande enheten STU. Om rutinprovningen arbetar rätt frán terminalfunktionen TF till den väljarterminerande enheten STU bör de två signalerna 505 322 13 vara höga endast en gång för varje multiram (varje sekund).
Om signalen MFPEV är hög och signalen PERR_LX låg, eller omvänt, är ett verkligt fel ett faktum (MFPEV *exor' PERR_LX = paritetsfel i motsvarande tidlucka i LX-ramen).
Fig. 5 är ett blockschema som i större detalj visar en utföringsform av de funktioner som beskrivits allmänt ovan med hänvisning till fig. 3.
I fig. 5 indikerar ett block 500 kontroll- och övervakningsmjukvara, som via STUT-funktionen 206 läser tidreferensräknaren 334, LX-felräknaren 328 och XL-felráknaren 330, som ingår i STUT-funktionen 206, ej visad i fig. 5. Blocket 500 är även avsett att representera mjukvara, nämnd i samband med beskrivningen av fig. 3 tidigare, för alstring av ett resultat, som är indikativt för antalet paritetsfel, som mottages i provningstidluckor MFPE_LX minus det väntade antalet fel i ramar 0, och bestående av talen 0, 1 eller 2 för noll, ett resp. flera paritetsfel.
Tidluckor i ramar som anländer till den väljarterminerande enheten 108 från vâljarkärnan på länken 1l0.XL mottages i en datasändare 502 för signalerna 204.XL. Av dessa i ramar pá länken 1l0.XL mottagna tidluckor identifierar en tidluckräknare 504 tidluckorna MFPE, och en ramräknare 506, ansluten till denna, räknar ramar för identifiering av ramar med FRC-värdet 0. Ráknarna 504 och 506 hör saman med _ tidreferensräknaren 334 i STUT 206 och ställs till noll pä komando via STUT 206 vid läsning av övervaknings- och kontrollmjukvaran 500.
Tidluckor MFPE i ramar 0, som sálunda identifieras av räknarna 504 och 506, inverteras av en inverteringsfunktion indikerad med ett block S10 och införs i en paritetsgenerator 511 i sändaren 502 för att ersätta motsvarande tidluckor i flödet 1l0.XL för överföring i flödet 204.XL. Ett block 512 indikerar en inverterande funktion för införing, på kommando via STUT, indikerat med pil 335, av tvâ paritetsfel i flödet 204.XL genom att invertera tvâ tidluckor i en annan ram än ram 0, såsom förklarats tidigare.
Flödet 204.XL mottages i terminalfunktionen 106 av en 505 322 14 datamottagare 514 från vilken datat överförs som dataflöde 202.XL i anvándarriktningen. Till datamottagaren 514 är en tidluckrâknare 516 och ramräknare 518 anslutna för identifiering av tidluckor MFPE resp. ramar 0 i flödet 204.XL. Datamottagaren 514 innehåller även paritetskontrollogik 520, ingående i blocket 308 i fig. 3, för alstring av det antalet paritetsfel indikerande resultatet 0, 1 eller 2 såsom beskrivits tidigare.
Detta resultat överförs, indikerat av pil 522, till en paritetsfel 3-räknare 524 som àterstâlls, indikerat med pil 526, av râknevärdet för ram 0 från ramräknaren 518. Räknevärdena från räknaren 524 överförs, indikerat med pilar 528 och 530, till en datasândare 532.
Datasändaren 532 sänder, en tidluckrâknare 536, tidluckor i ramar som mottages i flödet styrt av en ramräknare 534 och 202.LX från anvándarriktningen som flödet 204.LX, till den vâljarterminerande enheten 108. Tidluckor MFPE i ramar 0, identifierade av räknarna 516 och 518, överförs, indikerat med pilar 538 coh 540, ett block 542, och införs i en paritetsgenerator 532 för att ersätta motsvarande tidluckor i flödet 202.LX för till en inverterande funktion indikerad med 544 i sändaren överföring i flödet 204.LX. Varje räknevärde frán räknaren 524, som mottages, såsom anges av pilarna 528 och 530, i datasändaren 532, införs i första tillgängliga tidlucka MFPE_LX i det paritetsövervakade flödet 204.LX, såsom beskrivits med A hänvisning till figurerna 3 och 4.
Flödet 204.LX mottages i en datamottagare 546 för ytterligare överföring i väljarriktningen som flöde 110.LX.
Datamottagaren 546 innefattar en paritetskontrollanordning 541, i vilken varje tidlucka i LX-riktningen kontrolleras med avseende på paritetsfel, varvid resultatet blir paritetssignalen PERR_LX, som uppträder pà ledningen 336 och överförs till LX- felräknaren 328, såsom beskrivits tidigare i anslutning till fig. 3.
Flödet l10.LX passerar XL-felräknaren 330. En tidluckräknare 550 och en ramräknare 552 är kopplade till en MFPE-tidluckidentifieringsanordning 554, vars utgång används för att styra räknaren 330, så att den ökar med antalet fel, som 505 322 15 uppträder i XL-riktningen, såsom beskrivits tidigare med hänvisning till figurerna 3 och 4. MFPEV finns tillgänglig på ledningen 338 såsom beskrivits tidigare.
Räknarna 328 och 330 nollstâlls när de läses av övervakning- och kontrollanordningen 500.
Sett ur en annan synpunkt kan de ovan beskrivna systemen karakteriseras såsom bildande ett sätt och ett system för att detektera fel i feldetekterande maskinvara, som är konstruerad för att detektera fel i dataflödena 204.XL och 204.LX.
Sättet består i att införa en känd bakgrundslast av fel, dvs. paritetsfelen, i dataflödena, detektera aktuell bakgrundslast av fel medelst funktionerna 308 och 312, och detektera en skillnad mellan de kända och verkliga fellasterna medelst mjukvaran 500.
Systemet innefattar felgenereringsanordningarna 302, 510, 512 för avsiktlig införing av fel i dataflödet innan det når den feldetekterande maskinvaran för att erhålla en känd bakgrundslast av fel i dataflödet, de felräknande anordningarna 328, 330, 334 för räkning av verkliga fel innefattande de avsiktligt införda felen för detektering av verklig bakgrundslast av fel, samt mjukvaran 500 för detektering av en skillnad mellan de kända och verkliga fellasterna. H Två ytterligare utföringsformer av metoder och system av liknande slag komer att beskrivas nedan med hänvisning till figurerna 6 och 7.
Fig. 6 visar två kretskort 602 och 604, som âr anslutna via en fysisk länk 606, vilken bär ett dataflöde från kortet 602 till kortet 604. Det sändande kortet 602 innefattar en paritetsgenerator 608 som beräknar paritet för varje på länken sänt dataord, och det mottagande kortet 604 innefattar en paritetskontrollanordning 610, som kontrollerar denna paritet.
En referensräknare 612 framstegas varje gäng pariteten kontrolleras. Om ett paritetsfel detekteras framstegas en felräknare 614. Paritetsgeneratorn 608 genererar inkorrekt paritet med regelbundna intervall (t.ex. 1/sek) för att åstadkoma uppträdande av en bakgrundslast av fel i felräknaren.
Räknarna nollstâlls efter läsning. Programvara 616 är ansluten 505 322 16 för att läsa räknarna 612 och 614 med regelbundna intervall, t.ex. var femte minut, för att bestämma förhållandet mellan de respektive râknevärdena. Om detta förhållande visar sig avvika från det väntade, dvs. den normala *bakgrundslasten' av fel, indikerar detta ett feltillstånd någonstans mellan prioritetsgeneratorn 608 och räknarna 612 och 614.
En variation av ovanstående exempel är att maskinvaran genererar fel autonomt.
En annan variation är att styra paritetsgeneratorn med programvara dvs. en felaktig paritet genereras på komando från programvaran, vilken då kan hanteras som “bakgrundslast' av programvaran.
Det är även möjligt att kombinera dessa variationer såsom beskrivits tidigare med hänvisning till figurerna 3 och 5.
I fig. 7 är två kretskort 702 och 704 sammankopplade av en synkron serielänk 706, på vilken data sänds i ramar med fast längd och ramarna år åtskilda av ramord. Ramorden genereras av en ramordgenerator 708 hos sändningskortet 702.
Mottagningskortet 704 innefattar en synkroniseringsdetektor 710 för att detektera uppträdande av ramordet i dataflödet på länken 706. Om ramordet uppträder vid samma tidpunkt ett bestämt antal gånger, anses länken vara synkroniserad. Om ramordet försvinner ett antal gånger, t.ex. mer än tre gånger, räknat av felräknaren 712, anses länken vara ur synkronism. 4 För att kunna prova denna mekanism är ramordgeneratorn konstruerad att generera ett inkorrekt ramord periodiskt, dvs. ett inkorrekt ramord för ett antal ramar, t.ex. 10000 ramar, räknat av ramräknaren 714, varvid detta inkorrekta ord detekteras i felräknaren 712. Detta komer emellertid ej att bringa länken 706 ur synkronism, eftersom det bara är ett förlorat ramord. Programvara 716 läser felräknaren 712 och ramräknaren 714 för att kontrollera att synkdetektorn 710 kan detektera förlorade ramord.
Fördelar med uppfinningen är att den medger provning av all maskinvara i ett system, innefattande feldetekterande maskinvara, och att provningar kan ske utan att störa normal drift.

Claims (16)

505 322 17 Eatentkrayl
1. Väljarterminerande enhet (104) för en TS-väljare, vilken väljarterminerande enhet innefattar en terminalfunktion (106) bildande en användardel av terminalenheten (104), och en väljarterminerande enhet (108) bildande en väljarport, varvid tvàriktad överföring av signaler, innefattande paritetsövervakade signaler, uppträder mellan terminalfunktionen (106) och den väljarterminerande enheten (108), vilka signaler är organiserade i ramar (XL,LX) innehållande ett antal tidluckor, första paritetsfelgenererande organ (302) i den väljarterminerande enheten (108) för att i en provningstidlucka (MFPE), ingående i nämnda antal tidluckor och avsedd för paritetsfunktionrutinprovningar, generera ett paritetsfel i en bestämd av de till terminalfunktionen (106) sända ramarna, för alstring av ett väntat antal fel i ramarna, andra paritetsfelgenererande organ (304) i terminalfunktionen (106) för generering av ett paritetsfel i nämnda provningstidlucka (MFPE) i en bestämd av de till den väljarterminerande enheten (108) sända ramarna, för att alstra ett väntat antal fel i ramarna, varvid terminalfunktionen (106) vidare innefattar första tidluckräknande organ (308) för räkning av tidluckor med paritetsfel i de från den väljarterminerande enheten (108) mottagna ramarna, och alstring av ett resultat för varje ram, som är indikativt för antalet paritetsfel i denna ram, organ för införing av varje resultat, som är indikativt för antalet paritetsfel i en första tillgänglig tidlucka (MFPE_LX) av provningstidluckorna (MFPE) i de till den väljarterminerande enheten (108) sända ramarna (LX), varvid den väljarterminerande enheten (108) vidare innefattar andra tidluckräknande organ (312) för räkning av tidluckor med paritetsfel i de från terminalfunktionen (106) mottagna ramarna och alstring av ett resultat för varje ram, som är indikativt för antalet fel i denna ram, 505 322 18 paritetsfelkontrollerande funktionalitet (320) för mottagning av det av den första tidluckräknande funktionen (308) alstrade och i provningstidluckan (MFPE) överförda resultatet, samt vidare mottagande signalen från nämnda andra tidluckräknande organ (312), som är indikativt för att provningstidluckor (MFPE) uppträder i den bestämda ramen, mjukvara (500) samhörande med kontrollfunktionaliteten för att alstra ett resultat, som är indikativt för antalet i provningstidluckorna (MFPE) mottagna paritetsfel minus det väntade antalet fel i de bestämda ramarna.
2. Väljarterminalenhet enligt krav 1, vid vilken nämnda av de första och andra tidluckräknande organen alstrade resultat är antalsvärden, som vardera är en indikation pà vissa respektive antal tidluckor med paritetsfel, och används för att stega fram tvà paritetsövervakningsräknare med respektive värden, en räknare för varje riktning.
3. Väljarterminalenhet enligt krav 1 eller 2, vid vilken paritetsfelet genereras genom invertering av provningstidluckans paritet.
4. Väljarterminalenhet enligt något av krav 1-3, vid vilken ytterligare två paritetsfel beordras i den vâljarterminerande enheten i en annan ram än den bestämda ramen med ändamål att prova räknarna.
5. Väljarterminalenhet enligt något av krav 1-4, - innefattande organ för att åstadkomma tvâ signaler representerande ett resultat av den av nämnda andra tidluckräknande organ genomförda paritetskontrollen, en signal indikerande huruvida ett paritetsfel har uppträtt i en provningstidlucka, och en annan signal indikerande huruvida provningstidluckan fanns i den bestämda ramen, samt logik för att kombinera dessa signaler för att fastställa om ett verkligt fel föreligger eller inte.
6. Väljarterminalenhet enligt krav 5, vid vilken nämnda logik används av felstoppövervakande logik för att förhindra utsändning av felaktiga data till vàljaren via den väljarterminerande enheten.
7. Sätt att detektera fel i feldetekterande maskinvara 'S05 322 19 konstruerad att detektera fel i ett dataflöde, innefattande införing av en känd bakgrundslast av fel i dataflödet, detektering av verklig bakgrundslast av fel, samt analysering av en skillnad mellan de kända och verkliga fellasterna.
8. Sätt enligt krav 7, vid vilket maskinvaran genererar fel autonomt.
9. Sätt enligt krav 7 eller 8, vid vilket mjukvara beordrar införing av fel i maskinvaran.
10. System för detektering av fel i feldetekterande maskinvara (524;610;710) konstruerad att detektera fel i ett dataflöde (204XL;606;706), innefattande felgenererande organ (302,510,512;608;708) för att avsiktligt införa fel i dataflödet innan det när den feldetekterande maskinvaran för att upprätta en känd bakgrundslast av fel i dataflödet, felräkningsorgan (328,330;612,712) för räkning av verkliga fel innefattande de avsiktligt införda felen för detektering av verklig bakgrundslast av fel, samt mjukvara (500;616;716) för analysering av en skillnad mellan de kända och verkliga fellasterna.
11. System enligt krav 10, för detektering av fel i feldetekterande maskinvara (308,312,328,330,334) belägen pà båda sidor av ett dubbelriktat dataflöde (204.XL,204.LX), vid vilket nämnda felgenererande organ (302, 510) är beläget pà båda sidor av dataflödet, och nämnda felrâknande organ (320,330,334) samt mjukvara (500) är belägna på en och samma sida (108) av dataflödet.
12. System enligt krav 11, vid vilket det dubbelriktade dataflödet innefattar paritetsövervakade signaler mellan första och andra datasändnings- och mottagningsfunktioner (108 resp. 106), vilka signaler är organiserade i ramar (XL,LX) innehållande ett antal tidluckor, varvid den första datasändnings- och mottagningsfunktionen (108) innefattar första paritetsfelgenererande organ (302) för att i en provningstidlucka (MFPE), ingående i nämnda antal tidluckor och avsedd för paritetsfunktionrutinprovningar, generera ett 5Û5 322 20 paritetsfel i en bestämd av de till den andra datasândnings- och mottagningsfunktionen (106) sända ramarna för alstring av ett väntat antal fel i ramarna, varvid den andra datasândnings- och mottagningsfunktionen (106) innefattar andra paritetsfelgenererande organ (304) för generering av ett paritetsfel i provningstidluckan (MFPE) i en bestämd av de till den första datasândnings- och mottagningsfunktionen (108) sända ramarna, för alstring av ett väntat antal fel i ramarna, första tidluckräknande organ (308) för räkning av tidluckor med paritetsfel i de från den första datasândnings- och mottagningsfunktionen (108) mottagna ramarna och alstring av ett resultat för varje ram, som är indikativt för antalet paritetsfel hos denna ram, organ för införing av varje resultat, som är indikativt för antalet paritetsfel i en första tillgänglig (MFPE_LX) av provningstidluckorna (MFPE) i de från den första datasândnings- och mottagningsfunktionen (108) sända ramarna (LX), varvid vidare den första datasândnings- och mottagningsfunktionen (108) innefattar andra tidluckräknande organ (312) för räkning av” tidluckor med paritetsfel i de frän den andra datasândnings- och mottagningsfunktionen (106) mottagna ramarna och alstring av ett resultat för varje ram, som är indikativt för antalet paritetsfel hos denna ram, paritetsfelövervakande funktionalitet (320) för mottagning av det av den första tidluckräknande funktionen (308) och i provningstidluckan (MFPE) överförda resultatet, samt vidare mottagning av den från nämnda andra tidluckräknande organ (312) mottagna signalen, som är indikativt för provningstidluckor (MFPE) uppträdande i den bestämda ramen, mjukvara (500) samhörande med övervakningsfunktionaliteten för alstring av ett resultat, som är indikativt för antalet paritetsfel mottagna i provningstidluckorna (MFPE) minus det väntade antalet fel i de förutbestämda ramarna, som sänts till den andra datasândnings- 505 322 21 och mottagningsfunktionen (106).
13. System enligt krav 10, i vilket den felgenererande anordningen är en paritetsgenerator (608), som beräknar paritet för varje dataord, som sänts från en sida av länken och genererar en inkorrekt paritet med regelbundna intervaller för att åstadkomma bakgrundslasten, den feldetekterande maskinvaran är ett paritetskontrollorgan (610), och nämnda felräknande organ innefattar en felrâknare (614) och en referensräknare (612), vilken referensräknare framstegas för varje gång paritet kontrolleras och felräknaren framstegas när ett paritetsfel detekteras, varvid nämnda mjukvara (616) läser räknarna med regelbundna intervall och analyserar förhållandet mellan fel hos felräknaren och referensräknaren.
14. System enligt krav 10, vid vilket dataflódet innehåller ramar av fast längd och begränsat av ramord, den felgenererande anordningen är en ramordgenerator (708), som periodiskt genererar ett inkorrekt ramord, den feldetekterande hårdvaran är en synkroniseringsdetektor (710), och nämnda felräknande organ innefattar en felrâknare (712) och en ramräknare (714), varvid felräknaren är ansluten till synkroniseringsdetektorn för räkning av antalet felaktiga ramord och ramräknaren är ansluten till synkroniseringsdetektorn för räkning av ramar, samt mjukvaran (716) läser räknarna för att analysera huruvida synkroniseringsdetektorn kan detektera förlust av ramord.
15. System enligt krav 12-14, vid vilket maskinvaran genererar fel autonomt.
16. System enligt något av krav 12-15, vid vilket mjukvara beordrar införing av fel i maskinvaran.
SE9504708A 1995-12-29 1995-12-29 Rutinkontroll av paritetsunderhåll SE505322C2 (sv)

Priority Applications (8)

Application Number Priority Date Filing Date Title
SE9504708A SE505322C2 (sv) 1995-12-29 1995-12-29 Rutinkontroll av paritetsunderhåll
PCT/SE1996/001725 WO1997024830A1 (en) 1995-12-29 1996-12-20 Routine testing parity maintenance
AU14032/97A AU1403297A (en) 1995-12-29 1996-12-20 Routine testing parity maintenance
JP09524270A JP2000502853A (ja) 1995-12-29 1996-12-20 パリティ保守テストルーチン
DE69631974T DE69631974D1 (de) 1995-12-29 1996-12-20 Paritätsprüfungsroutine
CA002240723A CA2240723A1 (en) 1995-12-29 1996-12-20 Routine testing parity maintenance
EP96944163A EP0870379B1 (en) 1995-12-29 1996-12-20 Routine testing parity maintenance
US09/104,329 US6373819B1 (en) 1995-12-29 1998-06-25 Routine testing parity maintenance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9504708A SE505322C2 (sv) 1995-12-29 1995-12-29 Rutinkontroll av paritetsunderhåll

Publications (3)

Publication Number Publication Date
SE9504708D0 SE9504708D0 (sv) 1995-12-29
SE9504708L SE9504708L (sv) 1997-06-30
SE505322C2 true SE505322C2 (sv) 1997-08-04

Family

ID=20400781

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9504708A SE505322C2 (sv) 1995-12-29 1995-12-29 Rutinkontroll av paritetsunderhåll

Country Status (8)

Country Link
US (1) US6373819B1 (sv)
EP (1) EP0870379B1 (sv)
JP (1) JP2000502853A (sv)
AU (1) AU1403297A (sv)
CA (1) CA2240723A1 (sv)
DE (1) DE69631974D1 (sv)
SE (1) SE505322C2 (sv)
WO (1) WO1997024830A1 (sv)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19934565A1 (de) * 1999-07-22 2001-02-01 Siemens Ag Vorrichtung und Verfahren zur Datenübertragung mit gezielter Störsignalerzeugung
US6560720B1 (en) * 1999-09-09 2003-05-06 International Business Machines Corporation Error injection apparatus and method
JP4413358B2 (ja) * 2000-01-31 2010-02-10 富士通株式会社 障害監視システム及び障害通知方法
US7995606B1 (en) * 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US9996439B2 (en) 2015-09-23 2018-06-12 Qualcomm Incorporated Self-error injection technique for point-to-point interconnect to increase test coverage
US11675731B2 (en) * 2020-08-20 2023-06-13 Global Unichip Corporation Data protection system and method thereof for 3D semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA804384B (en) 1979-08-10 1981-07-29 Plessey Co Ltd Digital telecommunications switching network with in-built fault identification
US4485467A (en) 1982-02-18 1984-11-27 Teknekron Infoswitch Corporation Digital information switch matrix with on-line/off-line diagnostic features
SE431143B (sv) * 1982-05-26 1984-01-16 Ellemtel Utvecklings Ab Sett och anordning for genomkopplingskontroll i ett digitalt telekommunikationsnet av tidsmultiplex typ
US4546475A (en) * 1982-12-06 1985-10-08 At&T Bell Laboratories Parity checking arrangement
US4532624A (en) 1983-11-03 1985-07-30 Gte Automatic Electric Inc. Parity checking arrangement for a remote switching unit network
AR241357A1 (es) 1986-06-27 1992-05-29 Siemens Ag Disposicion de circuito para vigilar la transmision de informacion en vias de enlace tetrafilares conmutadas.
JPH05211479A (ja) * 1992-01-30 1993-08-20 Fujitsu Ltd 同一波長双方向伝送装置の光ループバック方法
US5455832A (en) * 1993-12-17 1995-10-03 Bell Communications Research, Inc. Method and system for testing a sonet network element
EP0696119B1 (de) * 1994-07-28 2003-09-24 Alcatel Verfahren zum Ermitteln einer Anzahl diskriminierter digitaler Dateneinheiten und zur Abschätzung der Antwortzeit
FR2726725B1 (fr) * 1994-11-09 1996-12-20 Alcatel Mobile Comm France Dispositif de test de terminaux de telecommunications, notamment de radiocommunications mobiles, et terminal de telecommunications apte a etre teste au moyen d'un tel dispositif
SE505091C2 (sv) 1995-10-03 1997-06-23 Ericsson Telefon Ab L M Redundansstruktur vid digital väljare

Also Published As

Publication number Publication date
EP0870379A1 (en) 1998-10-14
JP2000502853A (ja) 2000-03-07
AU1403297A (en) 1997-07-28
CA2240723A1 (en) 1997-07-10
SE9504708D0 (sv) 1995-12-29
WO1997024830A1 (en) 1997-07-10
DE69631974D1 (de) 2004-04-29
SE9504708L (sv) 1997-06-30
US6373819B1 (en) 2002-04-16
EP0870379B1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
CA2434860A1 (en) Remotely monitoring a data processing system via a communications network
US8089372B2 (en) Method for transmission of data for controlling an HVDC transmission installation
EP2442488A1 (en) Device for detecting physical link and method thereof
SE505322C2 (sv) Rutinkontroll av paritetsunderhåll
US5936938A (en) System and method for providing switching between paths in a telecommunications system
EP0466224A1 (en) A method and device for supervising and testing majority voting
JPH0323732A (ja) フレーム同期処理方式
JP4025078B2 (ja) 誤接続監視システム
JP3272195B2 (ja) 冗長系切替監視制御装置
JP2500609B2 (ja) ケ―ブル誤接続監視方法
JP3016280B2 (ja) 装置内監視方式
SU1410043A1 (ru) Устройство дл сопр жени источников информации с ЭВМ
JPH0646026A (ja) 時分割多重化装置
CN100358276C (zh) 光交叉连接系统内用于hw支持的保护切换的缺陷信令
KR19990061550A (ko) 데이터 통신의 케이블 상태 검사장치
JPH04258044A (ja) 装置内監視方式
JPH0514299A (ja) クロスコネクト装置のパスチエツク方式
JPH05227062A (ja) 回線品質チェック方法
JPH01112844A (ja) 通信制御装置
JPH04323573A (ja) プリント板の故障部の特定方式
JPH05308348A (ja) 伝送処理システムにおける誤り監視装置
JPH04212551A (ja) 送受信システムおよびそれに用いる送信回路
JPH0292136A (ja) 障害監視方式
JPH02272988A (ja) 回線編集装置の通話路監視方式
JP2002176410A (ja) 故障区間特定方式

Legal Events

Date Code Title Description
NUG Patent has lapsed