DE2446101C2 - Schaltungsanordnung zur Sicherung von Verbindungen in Fernsprechvermittlungsanlagen - Google Patents

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Sicherung von Verbindungen in Fernsprechvermittlungsanlagen, insbesondere in solchen mit Zeitvielfachbetrieb zur Vermittlung von PCM-codierten Informationen

An den Eingängen einer hier betrachteten Vermittlungsstelle werden die Signale der ankommenden Leitungen mit einer Frequenz von 8 kHz abgetastet und deren Amplitude als 8-Bit-Worte dargestellt (PCM), die dann parallel weitergeleitet werden. Insgesamt stehen Zeitvielfachkanäle zur Verfügung: innerhalb eines Rahmens von 125nsec besitzt demnach ein Kanal eine Dauer von ca. 500 nsec. Eine eingangsseitige und eine ausgangsseitige Gruppe von Multiplexern sammeli bzw. verteilt die PCM-Signalc der 25b Kanüle.

Innerhalb der Vermittlungsstelle wird ein PCM-Signal eines Kanals einem anderen Kanal zugeordnet;dazu sind Raiimviclfach- und Zcilviclfacheiiiriehtutigen vorgesehen, wie /. B. Koppclpunkte und Speichel.die in Raum-Zeit-Raum-Reihenfolge angeordnet sind.

Ein Verbindungsweg von einem Eing;ingskanal zu einem Ausgangskanal benutzt demnach zwei Koppelnunkte und eine Sücichei/eilc: ein ankommendes PCM-Signal wird zur Zeitlage des ankommenden Kanals über den ersten Koppelpunkt in die Speicherzeile eingeschrieben und zum abgehenden Kanal in dessen Zeitlage über den zweiten Koppelpunkt ausgelesen. Für die umgekehrte Richtung wird normalerweise die gleiche Speicherzeile benutzt

Bei einem Versagen einer dieser Einrichtungen wird der Betrieb der Anlage gestört und viele Veründungen können verlorengehen.

Ein Vorschlag zur Vermeidung dieser Schwierigkeit ist in der französischen Patentschrift 71 07 697 gemacht. Die dort vorgeschlagene Vermittlungsanlage enthält mehrere unabhängige Verbindungswege für die Bits eines PCM-Wortes, so daß ein evtl. auftretender Fehler nur ein Bit beeinträchtigt.

Jeder Koppelpunkt besteht demnach aus mehreren Elementarkoppelpunkten, die parallel gesteuert werden; ebenso besteht jede Speicherzeile aus mehreren Speicherplätzen. Außerdem ist zur Vermittlung z. B. eirses S-Bit-PCM-Wortes ein neunter Verbindungsweg vorgesehen, der als Reserveweg dient und im normalen Betrieb z. B. Prüfbits übertragen kann; im Fehlerfall ersetzt dieser Verbindungsweg den fehlerhaften Verbindungsweg.

In dieser Anlage wird die Umschaltung auf den Reserveweg vorgenom.aen, sobald ein Fehler entdeckt ist. Dabei wird nur der fehlerhafte Verbindungsweg identifiziert; alle Multiplexer werden entsprechend umgeschaltet; am Eingang wird dasjenige Bit, das den fehlerhaften Verbindungsweg benutzen sollte, auf den Reserveweg umgeleitet, am Ausgang wird das Bit wieder in seine ursprüngliche Position innerhalb des PCM-Wortes eingeordnet. Wird dies jedoch ohne weitere Vorkehrungen durchgeführt, können Schwierigkeiten auftre-

j5 ten, da evtl. zeitliche Überlappungen zwischen vor der Umschaltung und nach der Umschaltung am Ausgang eintreffenden Bits auftreten, da der Vermittlungsvorgang eine bestimmte Zeit beanspi .icht.

Dieses Problem wurde in der französischen Patentschrift 72 21 534 gelöst.

Die schnelle Fehlererkennung bringt ein weiteres Problem mit sich: viele Überwachungs- und Entscheidungseinrichtungen müssen vorhanden sein, die u. U. selbst fehlerhaft werden können: verzichtet man auf aufwendige Einrichtungen, dauert die Fehlererkennung entsprechend langer.

Die Erfindung beschäftigt sich mit letzterem Fall, wo die Geschwindigkeit des Umschaltens nicht entscheidend ist.

w Die Erfindung macht sich zur Aufgabe, die Auswirkungen eines Fehlers solange abzumildern, als es nicht möglich ist, den Fehler zu eliminieren, so daß höchstens eine Verschlechterung der Übertragungsqualität, aber kein Verlust von Verbindungen auftritt.

Dabei geht die Erfindung im allgemeinen Fall von einer Vermittlungsanlage aus, in der η + m unabhängige Verbindungswege für die π Bits eines codierten Signals vorgesehen sind, so daß m redundante Verbindungswege zum Fehlerschutz verfügbar sind.

ho Die erfindungsgcmhßc Schaltungsanordnung isi dadurch gekennzeichnet, daß ankommende n-fache Informationsleitungen über einen eingangsseitigen Umlaufschaller mit den Verbindungswegen verbunden sind, daß die Verbindungswege über einen ausgangsseitigen

hj Umliiufschaltcr mit abgehenden, »-fachen Informationsleitungen verbunden sind, und daß eine Adressenschaltung vorgesehen ist, die die Umlaufschalter derart steuert, dall die η Bits einer information schrittweise zyk-

lisch oder permutiert auf die Verbindungswege verteilt werden.

Die Erfindung wird nun anhand von Figuren erläutert. Es zeigt

F i g. 1 das Blockschaltbild einer Zeitvielfachvermittlungsstelle, in der die Erfindung angewandt werden kann,

Fig.2 den Inhalt der Speicher MTI und MP1 der Fig. 1,

F i g. 3 das Blockdiagramm einer für die Anwendung der Erfindung ausgerüsteten Vermittlungsanlage,

F i g. 4 ein Diagramm eines erfindungsgemäßen Umlaufschalters am Eingang der Vermittlungsanlage nach Fig. 3,

F i g. 5 ein Diagramm entsprechend F i g. 4 bezüglich des Ausgangs der Vermittlungsanlage,

F i g. 6 eine Tabelle zur Darstellung des Rotationsvorgangs,

Fig.7 ein Diagramm einer Adressenschaltung zur Steuerung der Umlaufsehalter nach F i g. 4 und 5,

Fig.8 ein Diagramm der Steuereinrich'.jng der F i g. 7.

F i g. 1 zeigt ankommende Multiplexgruppen wie z. B. GE1 und entsprechende abgehende Multiplexgruppen wie z. B. GS1, die für 256 Kanäle bestimmt sind; jedem Kanal ist eine Zeitlage mit 500 ns Dauer zugeordnet, die alle 125 μ$ wiederkehrt

Zur Verbindungsherstellung sind verschiedene Koppeleinrichtungen vorgesehen, von denen eine in F i g. 1 dargestellt ist; sie besteht aus einem Wegespeicher MTi, einem Sprachspeicher MP1, einem Eingangskoppelpunkt CE1 und einem Ausgangskoppelpunkt CS1.

Alle Einrichtungen für die Übertragung von PCM-Worten bestehen aus mehreren Elementareinheiten jeweils für 1 Bit eines PCM-Wortes. So besteht z. B. der Eingangskoppelpunkt CEi aus neun identischen Elementarkoppelpunkten CEiO ... CEiS, die parallel gesteuert werden. Ebenso besteht der Sprachspeicher MfI aus neun Speicherplätzen MPiO ... MPtS und der Ausgangskoppelpunkt CS1 aus neun Elementarkoppelpunkten CS10 ... CS18. Dadurch entstehen neun unabhängige Verbindungswege für jeweils ein Bit; bei Ausfall eines Verbindungsweges wird nur ein Bit eines PCM-Wortes betroffen. Diese Verbindungswege sind mit SR 0 ... SR 8 bezeichnet. Der Wegespeicher MTi besitzt 256 Zeilen, die zyklisch gelesen werden und jeweils die Adresse einer Zeile des Sprachspeichers MPi enthalten, der seinerseits 128 Zeilen besitzt, die einer Verbindung zugeordnet werden.

Der Koppelpunkt CEi ermöglicht die Verbindung einer ankommenden Multiplexgruppe mit dem Eingang des Sprachspeichers MPl, der Koppelpunkt CSi ermöglicht die Verbindung des Ausgangs des Sprachspeichers MP 1 mit einer abgehenden Multiplexgruope. Zur beschriebenen Verarbeitung der Bits sind weiterhin Schaltungen RE1 und RS1 vorgesehen, die die ankommenden Bits auf Leitungen CElO ... CEiS verteilen bzw. von Leitungen GS10... GS18 wieder zusammenfassen. Die Arbeitsweise dieser Vermittlungsanlage wird nun anhand der Fig.2 erläutert. Dazu wird die Verbindung zwischen einem Teilnehmer A und einem Teilnehmer B kurz skizziert:

— Teilnehmer /■ ii.-.t Zeitlage to auf GE1 und GS1,

— Teilnehmer S hat Zeitlage //auf GE 1 und GS 1,

— zur Zeitlage to gibt MTI eine Gruppennummer G 1 und eine Adresse adO ab,

— die Gruppennumm'M· G 1 gelangt an CS1 und

CE1, die entsprechend durchschalten,

— die Adresse adO gelangt zu MP1, dessen adressierte Zeile einem Schreib- und Lesevorgang unterzogen wird,

— die Information unter der Adresse adO gelangt über CS1 zu GS1,

— die Information auf GFl gelangt über CEi zu MP1 in die Zeile mit der Adresse ad 0,

— der Teilnehmer A hat damit ein PCM-Wort erhalten und sein PCM-Wort wurde eingespeichert,

— zur Zeitlage ty gibt MTI eine Gruppennummer Gp und die Adresse adO ab,

— Die Gruppennummer Gp gelangt an CSl und CE1. die entsprechend durchschalten,

— die Adresse adO gelangt zu MPl.

— Die Information unter der Adresse at/0 gelangt über CS1 nach GSp,

— die Information auf CEp gelangt über CEl zu MP1 in die Zeile mit der Adresse »d0,

— der Teilnehmer B hat die vom V>i.lnehmer A gesandte Information erhalten und seinerseits eine neue Information eingespeichert, die zur nächsten Zeitlage to zum Teilnehmer A gelangt

Bei acnt Bits in einem PCM-Wort und neun Verbindungswegen SR0 ... SRS bleibt demnach ein Verbindungsweg als Reserveweg frei; wie oben schon angedeutet, erlaubt diese Lösung nur zufriedenstellende Ergebnisse, wenn ein Fehler sehr schnell entdeckt und lokalisiert werden kann. Andernfalls bietet die vorliegende Erfindung eine Lösung an. die im Wesentlichen durch F i g. 3 illustriert ist. Wie in F i g. 1 sind dort ebenfalls die ankommenden Multiplexgruppen CEl und die abgehenden Multiplexgruppen GSl mit η Leitungen dargestellt. Das Koppelfeld /?Cist in ρ Ebenen S1... Sp aufgeteilt, die jeweils einen Verbindungsweg darstellen (entsprechend SRO ... SRS in Fig. 1). Dabei gilt ρ = π + m, wobei m die Anzahl der redundanten Verbindungswege ist. Die ankommende Multiplexgruppe GE ·. ist mit einem Umlaufschalter CGE1 ausgestattet, der die η Leitungen von GE1 η der insgesamt ρ Leitungen einer internen Eingangsgruppe GlEi zugeordnet; diese Zuordnung wird mit zyklischer Vertauschung durchgeführt, was durch den Pfeil angedeutet ist.

Dementsprechend ist ein Umlaufschalter CCSl für die abgehende Multiplexgruppe GS1 vorgesehen, der η von ρ Leitungen der internen Ausgangsgruppe GIS I den η Leitungen von GS1 zugeordnet.

Die anderen Multiplexgruppen sind ebenfalls mit derartigen Umlaufschaliern ausgerüstet, die untereinander synchron arbeiten.

DutIi die Rotation bei der Zuordnung wird z. B. das jeweils erste Bit aufeinanderfolgender PCM-Worte über den ersten, dar?,ch den zweiten, danach den driiten Verbindungsweg übertragen (Sl, S2 ... Sp); entsprechend das zweite Bit (S2 ... Sp. S1), usw. Der Vorteil dieser Rotation liegt darin, daß ein Bit bestimmten Ranges in den zu einer Verbindung gehörigen PCM-Worten nacheinander alle Verbindungswege benutzt und damit

to nur bei Benutzung des fehlerhaften Verbindungsweges ein Fehler bei der Übermittlung dieses 3it auftreten kann. Durch Vergrößerung der Zahl m der redundanten Verbindungswege kann der Einfluß eines fehlerhaften Verbindungsweges weiter verringert werden. Ein feh-

b5 lerhafter Verbindungsweg beeinflußt also nacheinander während eines Bruchteils von n/p Prozent der Fehlerdauer die Bits vom Rang 1,2,... η der jeweiligen PCM-Worte; während m/p Prozent der Fehlerdauer hat der

fehlerhafte Verbindungsweg keinen Einfluß.

Bei der üblichen PCM-Codierung wirkt sich ein Fehler beim Bit mit dem Rang I am stärksten, mit dem Rang π am wenigsten aus.

Die Beeinträchtigung nimmt also beim Benutzen des fehlerhaften Verbindungsweges ab (Rang 1 ... Rang n) und existiert nicht, wenn der fehlerhafte Verbindungsweg gerade von keinem Bit benutzt wird. Dies wiederholt sich bei jedem Rotationszyklus.

Die Erfahrung zeigt, daß ein solches Verfahren der Fehlermitieilung zwar gestörte Sprachinlormaiionen liefert, die aber nicht unverständlich sind. Eine Optimierung der Verständlichkeit kann noch durch Variation der Zahl in und der Rotationsgeschwindigkeit erreicht werden.

Das erfindungsgemäbe Verfahren gestaltet demnach die Aufrechterhaltung der Verbindungen, bis der Fehler lokalisiert und beseitigt ist. Weiterhin ist es möglich, nach Lokalisierung des Fehlers zu veranlassen, daß bei der Rotation der fehlerhafte Verbindungsweg ausgelassen wird.

Das erfindungsgemäße Verfahren ist auch ohne redundanten Verbindungsweg (m ~ o) anwendbar, wenn die PCM-Worte ein Bit enthalten, das nicht /ur Information gehört (z B. Paritätsbit).

Fig.4 zeigt eine Ausgestaltung des Umlaufschalters CGEX. Er besteht im Wesentlichen aus einer Matrix ME I und η Eingängen und ρ Ausgängen, die mit den η bzw. ρ Leitungen von CIE 1 bzw. GIE 1 verbunden sind. Dadurch kann jeder Eingang mit jedem Ausgang verbunden werden. Ein Adressenregister RAE X mit den Speicherplätzen ac 1 ... aep ist für den Ausgang der Matrix vorgesehen; weiterhin eine Serienübertragungsgruppe SE 1 mit Schaltungen se X ... sep pro Matrixausgang. Diese Einrichtung erhält Adressen AME, die in RAbX aufgenommen werden·, der Adrcsscrstei! z. B. in ae X gelangt über se 1 zum Eingang ea 1.

Bei jedem Rotationsschritt erhält der Umlaufschalter die Adresse AME, die dann u. U. mehrere Male zur Matrix MEl übertragen wird, z.B. bei jedem PCM-Wort. Der in F i g. 5 dargestellte Umlaufschalter CGS 1 ist analog aufgebaut (Matrix AiSl, Adressenregister RASX. Serienübertragungsgruppe 5Sl) und braucht nicht näher erläutert zu werden.

Die Adressen -4Mf und AMS für die Umlaufschalter der Vermittlungsanlage können von einer Adressenschaltung erzeugt werden, die bei jedem Rotationsschritt neue Adressen AME und AMS abgibt; diese Adressen ermöglichen die Zuordnung η -— ρ bzw. ρ— η.

Infolge der endlichen Zeitdauer für die Übertragung wirkt sich eine Änderung der Zuordnung am Eingang erst nach einer gewissen Zeit am Ausgang aus. Deshalb müssen Vorkehrungen bei der Bereitstellung der Adressen AMS und AME getroffen werden, die nun anhand der F i g. 6 erläutert werden.

Dort ist dargestellt, wie durch zyklisches Verändern der Adressen AME und AMS der Rotationsvorgang gesteuert wird (nur ein Teil eines Rotationszyklus ist dargestellt). Die Spalten der Tabelle (links numeriert) kennzeichnen einen Rotationsschritt. Die Tabelle enthält jeweils 9 Spalten für die Adressen AME und AMS, entsprechend dem gewählten Beispiel η = 8, m = 1, ρ = m + η = 9. Die neun Stellen der Adresse AME sind den neun Ausgängen der Matrix ME1 zugeordnet und geben die Nummer des mit dem betreffenden Ausgang zu verbindenden Eingangs an. Es stehen also neun Ausgänge acht Eingängen gegenüber; dementsprechend wird einer der acht Eingänge zwei Ausgängen zugeordnet. Die Adresse AMS besteht aus acht Stellen, die den acht Ausgängen der Matrix MS I zugeordnet sind und die Nummer des betreffenden Eingangs ange-

■5 ben; hier stehen acht Ausgänge neun Eingängen gegenüber; einer der neun Eingänge kann deshalb keinen Ausgang zugeordnet werden: seine Nummer steht in der Spalte AMSS.

Das Prinzip der in F i g. 6 gezeigten Rotation besteht

κι darin, daß bei jedem Rotationsschritt ein eintreffendes Bit eines Verbindungsweges (y) auf einen verfügbaren Verbindungsweg (x) geschaltet wird; der erste dieser beiden Verbindungswege (y) wird dann verfügbar und beim nächsten Rotationsschritt wird ein Bit auf einem

r> nächsten Verbindungsweg (z) auf diesen Verbindungsweg (y) gegeben, usw. Auf diese Weise wird ein 8-Bit-Wort nach 8 Rotationsschritten um eine Bitstelle ver- I schober;.

Ein PCM-Wort benötigt eine bestimmte Zeit, um die Vermittlungsanlage zu durchlaufen; diese Zeit ist unterschiedlich für verschiedene PCM-Worte, es ist deshalb nicht möglich, die Zuordnungen am Eingang und Ausgang ohne weiteres zu ändern, da kein definierter Zeitpunkt existiert, an dem sich eine Zuordnungsänderung (Roi-.itionsschritt) am Eingang auf den Ausgang auswirkt.

Die Erfindung sieht vor, daß vor der Verschiebung eines Bit von y nach -v. dieses Bit parallel auf χ und y übertragen wird; und zwar solange, bis die Ausgänge

ίο dieselbe Biikombination aufweisen wie die Eingänge. Danach ist es möglich, auf .v dieses Bit nicht mehr zu übertragen und zwar gleichzeitig am Ausgang und am Eingang. Danach kann dann der Verbindungsweg y mit > 7. parallel geschaltet werden, um den nächsten Rota- ' tionsschritt vorzubereiten, usw.

In Zeile 1 der Tabelle in F i g. 6 werden dementsprechend die Bits vom Rang 1 bis 8 der ankommenden Multiplexgruppen den Verbindungswegen Sl bis S7 und S9 zugeordnet (Spalten AME X... AME7.AME9).

Das Bit vom Rang 8 wird außerdem dem Verbindungsweg S8 zugeordnet (Spalte AMES). Zur gleichen Zeit werden aufgrund der Adresse AMS die Verbindungswege S 2 bis S 7 und S9 den abgehenden Multiplexgruppen zugeordnet (Spalten AMSl bis AMS8), S8 wird nicht zugeordnet (Spalte AMSS). Das Bit vom Rang 8 wird aber beim nächsten Rotationsschritt (Zeile 2) zugeordnet.

Aus Zeile 2 geht hervor, daß die Bits vom Rang 1 bis 8 den Verbindungswegen Sl ... S 8 zugeordnet werden

so und daß das Bit vom Rang 1 auf S9 nochmaii übertragen wird. Ausgangsseitig werden Sl ... S8 den abgehenden Multiplexgruppen zugeordnet.

Durch Vergleich der Zeilen 1 und 2 erkennt man das Prinzip der erfindungsgemäßen Rotation: In Zeile 1 wurde das Bit vom Rang 8 dem Verbindungsweg S9 zugeordnet und auf S 8 verdoppelt: dieses Bit wurde am Ausgang von S 9 gewonnen, S 8 wurde nicht berücksichtigt: in Zeile 2 ist das Bit vom Rang 8 dem Verbindungsweg S 8 zugeordnet (nicht mehr S 9), und wird ausgangsseitig von S8 gewonnen; S9 ist ausgangsseitig nicht mehr zugeordnet und befördert stattdessen das Bit mit dem Rang 1.

Beim betrachteten Rotationsschritt haben sich die Zuordnungen von 7 Bits nicht geändert: Bits vom Rang 1 bis 7 auf Sl ... S 7 am Eingang und am Ausgang. Das achte Bit, zunächst verdoppelt (auf S8), hat seine Zuordnung geändert und ist nunmehr S 8 zugeordnet, damit wurde auch die ausgangsseitige Zuordnung geän-

den. Weiterhin wurde der nächste Rotationsschritt (Bit vom Rang 1 von 5 1 nach 59) vorbereitet.

In den folgender. Zeilen der Tabelle ist dargestellt, wie Schritt für Schritt die Bits vom Rang 1 bis 8 von 5 1 bis 58 nach 59, 51 bis 57 verschoben werden (Zeile ■> 10). In einem vollständigen Rotationszyklus, der aus 72 Schnur, besteht, wird der Zustand in Zeile 1 wiederhcrgestelii.

Wenn kein Fehler in der Verniittlungsanlage auftritt, beeinflußt der Rotationsvorgang die bestehenden Verbindungen nicht, da durch das Verdoppeln von Bits keine Informationen verlorengehen. Bei mehreren redundanten Verbindungswegen können mehrere Bitverschiebungen gleichzeitig durchgeführt werden, was die Rotationsgeschwindigkeit erhöht.

Wenn ein Fehler in einem der Verbindungswege auftritt, führt der Rotationsvorgang zu einem Störge-

chen Wichtung der Bits im Wesentlichen einem Sägezahnververlauf mit der Frequenz der Rotation entspricht. Durch Einführung einer systematischen Permutation bei der Rotation kann dieses Störgeräusch minimalisiert werden.

Nach der Lokalisierung eines Fehlers wird der Rotationsvorgang unterbrochen und zwar genau dann, wenn die Nummer in der Spalte /4iV/55den fehlerhaften Verbindungsweg angibt, da dieser Verbindungsweg keiner abgehenden Multiplexgruppe zugeordnet wird.

Außerdem ist es möglich, zwei fehlerhafte Verbindung' A'ege zu verkraften, wenn ein Bit der PCM-Worte dafür geopfert werden kann. Dies kann z. B. so aussehen, daß die Verbindungswege 55 und 59 ausfallen. Dann kann der Rotationsvorgang angehalten werden, wenn das Bit innerhalb der PCM-Worte, auf das verzichtet werden kann, 59 benutzt und 5 5 nicht ausgangsseitig zugeordnet wird oder umgekehrt.

Zum Schluß wird anhand der Fig.7 eine Adressenschaltung zur Erzeugung der Adressen AME und AMS beschrieben. Dazu dient ein Speicher MG, der von einem Zähler CA adressiert wird, der seinerseits von einem Taktgeber BTweitergeschaltet wird, solange eine UND-Schaltung pt laktiviert ist. Bei jedem Taktimpuls wird eine Zeile des Speichers MG gemäß der Position des Zählers CA ausgelesen. Der Zähler CA durchläuft 72 Stellungen und der Speicher MG hat 72 Zeilen, die zyklisch ausgelesen werden. Die Rotation wird angehalten, wenn über eine Leitung ma die UND-Schaltung pt 1 gesperrt wird.

Einrichtungen, die hier nicht beschrieben werden, liefern über eine Leitung UC bestimmte Signale VDF, NDF, NLF, VPE an ein Register RC, wo sie gespeichert werden. Im einzelnen bedeuten:

— NDF: Anzahl der fehlerhaften Verbindungswe

ge (0. 1 oder 2)

— NLF: Anzahl der noch nicht lokalisierten Fehler

(0,1 oder 2)

— VPF: Nummer des ersten fehlerhaften Verbin

dungsweges,

— VDF: Nummer des zweiten fehlerhaften Ver- bo

bindungsweges.
VPFund VDFkönnen vertauscht werden.

Eine Start/Stop-Einrichtung LMA erhält diese Signale und außerdem ein Signal AMS 1, das die Nummer (,5 desjenigen Verbindungswegs angibt, über den das Bit niedrigsten Ranges übertragen wird, weiterhin ein Signal AMSS, das (vgl. F i g. 6) die Nummer des ausgangsseitig nicht zugeordneten Verbindungswegs angibt. Die Start/Slop-F.inrichtiing LMA steuert aufgrund dieser Informationen die UND-Schaltung pt I über die Leitung nut.

Die Rotation wird nur unterbrochen, wenn NDF = NLF = 1 oder NDF = NLF = 2, d. h. nach der Lokalisierung des/der Fehler(s)

Wenn NDF = NLF = I ist, wird die Rotation unterbrochen, wenn VPF= AMSS oder VDF= AMSS ist. Wenn NDF = NLF = 2 ist, wird die Rotation unterbrochen, wenn VPF= AMSS und VDF= AMS 1 ist. oder wenn VDF = AMSSund VPF = AMS 1 ist.

Die dazu erforderlichen Schaltungen zeigt F i g. 8. Zwei Vergleichsschaltungen CDF 1 und CPFl sind vorgesehen, die VPF mit AMSi und AMSS vergleichen und zwei weitere Vergleichsschaltungen CDF2 und CPF2,die VDt'mit AMS 1 und 4M55vergleichen.

Wenn VPF= AMSS oder VDF= AMSS. wird über eine ODER-Schaltung p/2 ein Eingang einer UND-Schaltung pt 4 bzw. pt 5 aktiviert.

Wenn VPF = AMS \ oder VDF = AMS 1, wird über pt 3 ein Eingang von pr 5 aktiviert.

Wenn NDF = 1. wird eine Leitung 1 /(/aktiviert,
wenn NDF = 2, wird eine Leitung 2 /c/aktiviert.
Wenn NLF = !,wird eine Leitung 1 //aktiviert,
wenn NLF = 2, wird eine Leitung 2 /"/aktiviert.

Dementsprechend, wenn NDF= NLF= 1. sind 1 (d jo und 1 (I markiert und damit pt 4 aktiviert, pt 4 schaltet durch, wenn VPf= AMSS oder VDF= AMSS, und gibt einer NOR-Schaltung pt 6 ein Signal, die dann über die Leitung ma die UND-Schaltung pt 1 (Fig.7) sperrt. Wenn/VDF= NLF= 2. sind 2 (dund 2 /"/markiert, was pt 5 sperrt; pt 5 schaltet durch, wenn pt 2 unter obengenannten Bedingungen ein Signal abgibt, oder wenn pt 3 gleichzeitig durchschaltet. (VPF=AMSX oder VDF = AMS 1). Über pt 6 und die Leitung ma wird die Rotation angehalten.

Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Schaltungsanordnung zur Sicherung von Verbindungen in Fernsprechvermittlungsanlagen mit bitparalleler Vermittlung von codierten Informationen, wobei für die Vermittlung von codierten Informationen mit η Bitstellen insgesamt m + η unabhängige Verbindungswege für. jeweils ein Bit vorgesehen sind, dadurch gekennzeichnet, daß ankommende n-fache Informationsleitungen (GE X) über einen eingangsseitigen Umlaufschalter (CGE X) mit den (m + n) Verbindungswegen (S 1 ... Sp) verbunden sind, daß die (m + n) Verbindungswege über einen ausgangsseitigen Umlaufschalter (CGS X) mit abgehenden, η-fachen Informationsleitungen (GS X) verbunden sind, und daß eine Adressenschaltung vorgesehen ist, die die Umlaufschalter (CGE I₁ CGS I) derart steuert, daß die π Bits einer information schriHweise zyklisch oder permutiert auf die (m + n) Verbindungswege (S \ ... Sp) verteilt werden.

2. Schaltungsanordnung nach Anspruch I₁ dadurch gekennzeichnet, daß die Umlaufschalter (CGEX, CGS 1) aus Matrizen mit η Eingängen und m + η Ausgängen (oder umgekehrt) bestehen, die aufgrund von Adressen (AME. AMS)AtT Adressenschaltung einander zugeordnet werden.

3. Schaltungsanordnung nach Anspruch 1, dadurch geL r.nzeichnet, daß Steuereinrichtungen vorgesehen sind, die die zyklisch veränderliche Zuordnung der π Bits auf die π + m Verbindungswege unterbrechen, wenn eis fehlerhafter Verbindungsweg lokalisiert worden ist.

4. Schaltungsanordnung nach Anspruch 1 und 3, dadurch gekennzeichnet, daß m = 0 ist und daß im Falle eines lokalisierten Fehlers die zyklisch veränderliche Zuordnung der η Bits auf die π Verbindungswege dann unterbrochen wird, wenn das Bit niedrigster Wertigkeit eines Codewortes über den fehlerhaften Verbindungsweg übertragen wird.