DE69813788T2 - Vidiografischer regler mit ver- und entriegelungsbetriebsmodus - Google Patents

Vidiografischer regler mit ver- und entriegelungsbetriebsmodus Download PDF

Info

Publication number
DE69813788T2
DE69813788T2 DE69813788T DE69813788T DE69813788T2 DE 69813788 T2 DE69813788 T2 DE 69813788T2 DE 69813788 T DE69813788 T DE 69813788T DE 69813788 T DE69813788 T DE 69813788T DE 69813788 T2 DE69813788 T2 DE 69813788T2
Authority
DE
Germany
Prior art keywords
memory
fifo
read
controller
video graphics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69813788T
Other languages
English (en)
Other versions
DE69813788D1 (de
Inventor
Christopher Walsh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69813788D1 publication Critical patent/DE69813788D1/de
Publication of DE69813788T2 publication Critical patent/DE69813788T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Description

  • HINTERGRUND DER ERFINDUNG
  • Die Erfindung bezieht sich auf das Gebiet der digitalen Datensysteme und insbesondere auf Videographik-Controller zur Kommunikation mit Anzeigegeräten.
  • Verschiedene FIFO-Pufferspeicher mit Lese- und Schreibzeigern, Data Wrapping und andere zugrundeliegende Prinzipien, die in der vorliegenden Erfindung Anwendung finden, sind in der Technik gut bekannt. Beispiele für derartige FIFO-Puffersysteme sind in den US-amerikanischen Patentschriften Nr. 5.471.583 und 5.473.756 beschrieben. Diese Dokumente beziehen sich auf Verfahren und Vorrichtungen zur Steuerung derartiger Systeme, und insbesondere für das effizientere Erkennen des vollen und/oder leeren Zustands eines FIFO-Puffers, um die Betriebsgeschwindigkeit zu erhöhen.
  • Es gibt jedoch eine spezielle Situation, in der die Möglichkeit zu einer erheblichen Verbesserung der Leistung des Video-FIFO-Puffers nach dem Stand der Technik besteht. Video-FIFOs oder Bildwiederhol-FIFOs, wie sie auch manchmal genannt werden, haben typischerweise eine sehr begrenzte Größe und können nur einen Bruchteil eines ganzen Bildes festhalten. Diese FIFOs werden ständig von Seiten des Speichers gefüllt und von Seiten des Videoausgangs geleert. Dies ist in 1 dargestellt, in der ein Blockschaltbild von einem Teil eines Computersystems abgebildet ist. Diese Figur zeigt die Verbindung zwischen einer CPU 10, einem Speichersystem 12, Peripheriegeräten wie einer Tastatur, einer Maus oder einem Drucker 14 und einem Videographik-Controller (VGC) 16 über einen E/A-Chipsatz 17, einen Brücken-Chipsatz 19 und verschiedene zugehörige Leitungen und Busse. In Bezug auf den Teil des Computersystems, der für die vorliegende Erfindung relevant ist, ist der Videographik-Controller 16 mit einem Bildwiederholspeicher (typischerweise einem DRAM) 18 und einem Anzeigegerät 20 wie einem CRT- oder einem Flatpanel-Display verbunden. Dem Videographik-Controller 16 wird ein digitaler Videodatenstrom zugeführt, wie symbolisch durch Block 22 in 1 dargestellt. Der FIFO-Speicher ist in dem Videographik-Controller 16 enthalten, wie nachstehend ausführlich beschrieben wird, und wird von dem Bildwiederholspeicher 18 gefüllt und geleert, um ein Signal für das Anzeigegerät 20 zu liefern.
  • Der in 2 dargestellte Stand der Technik zeigt einen Teil des Videographik-Controllers 16 im Detail. Diese Figur zeigt in übersichtlicher Weise einen Teil des Videographik-Controllers mit einem SRAM-Cache, der als FIFO-Speicher dient und mit dem Bezugszeichen 100 gekennzeichnet ist. Ein Speicher-Controller 102 überwacht das Volumen des SRAM 100, indem er Lese- und Schreibzeiger 104 bzw. 106, die am Ausgang einer Subtrahierschaltung 108 abgeleitet werden, miteinander vergleicht, wobei die Differenz dem Speicher-Controller 102 zugeführt wird. Wenn das Volumen des Speichers, wie es durch das Ausgangssignal der Subtrahierschaltung 108 dargestellt ist, ein solches Niveau erreicht, dass weitere Informationen eingegeben werden müssen, liefert der Speicher-Controller genügend Informationen, um den FIFO zu füllen, und wendet sich dann wieder anderen Aufgaben zu. In der Zwischenzeit wird das Anzeigegerät 20 durch ein langsames Abrufen der Daten aus dem FIFO aufgefrischt, wobei der Lesezeiger bei jedem verwendeten Datenelement inkrementiert wird, wobei die Inkrementierung der Zeiger symbolisch durch die Blöcke +1 in 2 dargestellt ist. Wenn der Lesezeiger dem Schreibzeiger entspricht, ist der FIFO leer. Da das System, wie es bisher beschrieben wurde, in der Technik bekannt ist und in seiner allgemeinen Konfiguration dem System aus der US-amerikanischen Patentschrift Nr. 5.471.583 ähnlich ist, wird es hier nicht weiter beschrieben.
  • Wie oben erwähnt, sind Video-FIFOs typischerweise in ihrer Größe sehr begrenzt und werden ständig von Seiten des Speichers aufgefüllt und von Seiten des Videoausgangs geleert. Unter bestimmten Bedingungen jedoch, zum Beispiel wenn ein Bild vollständig in den FIFO-Speicher passen kann, besteht keine Notwendigkeit, den FIFO ständig vom Speicher aus zu füllen, sofern das darzustellende Bild nicht geändert wurde. Diese Situation tritt zum Beispiel bei einem typischen Maus-Cursor auf, bei dem die Kapazität des SRAM FIFO-Speichers groß genug ist, um das gesamte Bild aufzunehmen, und bei dem es Zeiten gibt, in denen das Bild statisch bleibt.
  • Da der Bildwiederholspeicher DRAM 18 über eine wesentlich größere Kapazität verfügt als zum Festhalten des Cursor-Bildes benötigt wird, und da der Pfad zwischen dem Bildwiederholspeicher 18 und dem Videographik-Controller 16 typischerweise einen einzelnen Port hat (d. h. es kann immer nur eine Lese- oder Schreiboperation für einen einzelnen Speicherplatz gleichzeitig stattfinden), muss dieser Teil des Systems eine größere Bandbreite haben als sie von dem Anzeigeauffrischungs-Datenstrom alleine benötigt wird, und der Pfad muss zeitmultiplexiert werden. Die relativ kleine Speicheranordnung im Vi deographik-Controller wird verwendet, um den schnellen periodischen Datenburst vom Bildwiederholspeicher auszugleichen, und ist typischerweise als SRAM (100) konfiguriert, der als zirkulärer Puffer organisiert ist und als FIFO verwendet wird. Unter diesen Bedingungen könnte die Systemleistung erheblich verbessert werden, indem man die zum Auffrischen der Anzeige erforderliche Bandbreite unter geeigneten Umständen reduziert, zum Beispiel bei Vorliegen eines kleinen, sich häufig nicht verändernden Bildes wie dem eines Maus-Cursors.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung hat daher zur Aufgabe, einen Videographik-Controller zu schaffen, der in der Lage ist, bei großen und/oder sich häufig ändernden Bildern in einem herkömmlichen, nicht verriegelten Betrieb zu arbeiten, und in einem verriegelten Betrieb bei Bildern, die vollständig in den FIFO-Speicher passen können und die statisch sind. Die Erfindung hat ferner zur Aufgabe, einen Videographik-Controller zu schaffen, der die Systemleistung verbessert, indem die zur Auffrischung der Anzeige erforderliche Bandbreite unter geeigneten Bedingungen reduziert wird.
  • Erfindungsgemäß werden diese Aufgaben in einem Videographik-Controller der oben beschriebenen Art erfüllt, in dem der Lesezeiger ein Lese-Übertragsignal erzeugt, ein Verriegelungsdetektor vorgesehen ist, um das Lese-Übertragsignal und das Bildende-Signal zu empfangen und ein Ausgangssignal zu erzeugen, das dem Speicher-Controller zugeführt wird, um den Videographik-Controller in einen verriegelten Betriebsmodus zu bringen, wenn während der Zuführung von vollständigen Bildinformationen in den FIFO-konfigurierten Speicher kein Lese-Übertragsignal erzeugt wird. Wenn ein Lese-Übertragsignal erzeugt wird, bevor die gesamten Bildinformationen vollständig in den FI-FO-konfigurierten Speicher eingegeben sind, wird der Videographik-Controller auf einen normalen, nicht verriegelten Betriebsmodus geschaltet.
  • In einer bevorzugten Ausführungsform der Erfindung wrappen der Lese- und der Schreibzeiger im unverriegelten Betriebsmodus, und im verriegelten Betriebsmodus funktioniert der FIFO-konfigurierter Speicher als WORM-Speicher (Write-once-read-many-times).
  • Erfindungsgemäße Videographik-Controller, die je nach Bildanforderungen im verriegelten oder unverriegelten Zustand betrieben werden können, bieten den Vorteil einer verbesserten Systemleistung durch Reduzierung der zum Auffrischen der Anzeige erforderlichen Bandbreite, wenn ein kleines und häufig statisches Bild, zum Beispiel ein Maus-Cursor, angezeigt wird.
  • Diese und andere Aspekte der Erfindung werden im Folgenden anhand von Ausführungsbeispielen ausführlicher beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die Erfindung kann unter Bezugnahme auf die nachfolgende Beschreibung besser nachvollzogen werden, die in Verbindung mit der begleitenden Zeichnung zu lesen ist, in der
  • 1 in Form eines vereinfachten Blockschaltbildes einen Teil eines Computersystems nach dem Stand der Technik mit einem Videographik-Controller zeigt;
  • 2 ein Blockschaltbild eines Teils eines Videographik-Controllers nach dem Stand der Technik zeigt;
  • 3 einen Teil eines erfindungsgemäßen Videographik-Controllers zeigt.
  • In den Figuren sind ähnliche Elemente zur leichteren Identifizierung im Allgemeinen mit den gleichen Bezugszeichen gekennzeichnet.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In 3 ist ein erfindungsgemäßer Videographik-Controller 16 der besseren Anschaulichkeit halber in vereinfachter Form dargestellt. Wie in 2 verfügt der Videographik-Controller über einen Speicher-Controller 102, der mit einem Bildwiederholspeicher 18 kommuniziert, und die Ausgabe des FIFO-konfigurierten Speichers 100 wird einem Anzeigegerät 20 zugeführt. Ebenfalls wie 2 zeigt 3 inkrementierte Lese- und Schreibzeiger 104 bzw. 106, deren Ausgang mit einem Subtrahierers 108 verbunden ist, dessen Ausgabe einen Hinweis auf das Speichervolumen liefert.
  • Erfindungsgemäß umfasst der Videographik-Controller aus 3 zusätzlich einen Verriegelungsdetektor 110, der ein Lese-Übertragsignal von dem Lesezeiger 104 und ein Bildende-Angabe-Signal von dem FIFO-konfigurierten Speicher 100 empfängt. Die Ausgabe des Verriegelungsdetektors 110 wird einem Eingang eines UND-Gatters 112 zugeführt, dessen anderer Eingang die Ausgabe des Subtrahieres 108 erhält, die das FIFO-Speichervolumen angibt. Das in 3 abgebildete System wird durch eine Verbindung vom Ausgang des UND-Gatters 112 zum Speicher-Controller 102 vervollständigt, um ein Verriegelungs-/Entriegelungs-Steuersignal an den Speicher-Controller zu liefern und da durch den FIFO-konfigurierten Speicher entweder auf einen verriegelten oder einen nicht verriegelten Betriebsmodus zu stellen.
  • Es ist zu beachten, dass die vorliegende Erfindung auf dem Prinzip beruht, dass wenn ein Bild, zum Beispiel ein Maus-Cursor, vollständig in die begrenzte Kapazität eines Video-FIFOs passt, keine Notwendigkeit besteht, den FIFO ständig von Seiten des Speichers zu füllen, wie dies der Fall bei dem Stand der Technik war, sofern sich das Quellbild nicht verändert hat. In der vorliegenden Erfindung wird dies erreicht, indem der Videographik-Controller in einem herkömmlichen, unverriegelten Modus betrieben wird, oder, wenn ein Bild vollständig in den FIFO-Speicher passen kann und statisch ist, der Video-Controller in einem verriegelten Modus betrieben wird, um das Auftreten unnötiger Speicherzugriffe zu verhindern und dadurch eine vergrößerte Speicherbandbreite für andere Geräte im Videographik-Controller zu schaffen. In dieser Hinsicht zeigt 3 eine besondere Implementierung eines System zum Erreichen dieses Ergebnisses, wobei zu beachten ist, dass die einzelnen Schaltungsblöcke auf verschiedene Weisen ausgeführt sein können, wie dem Fachkundigen offensichtlich sein wird, und dass andere Implementierungen verwendet werden können, um das gewünschte Ergebnis zu erreichen, wenn das Prinzip der vorliegenden Erfindung einmal verstanden ist.
  • Erfindungsgemäß bestimmt in der Ausführungsform aus 3 der Verriegelungsdetektor 110, ob die zum Füllen eines Bildes erforderliche Datenmenge in den FI-FO-Speicher passt oder nicht. Dies erfolgt, indem dem Verriegelungsdetektor ein Übertrag vom Lesezeiger 104 zugeführt wird, so dass wenn nach der Auffrischung eines kompletten Bildes der Lesezeiger nicht gewrappt hat und kein Übertragsignal erzeugt wurde, eine Bedingung vorliegt, bei der das gesamte Bild in den FIFO passt. Wenn andererseits der Lesezeiger während eines Bildes wrappt und ein Übertragsignal erzeugt wurde, wird das gesamte Bild dann nicht in den FIFO passen und der Videographik-Controller kann nicht so verriegelt werden kann wie in dem Fall, in dem das gesamte Bild in den FIFO passt. Wenn das gesamte Bild in den FIFO passt, wird der Lesezeiger nicht während des Bildes wrappen und es wird kein Übertragsignal erzeugt. Dadurch wird der Verriegelungsdetektor veranlasst, dem UND-Gatter 112 ein Signal zuzuführen, um das System in einen verriegelten Zustand zu bringen, so dass die Notwendigkeit vermieden wird, ein statisches Bild neu zu schreiben und somit die Speicherbandbreite für andere Zwecke genutzt werden kann, bis sich das Bild im Bildwiederholspeicher 18 ändert. Wenn eine derartige Änderung eintritt, wird das neue Bild erneut in den FIFO-Speicher 100 geladen, wobei sich das System in einem unverriegelten Zustand befindet, und anschließend kehrt das System in seinen verriegelten Betriebsmodus zurück, bis sich das Quellbild erneut ändert.
  • Auf diese Weise schafft die vorliegende Erfindung einen verbesserten Videographik-Controller, der entweder in einem verriegelten oder in einem unverriegelten Zustand arbeitet, und steigert dadurch die Systemleistung, indem die zum Auffrischen der Anzeige benötigte Bandbreite reduziert wird, wenn die Anzeige statisch ist.

Claims (3)

  1. Videographik-Controller (VGC) (16) zum Kommunizieren mit einem Bildwiederholspeicher (18) und einem Anzeigegerät (20), mit einem FIFO-konfigurierten (First-In, First-Out) Speicher 100, einem Speicher-Controller (102) zum Kommunizieren mit dem genannten Bildwiederholspeicher und zum Steuern des genannten FIFOkonfigurierten Speichers, Lese- (104) und Schreibzeigern (106) für den genannten FIFOkonfigurierten Speicher, und einem Subtrahierer (108), der mit den genannten Lese- und Schreibzeigern verbunden ist, um ein Differenzsignal zu erzeugen, das dem genannten Speicher-Controller zugeführt wird, dadurch gekennzeichnet, dass der genannte Lesezeiger ein Lese-Übertragsignal erzeugt, ein Verriegelungsdetektor (110) vorgesehen ist, um das genannte Lese-Übertragsignal und ein Bildende-Signal zu empfangen und ein Ausgangssignal zu erzeugen, das dem genannten Speicher-Controller zugeführt wird, um den Videographik-Controller in einen verriegelten Betriebsmodus zu bringen, wenn während der Zuführung von vollständigen Bildinformationen in den FIFO-konfigurierten Speicher kein Lese-Übertragsignal erzeugt wird, und in einen nicht verriegelten Betriebsmodus, wenn ein Lese-Übertragsignal erzeugt wird, bevor die gesamten Bildinformationen vollständig in den FIFO-konfigurierten Speicher eingegeben sind.
  2. Videographik-Controller (VGC) zum Kommunizieren mit einem Bildwiederholspeicher und einem Anzeigegerät wie in Anspruch 1, wobei die genannten Lese- und Schreibzeiger für den genannten FIFO-konfigurierten Speicher in dem genannten nicht verriegelten Betriebsmodus wrappen, und wobei der genannte FIFO-konfigurierte Speicher im genannten verriegelten Betriebsmodus als Write-Once-Read-Many-times-Speicher (WORM) arbeitet.
  3. Videographik-Controller (VGC) zum Kommunizieren mit einem Bildwiederholspeicher und einem Anzeigegerät wie in Anspruch 1, wobei das Ausgangssignal des genannten Verriegelungsdetektors und das genannte Differenzsignal dem genannten Speicher-Controller über ein UND-Gatter (112) zugeführt werden.
DE69813788T 1997-11-14 1998-10-12 Vidiografischer regler mit ver- und entriegelungsbetriebsmodus Expired - Lifetime DE69813788T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/970,886 US5982397A (en) 1997-11-14 1997-11-14 Video graphics controller having locked and unlocked modes of operation
US970886 1997-11-14
PCT/IB1998/001605 WO1999026145A2 (en) 1997-11-14 1998-10-12 Video graphics controller having locked and unlocked modes of operation

Publications (2)

Publication Number Publication Date
DE69813788D1 DE69813788D1 (de) 2003-05-28
DE69813788T2 true DE69813788T2 (de) 2004-02-12

Family

ID=25517661

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69813788T Expired - Lifetime DE69813788T2 (de) 1997-11-14 1998-10-12 Vidiografischer regler mit ver- und entriegelungsbetriebsmodus

Country Status (6)

Country Link
US (1) US5982397A (de)
EP (1) EP0974099B1 (de)
JP (1) JP2001508199A (de)
KR (1) KR20000070090A (de)
DE (1) DE69813788T2 (de)
WO (1) WO1999026145A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271866B1 (en) * 1998-12-23 2001-08-07 Honeywell International Inc. Dual port memory system for buffering asynchronous input to a raster scanned display
US6831647B1 (en) * 2000-09-28 2004-12-14 Rockwell Automation Technologies, Inc. Raster engine with bounded video signature analyzer
US7215339B1 (en) 2000-09-28 2007-05-08 Rockwell Automation Technologies, Inc. Method and apparatus for video underflow detection in a raster engine
US6817531B2 (en) * 2001-03-07 2004-11-16 Hewlett-Packard Development Company, L.P. Apparatus and methods for marking content of memory storage devices
US7650466B2 (en) * 2005-09-21 2010-01-19 Qualcomm Incorporated Method and apparatus for managing cache partitioning using a dynamic boundary
WO2011117679A1 (en) * 2010-03-25 2011-09-29 Nokia Corporation Apparatus, display module and method for adaptive blank frame insertion
TW201237831A (en) * 2011-03-11 2012-09-16 Raydium Semiconductor Corp Liquid crystal display driver and display device having the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454507A (en) * 1982-01-04 1984-06-12 General Electric Company Real-time cursor generator
US4546451A (en) * 1982-02-12 1985-10-08 Metheus Corporation Raster graphics display refresh memory architecture offering rapid access speed
US5097442A (en) * 1985-06-20 1992-03-17 Texas Instruments Incorporated Programmable depth first-in, first-out memory
US4706074A (en) * 1986-01-17 1987-11-10 International Business Machines Corporation Cursor circuit for a dual port memory
US5325487A (en) * 1990-08-14 1994-06-28 Integrated Device Technology, Inc. Shadow pipeline architecture in FIFO buffer
EP0537397B1 (de) * 1991-10-17 1997-02-05 International Business Machines Corporation Adaptive FIFO-Speichersteuerung
US5473756A (en) * 1992-12-30 1995-12-05 Intel Corporation FIFO buffer with full/empty detection by comparing respective registers in read and write circular shift registers
US5682554A (en) * 1993-01-15 1997-10-28 Silicon Graphics, Inc. Apparatus and method for handling data transfer between a general purpose computer and a cooperating processor
US5717954A (en) * 1995-10-13 1998-02-10 Compaq Computer Corporation Locked exchange FIFO

Also Published As

Publication number Publication date
EP0974099A2 (de) 2000-01-26
JP2001508199A (ja) 2001-06-19
EP0974099B1 (de) 2003-04-23
WO1999026145A2 (en) 1999-05-27
US5982397A (en) 1999-11-09
KR20000070090A (ko) 2000-11-25
WO1999026145A3 (en) 1999-07-29
DE69813788D1 (de) 2003-05-28

Similar Documents

Publication Publication Date Title
DE3724317C2 (de)
DE19652310C2 (de) Halbleiterspeichervorrichtung, die ein asynchrones Signal verwendet
DE60103965T2 (de) Aktualisierung von Rasterbildern in einem Anzeigegerät mit einem Bildspeicher
DE2853276C2 (de)
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE3931128A1 (de) Bilddatenprozessor mit mitteln zur veraenderung der aufloesung von bildern
DE2853239A1 (de) Datenpufferspeicher vom typ first-in, first-out mit variablem eingang und festem ausgang
DE4019135A1 (de) Serieller speicher auf ram-basis mit parallelem voraus-lesen
WO2005091131A2 (de) Computersystem zur elektronischen datenverarbeitung
DE3340919C2 (de)
DE3923253A1 (de) Mikroprozessor
DE19713654A1 (de) Progressiv darstellbare Umrißschrift und Verfahren zum Erzeugen, Übertragen und Darstellen derselben
DE69813788T2 (de) Vidiografischer regler mit ver- und entriegelungsbetriebsmodus
DE60015271T2 (de) Schaltungsanordnung zur parallel/seriell-wandlung
DE2920230A1 (de) Vektorengenerator fuer schreiber- datenstation
DE4114053A1 (de) Computersystem mit cachespeicher
DE3138930A1 (de) Verfahren zum einschreiben von daten in einen bildwiederholspeicher eines datensichtgeraetes
DE69433033T2 (de) Zeitverschachtelte leseschreiboperationen in einem hochgeschwindigkeitsrasterpuffersystem
DE2458777C2 (de) Schaltungsanordnung zur Textverarbeitung
DE2750126B2 (de)
DE19732626A1 (de) Bidirektionale Datenstromdekomprimierung
DE3810232C2 (de)
WO1998044421A1 (de) Schaltungsanordnung mit einem prozessor und einem datenspeicher
DE69531287T2 (de) Verbesserte speicheranordnungen
DE10310340A1 (de) Datenzugriffsverfahren und System mit verteiltem, gemeinsam genutzten Speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL