DE60128608T2 - Regenerierungstaktschaltung - Google Patents

Regenerierungstaktschaltung Download PDF

Info

Publication number
DE60128608T2
DE60128608T2 DE60128608T DE60128608T DE60128608T2 DE 60128608 T2 DE60128608 T2 DE 60128608T2 DE 60128608 T DE60128608 T DE 60128608T DE 60128608 T DE60128608 T DE 60128608T DE 60128608 T2 DE60128608 T2 DE 60128608T2
Authority
DE
Germany
Prior art keywords
pulse
phase
ring oscillator
regeneration
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60128608T
Other languages
English (en)
Other versions
DE60128608D1 (de
Inventor
Alain Pomet
Alexandre Malherbe
Fabrice Marinet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of DE60128608D1 publication Critical patent/DE60128608D1/de
Publication of DE60128608T2 publication Critical patent/DE60128608T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Vorrichtung zum Regenerieren eines Taktgebers.
  • Sie findet insbesondere bei Vorrichtungen Anwendung, die Daten über einen seriellen Bus gemäß einem Protokoll vom Typ USB (für Universal Serial Bus) austauschen. Gemäß diesem Protokoll wird der USB-Taktgeber nicht über den Bus übertragen. Nur einige Synchronisationsbits werden zu Beginn der Übertragung ausgegeben, um den an diesen Bus angeschlossenen Vorrichtungen zu gestatten, sich zu synchronisieren, um über diesen Bus Daten zu senden bzw. zu empfangen.
  • Bei Systemen, die ein solches Datenübertragungsprotokoll verwenden, umfassen die integrierten Schaltkreise gewöhnlich in herkömmlicher Weise einen Schaltkreis zum Regenerieren eines synchronen Taktgebers, der auf einer Phasenverriegelungsschleife und einem Kristall basiert.
  • Bei der Erfindung liegt das Interesse in einem System mit tragbaren Datenträgern vom Typ Chip-Karte bzw. Smartcard.
  • Derartige tragbare Datenträger können keinen Schaltkreis zum Regenerieren eines synchronisierten Taktgebers aus dem Stand der Technik enthalten, da es weder möglich ist, den Kristall noch die Phasenverriegelungsschleife darin zu integrieren, die viel zu viel Platz einnehmen.
  • Die Erfindung betrifft somit eine Vorrichtung zum Regenerieren des Bustaktgebers ausgehend von einigen externen Synchronisierungsimpulsen, wenigstens zwei an der Zahl.
  • Im Beispiel eines seriellen USB-Busses muss die Regenerierung des USB-Taktgebers eine Genauigkeit in der Größenordnung von 1 % haben.
  • Erfindungsgemäß wird zum Messen der Periode des Bustaktgebers ein Ringoszillator verwendet, der n Phasen eines Taktsignals ausgibt. Unter diesen n Phasen wird eine Phase als Referenztaktsignal verwendet, das an einen Zähler angelegt wird, um die Anzahl von ganzen Referenztaktperioden zwischen zwei Impulsen des Busses zu zählen, und es wird der Zustand der n Phasen eingelesen, um eine laufende Phase zu erhalten, deren ansteigende Flanke mit dem zweiten Impuls des Busses übereinstimmt, was dem Maß der Verzögerung zwischen Referenztaktgeber und zweiten Impuls des Busses entspricht. Aufgrund dieser beiden Maße kann der Bustaktgeber regeneriert werden, indem diese beiden Maße einer Regenerierungsstufe aufgeprägt werden, die einen Ringsoszillator und Zählmittel aufweist, die identisch zu denen sind, die bei der Erfassung Anwendung finden.
  • Eine erfindungsgemäße Vorrichtung zum Regenerieren des Bustaktgebers umfasst somit eine Erfassungsstufe und eine Regenerierungsstufe, die jeweils einen Ringoszillator und Zählmittel aufweisen. Die Erfassungsstufe ermöglicht es, die Anzahl an ganzen Referenztaktperioden zwischen zwei aufeinanderfolgenden Impulsen des seriellen Busses und die laufende Phase des Referenztaktgebers am zweiten Impuls zu messen. Die Regenerierungsstufe verwendet die Messungen der Erfassungsstufe zum Erzeugen eines Ausgangsimpulses durch einen Ringoszillator sowie identische Zählmittel.
  • Die Erfindung betrifft somit eine Vorrichtung zum Regenerieren des Taktgebers von einem seriellen externen Bus in einem integrierten Schaltkreis, dadurch gekennzeichnet, dass sie eine Erfassungsstufe zum Erfassen der Periode des Bustaktgebers mit einem Ringoszillator, Zählmitteln und Mitteln zum Einlesen einer laufenden Phase aufweist, wobei der Ringoszillator am Ausgang n Phasen eines Referenztaktsignals ausgibt, wobei eine Phase als Referenztaktsignal an den Zählmitteln zum Zählen der Anzahl von ganzen Referenztaktperioden zwischen einem ersten Impuls und einem zweiten Impuls des Busses anliegt, wobei die Mittel zum Einlesen der laufenden Phase durch den zweiten Impuls getriggert werden, wobei die laufende Phase dem Mal der Phasenverzögerung zwischen dem Referenztaktsignal und diesem zweiten Impuls entspricht, wobei die Regenerierungsvorrichtung ferner eine Regenerierungsstufe mit einem Ringoszillator und Zählmitteln aufweist, die identisch zu denen der Erfassungsstufe sind, um die Anzahl an Zählimpulsen und die laufende Erfassungsphase zu reproduzieren und einen Impulsgenerator zu steuern, der am Ausgang ein regeneriertes Taktsignal ausgibt.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich näher aus der nachfolgenden Beschreibung, die sich nur beispielhaft und nicht einschränkend versteht, anhand der beigefügten Zeichnungen, worin zeigt:
  • 1 das von einem integrierten Schaltkreis empfangene Signal von einem seriellen externen Bus, wovon der Taktgeber erfindungsgemäß intern regeneriert werden soll,
  • 2 ein allgemeines Blockschaltbild einer Vorrichtung zum Regenerieren eines synchronisierten Taktgebersignals nach einer Ausführungsform der Erfindung,
  • 3 ein näheres Schaltbild der Oszillatoren mit den Schaltkreisen zum Speichern und Auswählen der Phase,
  • 4 eine nähere Darstellung des Prinzips zum Erfassen der laufenden Phase im Oszillator der Erfassungsstufe, und
  • 5 ein Ablaufdiagramm der verschiedenen Signale des Schaltbilds aus 2 in einem Ablaufbeispiel nach der Erfindung.
  • Die vorliegende Erfindung wird insbesondere im Rahmen einer Anwendung bei einem integrierten Schaltkreis beschrieben, welcher Transaktionen mit weiteren integrierten Schaltkreisen über einen seriellen USB-Bus gewährleistet, wobei jedoch seine Verwendung nicht auf diese Anwendung beschränkt ist.
  • Dieser Bus setzt sich in der Praxis aus zwei Differentialleitungen d+ und d– zusammen, die in jedem integrierten Schaltkreis mit einem Sender und einem Empfänger verbunden sind.
  • Gemäß dem Protokoll, das einem solchen Bus zugeordnet ist, liegt dann, wenn eine Transaktion eingeleitet wird, eine erste Einschwingphase vor, während der die Spannung der einen Differentialleitung ansteigt, während die andere bei null bleibt. Daraufhin beginnt die Transaktion. Gemäß dem USB-Protokoll werden zunächst Synchronisationsbits gesendet (durch die Systemverwaltung des Busses, der eine Transaktionsanforderung erhalten hat). Dann überträgt der Schaltkreis, der die Transaktion eingeleitetet hat, seine Daten.
  • In 1 ist ein Beispiel für den Beginn der Transaktion über einen seriellen Bus vom Typ USB mit der Einschwingphase und dem Begin der Transaktion. Im Beispiel liegen sechs Synchronisierungsimpulse IS1 bis IS6 vor, dann eine Folge von logischen Daten, die über den integrierten Schaltkreis übertragen wird, der die Transaktion eingeleitet hat.
  • Sobald der Empfänger eines von der Transaktion betroffenen integrierten Schaltkreises eine Spannungsdifferenz zwischen den Differentialleitungen d+ und d– des Busses erfasst, ruft der integrierte Schaltkreis einen Transaktionseinleitungsprozess hervor.
  • Er muss darauf gefasst sein, Synchronisierungsbits, bei einem USB-Bus typischerweise sechs Bits, zu empfangen, um intern den USB-Taktgeber zu regenerieren, der es ihm ermöglicht, Daten zu empfangen und/oder auszugeben.
  • Erfindungsgemäß verwendet die Regenerierungsvorrichtung zwei Ringoszillatoren. Somit umfasst die Initialisierungsphase, die der einen Transaktionsbeginn erfassenden Erfassungsphase folgt, insbesondere das Inbetriebsetzen dieser Oszillatoren.
  • Wenn die Initialisierungsphase abgeschlossen ist, ist die erfindungsgemäße Regenerierungsvorrichtung bereit. Erfindungsgemäß kann sie den Bustaktgeber ausgehend von zwei ersten Synchronisierungsbits IS1 und IS2 messen, die vom USB-Bus empfangen werden. Die weiteren Impulse, die danach empfangen werden, werden dazu verwendet, die Messungen zu aktualisieren und die Vorrichtung erneut zu synchronisieren.
  • Ein integrierter Schaltkreis mit einer erfindungsgemäßen Regenerierungsvorrichtung ist in 2 dargestellt.
  • Bei dem integrierten Schaltkreis CI wird nach einer Aufbereitung der über die Differentialleitungen d+ und d– vom USB-Bus empfangenen Signale in einer Eingangsstufe 1 ein mit CK6 bezeichnetes Signal erhalten. Mit diesem Signal werden also Synchronisierungsimpulse IS1 bis IS6 und dann eine Folge von 0 und 1 erhalten, die den mit der Frequenz des USB-Taktgebers übertragenen Daten entsprechen. Dieses Signal CK6 wird an den Eingang der erfindungsgemäßen Regenerierungsvorrichtung 2 angelegt. Diese Vorrichtung gibt am Ausgang ein regeneriertes Taktgebersignal CKGEN aus, das an eine Datenausgangsstufe 3 über den seriellen USB-Bus angelegt wird.
  • Die erfindungsgemäße Regenerierungsvorrichtung 2 umfasst eine Erfassungsstufe A und eine Regenerierungsstufe R, die parallel arbeiten, wobei die Regenerierungsstufe bei jedem neuen Regenerierungstakt die von der Erfassungsstufe ausgegebenen Daten verwendet.
  • Die Erfassungsstufe A umfasst einen Ringoszillator RO1, Mittel 10 zum Erfassen und Speichern der laufenden Phase Φa des Referenztaktsignals, das vom Ringoszillator geliefert wird, Mittel 11 zum Zählen und Abspeichern der Anzahl Na von Perioden des Referenztaktsignals und Mittel 12 zum Steuern der Erfassungsstufe.
  • Wird auf das in dem Ablaufdiagramm von 5 dargestellte Steuerungsbeispiel Bezug genommen, wird diese Erfassungsstufe A bei jedem vom seriellen Bus empfangenen Impuls CK6 initialisiert. Genauer ausgedrückt bewirkt bei dem dargestellten Beispiel nach der Erfassung eines Transaktionsbeginns der erste Synchronisierungsimpuls IS1 bei CK6 die Aktivierung eines Initialisierungssignals Init eines Erfassungstaktes. Dieses Signal Init wird als Initialisierungssignal Starts zum Initialisieren des Ringsoszillators R1 und der Zählmittel 11 angelegt. Auf diese Art und Weise wird der Ringoszillator auf den Impuls CK6 hin synchronisiert, wodurch es möglich ist, in den Zählmitteln 11 die Anzahl an ganzen Referenztaktperioden nach diesem ersten Impuls CK6 zu zählen.
  • Wenn der zweite Synchronisierungsimpuls IS2 empfangen wird, aktivieren die Steuerungsmittel ein Steuersignal latch, das die Erfassung und Einspeicherung der laufenden Phase Φa im Ringoszillator RO1 und der Anzahl Na von Impulsen auslöst, die zwischen den beiden Impulsen von CK6 gezählt werden. Dieses Steuersignal latch setzt dann die Initialisierung des Ringoszillators und der Zählmittel für einen neuen Erfassungstakt in Gang. In 2 ist ersichtlich, dass die Steuerung latch als Initialisierungssignal Start1 durch ein Gate 13 anliegt. Somit wird das Initialisierungssignal Start1 mit einer geringen Verzögerung zum Signal latch aktiviert, und zwar aufgrund der Erfassung und Speicherung der Daten Φa und Na.
  • Wenn sämtliche Synchronisierungsimpulse von CK6 empfangen wurden, werden Impulse von CK6 in variablen Zeitintervallen empfangen, die größer als eine Taktperiode des Busses sind, und zwar in Abhängigkeit von der Abfolge von übertragenen Daten. In diesem Fall sind die zwischen zwei dieser Impulse erfassten Daten nicht richtig. Aus diesem Grund ist erfindungsgemäß vorgesehen, die Mittel zum Erfassen und Einspeichern der Daten Φa und Na nur dann zu aktivieren, wenn die beiden Impulse von CK6, welche den Erfassungstakt begrenzen, einer Taktperiode entsprechen. Dies kann beispielsweise einfach dadurch erfolgen, dass die Zählmittel in geeigneter Weise auf eine vorbestimmte Höchstzahl dimensioniert werden, so dass bei Erreichen dieser Grenze die Zählmittel ein Signal aktivieren, welches das Überschreiten dieser Grenze angibt ("overflow"). Dieses in 2 mit Time-out bezeichnete Überschreitungssignal könnte noch von einem Schaltkreis vom Typ Wächter ausgegeben werden, der bei jeder Initialisierung der Erfassungsstufe zurückgesetzt wird.
  • Die Mittel 12 zum Steuern der Erfassungsstufe werden in der Praxis mit Zustandsgeneratoren ausgebildet, um in geeigneter Weise die Steuersignale Init und latch in Abhängigkeit von dem Signal CK und dem Signal Time-out zu erzeugen.
  • In dem Beispiel liegen die Signale Init und latch jeweils als Initialisierungssignal Start1 über ein Gate 14 vom Typ ODER an.
  • In der Praxis können die Zählmittel 11 zwei Zähler 110 und 111 aufweisen. Der erste Zähler 110 zählt eine vorbestimmte feste Zahl Nf. Ist dieses Zählmaß erreicht, löst er das Zählen in Na sind dann die des zweiten Zählers und dienen zum Initialisieren eines entsprechenden Zählers in der Regenerierungsstufe. Diese Daten Na werden nach Aktivierung der am Zähler 111 anliegenden Steuerung latch in einem Register 11a abgespeichert.
  • Die Regenerierungsstufe umfasst einen Ringoszillator RO2, Mittel 20 zum Einlesen der Phase Φa, die in der Stufe zum Erfassen und Auswählen der entsprechenden Phase Φr im Ringoszillator RO2 abgespeichert ist, Mittel 21 zum Zählen der von der Erfassungsstufe ausgegebenen Anzahl Na und Mittel 22 zum Initialisieren eines jeden neuen Regenerierungstaktes.
  • Der Ringoszillator RO2 ist konstruktiv identisch zu dem der Erfassungsstufe. Er gibt am Ausgang ein Referenztaktsignal CKR2 aus, das zur Regenerierung des Bustaktgebers dient.
  • Die Zählmittel 21 empfangen dieses Referenztaktsignal CKR2, um die von der Erfassungsstufe R ausgegebene Anzahl Na zu zählen. Wenn dieses Zählmaß erreicht ist, wird am Ausgang ein Zählbeendigungssignal END aktiviert, das als Validierungssignal Val_Φ für die Auswahl der laufenden Phase Φr des Referenztaktsignals CK2 anliegt. Mit Auftreten des Impulses bei dieser Phase wird dann ein Impulsgenerator IGEN getriggert, der am Ausgang das regenerierte Taktsignal CKGEN ausgibt.
  • Die Mittel 22 zum Steuern der Regenerierungsstufe haben die Funktion, den Oszillator RO2 und die Zählmittel 21 bei jedem neuen Regenerierungstakt zu reinitialisieren.
  • Der erste Regenerierungstakt wird mit Auftreten des ersten Impulses IS1 von CK6 ausgelöst.
  • Die nachfolgenden Takte werden beispielweise mit jedem der Impulse des regenerierten Taktgebers CKGEN ausgelöst. Bei einer aufwendigeren Steuerung könnten anderenfalls die Impulse dieses regenerierten Taktgebers CKGEN oder auch die Impulse von CK6 bei Empfang berücksichtigt werden.
  • In jedem Fall wird bei jedem neuen Regenerierungstakt ein erneutes Einlesen der Daten Φa und Na eingeleitet, die von der Erfassungsstufe geliefert werden, so dass bei jedem Regenerierungstakt die neuesten Daten verwendet werden.
  • Aus dem Vorangehenden ist ersichtlich, dass die Zählmittel in beiden Stufen identisch sind, wodurch eine genaue Regenerierung des Bustaktgebers erfolgen kann.
  • In dem Falle, dass die Zählmittel 11 der Erfassungsstufe aus zwei Zählern 110 und 111 gebildet sind, sind auch die Zählmittel 21 der Regenerierungsstufe aus zwei Zählern gebildet, wobei der erste Zähler 210 identisch zu dem der Erfassungsstufe ist, um eine feste Zahl Nf von Referenztaktimpulsen zu zählen, und der zweite Zähler 211 identisch zu dem der Erfassungsstufe ist, um die variable Zahl Na zu zählen. In dem Beispiel wird dieser zweite Zähler 211 als Zwischenzähler verwendet. Er wird vom ersten Zähler 210 ausgelöst, wenn dieser sein Zählmaß Nf erreicht.
  • Es ist durchaus verständlich, dass die erfindungsgemäße Regenerierungsvorrichtung auf Gleichheit der Schaltkreise beruht, die einerseits zur Erfassung und andererseits zur Regenerierung dienen, wobei diese Schaltkreise in der Erfassungsstufe zum Messen der Daten Φa und Na verwendet werden und diese gleichen Schaltkreise in der Auswertestufe verwendet werden, um am Ausgang das diesen Maßen entsprechende Signal auszuwerten.
  • In 3 sind die Ringoszillatoren der Erfassungs- und der Regenerierungsstufe mit den Erfassungs- und Speichermitteln 10 und den Mitteln 20 zum Einlesen und Auswählen der laufenden Phase Φa näher dargestellt.
  • Der Ringoszillator RO1 umfasst im Beispiel 10 D-Flipflops B0 bis B9, die in Reihe geschaltet sind, wobei der Ausgang Q9 des letzten Flipflops das Referenztaktsignal CKR1 ausgibt und am Eingang des ersten Flipflops B0 zurückgeschleift wird.
  • Im Beispiel sind die ersten neun Flipflops B0 bis B8 derart, dass ihr Ausgang q an den Eingang des nächsten Flipflops anliegt. Das zehnte Flipflop B9 ist derart, dass dessen Ausgang nq als Ausgangssignal und am Eingang des Flipflops B0 anliegt. Diese zehn Flipflops sind jedoch konstruktiv identisch, so dass sie genau die gleiche Verzögerung zwischen ihrem Eingang d und ihrem Ausgang q (B0 bis B8) bzw. nq (B9) aufprägen. Dies wird in der Praxis in wohl bekannter Art und Weise dadurch erhalten, dass die Transfersteuersignale im Flipflop "nq" gegenüber den Flipflops "q" umgekehrt werden.
  • Das Initialisierungssignal Start1 zum Initialisieren eines Erfassungstakts wird angelegt, um die Startbedingungen für den Ringoszillator RO1 zu erzwingen. Im Beispiel wird es an einen Eingang Preset angelegt, um die ersten drei Flipflops B0 bis 82 auf 1 zu setzen, und an einen Eingang Clear, um die weiteren auf "0" zu setzen.
  • Das Signal latch wird seinerseits an die Flipflops B0 bis B9 des Oszillators angelegt, um sie solange anzuhalten, bis in weiteren Flipflops B0_1 bis B9_1 der Zustand ihrer Eingänge D0 bis D9 eingespeichert ist. Diese Flipflops B0_1 bis B9_1 der Mittel 10 zum Erfassen und Speichern der laufenden Phase Φa sind vom Typ D-Flipflop mit Flankentriggerung. Im Beispiel wird mit dem Übergang des Signals latch von 0 auf 1 das Einspeichern des an diesen Flipflops anliegenden Eingangs in diese ausgelöst. Der Ausgang dieser Flipflops B0_1 bis B9_1 liegt an den Eingängen E0 bis E9 eines Schaltkreises DEC an, der am Ausgang eine Phasenmessinformation ausgeben kann, d. h. eine Information zum Bestimmen eines der zehn Flipflopeingänge des Ringoszillators, welcher der laufenden Phase Φa des Referenztaktsignals CKR1 zum Zeitpunkt des Empfangs eines Impulses von CK6 entspricht.
  • Das Prinzip der Erfassung der laufenden Phase ist in 4 dargestellt.
  • Der Ringoszillator gibt n Phasen eines Taktsignals aus, nämlich eine pro Flipflop-Eingang. Im Beispiel ist n=10. Es liegen somit die Phasen Φ0 bis Φ9 vor.
  • Im Beispiel wird die Phase Φ0 als Referenzphase genommen, um als Referenztaktsignal CKR1 verwendet zu werden, das an den Zählmitteln anliegt. Wenn somit im Beispiel der Ringoszillator und die Zählmittel reinitialisiert werden, wird am Ausgang die ansteigende Flanke eines Impulses an der Phase Φ0 erhalten, ab dem die Zählmittel eine Anzahl von ganzen Perioden des Referenztaktsignals zählen können.
  • Die n Phasen des Oszillators sind um die Verzögerung ut des Flipflops zueinander phasenverschoben, die für jedes Flipflop die gleiche ist.
  • Wenn der Ringoszillator so dimensioniert ist, dass diese Verzögerung ut 1 Nanosekunde beträgt, werden zehn Periodenphasensignale 10 ns erhalten, die um 1 ns zueinander phasenverschoben sind.
  • Anhand von 4 und 5 wird der erste Erfassungstakt mit Empfang des ersten Impulses IS1 von CK6 ausgelöst. Das erfindungsgemäße Erfassungsprinzip besteht darin, die Phase F0 zu synchronisieren, die als Referenztaktsignal CKR1 an diesem Impuls IS1 dient. Dies wird dadurch erhalten, dass die Initialisierung (Start1) des Oszillators RO1 und der Zählmittel 11 bei Empfang des Impulses IS1 erzwungen wird. Es ist ersichtlich, dass am Ausgang eine ansteigende Impulsflanke bei Φ0 erhalten wird, ab der die Zählmittel beginnen, eine Anzahl von ganzen Perioden von CKR1 zu zählen.
  • Wird der zweite Impuls IS2 empfangen, wird das Signal latch aktiviert, das den Ringoszillator und die Zählmittel anhält. Die Anzahl Na von Zählimpulsen wird in ein Speicherregister geladen, ebenso wie der Zustand der Eingänge der Flipflops B0 bis B9, wodurch es möglich ist, auf die Phasenverzögerung zwischen dem letzten Impuls der Referenzphase Φ0 und dem Impuls IS2 von CK6 zu schließen.
  • Diese Verzögerung entspricht in der Zeiteinheit ut dem Maß des Zeitintervalls T zwischen dem letzten Impuls von CKR1 = Φ0 und dem Impuls IS2 von CK6, d. h. im Beispiel auf eine Nanosekunde genau.
  • Diese Verzögerung entspricht der Identifizierung der laufenden Phase, d. h. der Phase, mit welcher der Impuls von CK6 einer ansteigenden Flanke entspricht. Dies wird mit Maß der laufenden Phase bezeichnet.
  • Bei der Regenerierungsphase geht es somit darum, diese Phase auszuwählen, um das Zeitintervall zu reproduzieren, das nach dem Zählen der Anzahl Na von Impulsen verstreichen muss, bevor der Impuls CKGEN regeneriert wird.
  • Dazu muss der Ringoszillator RO2 der Regenerierungsstufe genau identisch zu dem Ringoszillator RO1 der Erfassungsstufe sein.
  • Der Ringoszillator RO2 umfasst somit in dem Beispiel 10 D-Flipflops B0_r bis B9_r, die in Reihe geschaltet sind, wobei der Ausgang Q9 des letzten Flipflops das Referenztaktsignal CKR2 ausgibt und am Eingang des ersten Flipflops B0_r angelegt wird (3). Das Signal Start2 wird an diese Flipflops angelegt, um genau die gleichen Initialisierungsbedingungen (Preset, Clear) zu schaffen, wie bei dem Ringoszillator RO1.
  • Die Mittel 20 zum Einlesen der zu wählenden Phase in den Ringoszillator RO2 umfassen eine Schaltung 20_a, um die Phasenauswahlinformation Sel_Φ =[Sel_Φ0, Sel_Φ1, ..., Sel_Φ9] an eine Schaltung 20_b gesteuerter Gates zu übertragen. Diese Übertragung erfolgt auf die Aktivierung des Signals Start2.
  • Die Phasenauswahlinformation Sel_Φ ist derart, dass nur ein Bit bei 1 liegt, während alle anderen bei null liegen, um einen einzigen Flopflop-Eingang des Ringoszillators RO2 als Phasenausgang Φr auszuwählen.
  • Die gategesteuerte Schaltung 20_b umfasst ein Gate pro Flipflop des Oszillators RO2, d. h. im Beispiel zehn gesteuerte Gates P0, ..., P9. Jedes dieser Gates ist zwischen dem Eingang des zugeordneten Flipflops und dem Phasenausgang Φr angeschlossen. Dieser Phasenausgang Φr liegt am Impulsregenerierungsschaltkreis IGEN an, wenn das Zählbeendigungssignal End der Mittel 21 aktiviert wird.
  • Mit einer erfindungsgemäßen Vorrichtung ist man in der Praxis in der Lage, den Bustaktgeber mit hoher Genauigkeit zu regenerieren.
  • Diese Vorrichtung ist insbesondere bei integrierten Schaltkreisen von tragbaren Datenträgern vom Typ Chipkarte anwendbar, kann aber auch allgemeiner Anwendung finden.

Claims (15)

  1. Vorrichtung zum Regenerieren des Taktgebers von einem seriellen externen Bus (USB) in einem integrierten Schaltkreis (CI), dadurch gekennzeichnet, dass sie eine Erfassungsstufe (A) zum Erfassen der Periode des Bustaktgebers mit einem Ringoszillator (RO1), Zählmitteln (1) und Mitteln zum Einlesen einer laufenden Phase (Φa) aufweist, wobei der Ringoszillator (RO1) am Ausgang n Phasen (Φ0 bis (Φ9) eines Referenztaktsignals (Φ0) ausgibt, wobei eine Phase (Φ0) als Referenztaktsignal (CKR1) an den Zählmitteln zum Zählen der Anzahl (Na) von ganzen Referenztaktperioden (CKR1) zwischen einem ersten Impuls (IS1) und einem zweiten Impuls (IS2) des Busses anliegt, wobei die Mittel zum Einlesen der laufenden Phase durch den zweiten Impuls (IS2) getriggert werden, wobei die laufende Phase (Φa) dem Maß der Phasenverzögerung zwischen dem Referenztaktsignal (CKR1) und diesem zweiten Impuls entspricht, wobei die Regenerierungsvorrichtung ferner eine Regenerierungsstufe (R) mit einem Ringoszillator (RO2) und Zählmitteln (21) aufweist, die identisch zu denen der Erfassungsstufe sind, um die Anzahl an Zählimpulsen und die laufende Erfassungsphase (Φa, Na) zu reproduzieren und einen Impulsgenerator (IGEN) zu steuern, der am Ausgang ein regeneriertes Taktsignal (CKGEN) ausgibt.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Erfassungsstufe Mittel (12) zum Reinitialisieren des Ringsoszillators (RO1) und Zählmittel (11) aufweist, um den Erfassungstakt mit jedem Impuls des seriellen Busses (CK6) zu synchronisieren.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Reinitialisierungsmittel bei Empfang des ersten Impulses (IS1) ein erstes Steuersignal (Init) aktivieren, das die Reinitialisierung (Start1) auslöst, und dass sie ein zweites Steuersignal (latch) aktivieren, um die laufende Phase (Φa) und die Anzahl an Impulsen (Na) einzuspeichern und dann die Reinitialisierung (Start1) auszulösen.
  4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Regenerierungsstufe (R) Reinitialisierungsmittel (12) aufweist, um bei Empfang eines Impulses vom seriellen Bus oder des regenerierten Taktsignals (CKGEN) den Ringsoszillator (RO2) und die Zählmittel (21) zu reinitialisieren (Start2).
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Regenerierungsstufe Reinitialisierungsmittel (12) aufweist, um bei Empfang des ersten Impulses (IS1) vom seriellen Bus und eines jeden regenerierten Taktimpulses (CKGEN) den Ringsoszillator (RO2) und die Zählmittel (21) zu reinitialisieren (Start2).
  6. Vorrichtung nach einem der Ansprüche 4 und 5, dadurch gekennzeichnet, dass die laufende Phase (Φa) und die Anzahl (Na) an von der Erfassungsstufe (A) ausgegebenen Impulsen bei jeder Reinitialisierung (Start2) von der Regenerierungsstufe (R) eingelesen werden.
  7. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Regenerierungsstufe Mittel (12) zum Auswählen der laufenden Phase (Φa) mit einem phasengesteuerten Gate des Ringsoszillators aufweist, um unter den n Phasen eine Phase auszuwählen, welche der laufenden Phase (Φa) entspricht.
  8. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Zählmittel (11, 21) der Erfassungs- und der Regenerierungsstufe zwei Zähler aufweisen, nämlich einen ersten (110, 210) zum Zählen einer festen Zahl (Nf) von Referenztaktschlägen (CKR1, CKR2) und einen zweiten (111, 121) zum Zählen einer variablen Zahl (Na).
  9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass der zweite Zähler (210) der Regenerierungsstufe (R) als Zwischenzähler verwendet wird, wobei mit dem Nulldurchgang des Zählers ein Steuersignal END aktiviert wird, das als Validierungssignal für die Auswahl der laufenden Phase (Φa) im Oszillator (RO2) anliegt.
  10. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Erfassungsstufe bei Ablauf einer Frist (Time-out) nach Empfang eines jeden Impulses vom seriellen Bus reinitialisiert wird, wenn kein weiterer Impuls vom seriellen Bus innerhalb dieser Frist nachfolgt.
  11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass diese Frist (Time-out) nach Zählen einer vorgegebenen Höchstzahl über die Zählmittel (11) der Erfassungsstufe (A) ausgegeben wird.
  12. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass diese Frist (Time-out) von einem Wächter ausgegeben wird, der bei jedem erneuten Impuls vom seriellen Bus zurückgesetzt wird.
  13. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der externe serielle Bus vom Typ USB ist.
  14. Integrierter Schaltkreis mit einer Vorrichtung nach einem der vorangehenden Ansprüche.
  15. Tragbarer Datenträger vom Typ Chipkarte mit einem integrierten Schaltkreis nach Anspruch 14
DE60128608T 2000-01-27 2001-01-24 Regenerierungstaktschaltung Expired - Lifetime DE60128608T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0001061 2000-01-27
FR0001061A FR2804521B1 (fr) 2000-01-27 2000-01-27 Dispositif de regeneration d'une horloge

Publications (2)

Publication Number Publication Date
DE60128608D1 DE60128608D1 (de) 2007-07-12
DE60128608T2 true DE60128608T2 (de) 2008-01-31

Family

ID=8846381

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60128608T Expired - Lifetime DE60128608T2 (de) 2000-01-27 2001-01-24 Regenerierungstaktschaltung

Country Status (4)

Country Link
US (1) US6362671B2 (de)
EP (1) EP1120714B1 (de)
DE (1) DE60128608T2 (de)
FR (1) FR2804521B1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2803925B1 (fr) * 2000-01-18 2002-03-15 St Microelectronics Sa Dispositif de regeneration d'une horloge a partir d'au moins deux bits de synchronisation
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
EP1646150B1 (de) 2002-12-23 2007-02-14 Infineon Technologies AG Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
US7120813B2 (en) * 2003-01-28 2006-10-10 Robert Antoine Leydier Method and apparatus for clock synthesis using universal serial bus downstream received signals
TWI410806B (zh) * 2009-10-16 2013-10-01 Elan Microelectronics Corp A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127517B2 (ja) * 1991-10-04 2001-01-29 株式会社デンソー パルス発生装置及びパルス発生方法
JPH0831847B2 (ja) * 1991-10-09 1996-03-27 株式会社ネットワークサプライ ディジタル信号中継伝送装置
JP3578839B2 (ja) * 1995-07-18 2004-10-20 三菱電機株式会社 ディジタル受信機
US6100765A (en) * 1998-01-09 2000-08-08 Micron Technology, Inc. Digital clock recovery loop
US6233205B1 (en) * 1996-09-17 2001-05-15 Xilinx, Inc. Built-in self test method for measuring clock to out delays
US5889436A (en) * 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
US5920211A (en) * 1997-03-27 1999-07-06 Lsi Logic Corporation Fully digital clock synthesizer
US5970110A (en) * 1998-01-09 1999-10-19 Neomagic Corp. Precise, low-jitter fractional divider using counter of rotating clock phases

Also Published As

Publication number Publication date
US20010020857A1 (en) 2001-09-13
EP1120714A1 (de) 2001-08-01
US6362671B2 (en) 2002-03-26
EP1120714B1 (de) 2007-05-30
FR2804521A1 (fr) 2001-08-03
FR2804521B1 (fr) 2002-04-05
DE60128608D1 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
DE69733407T2 (de) Schnittstelle zur datenübertragung zwischen zwei taktbereichen
DE3200491C2 (de)
DE19914986B4 (de) Vorrichtung zum Verzögern eines Taktsignals
DE10157786A1 (de) Verarbeitung von digitalen Hochgeschwindigkeitssignalen
DE2740620A1 (de) Adressierverfahren und einrichtung zur durchfuehrung des verfahrens
DE10393657T5 (de) Verfahren und Vorrichtung zur Datenabfrage
DE3221211C2 (de) Impulsgenerator
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE60118815T2 (de) Schaltung zur Regenerierung von einem Taktsignal aus mindestens zwei Synchronisierungsbits
DE60317701T2 (de) Datenverarbeitungsvorrichtung, die eine kommunikationstaktfrequenz identifiziert
DE1944057A1 (de) Impuls-Zaehlschaltung
DE60128608T2 (de) Regenerierungstaktschaltung
DE69233345T2 (de) Ein-Chip-Mikrocomputer mit zwei Zeitgeberfunktionsarten
DE102007019826B4 (de) Phasenselektor für Datenübertragungsvorrichtung
DE3119650A1 (de) Funktionsgenerator
DE19924254C2 (de) Synchronisierschaltung zum Empfangen eines asynchronen Eingangssignals
DE2719309B2 (de) Serielle Datenempfangsvorrichtung
DE60202697T2 (de) Asynchrone datenübertragungsanordnung mit steuerungsmittel für taktabweichungen
DE19834419C2 (de) Mikrocomputer-Rücksetzvorrichtung und Mikrocomputer-Rücksetzverfahren
DE10333522B4 (de) Speicheranordnung zur Verarbeitung von Daten und Verfahren
DE3313063A1 (de) Digitale phasenstarre schleife
WO2000063777A1 (de) Verfahren zum tracen in system on chip architekturen
EP0545493A2 (de) Abtastschaltung
DE4437959C2 (de) Serielle Kommunikationsschaltung
DE3532164C2 (de) Anordnung mit einem wenigstens zwei Teilnehmern gemeinsamen Speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition