DE69116493T2

DE69116493T2 - Schaltung und Verfahren zur Bestimmung der Länge des Zeitintervalls zwischen zwei Signalen

Info

Publication number: DE69116493T2
Application number: DE69116493T
Authority: DE
Inventors: David Staab; Nader Vijeh
Original assignee: Advanced Micro Devices Inc
Current assignee: GlobalFoundries Inc
Priority date: 1990-10-10
Filing date: 1991-09-24
Publication date: 1996-11-14
Anticipated expiration: 2011-09-25
Also published as: JP2837295B2; DK0480596T3; EP0480596A2; DE69116493D1; EP0480596B1; EP0480596A3; JPH10117206A; ES2085434T3; JP3242041B2; EP0651535A3; US5265124A; ATE133268T1; GR3019285T3; JPH04306935A; EP0651535A2

Description

Die Erfindung betrifft eine Schaltung und ein Verfahren zum Bestimmen, ob das zwischen einem ersten und einem zweiten Eingangssignal verstrichene Zeitintervall ein vorbestimmtes Intervall überschreitet, wobei die Schaltung und das Verfahren mit Repeatern, z.B. für ein Computerkommunikationsnetz, verwendbar sind. Es wird eine Anordnung beschrieben, bei der eine Aufteilung von Ressourcen eines Repeaters und mehrere Medium Attachment Units vorgesehen sind, die auf einer einzigen IC- Einrichtung angeordnet sind.
Herkommuche Repeater weisen typischerweise mehrere diskrete Einrichtungen auf, um einen IEEE 802.3 Standard zu implementieren. Der IEEE 802.3 Standard spezifiziert eine Relais-Funktion und eine Port-Funktion. Der Zweck des Repeaters besteht darin, ein Lokalbereichsnetzwerk zu erweitern und mehreren physisch voneinander getrennten Schaltungspunkten zu ermöglichen, miteinander zu kommunizieren. Die Relais-Funktion empfängt ein Datenpaket von einem ersten Schaltungspunkt an einem ersten Port, wobei das Datenpaket für einen weiteren Schaltungspunkt an einem weiteren Port bestimmt ist. Herkömmliche Repeater weisen fast jede Anzahl von Ports auf. Die Relais- Funktion erneuert die Zeitsteuerung des Datenpaketes und stellt die korrekte Amplitude des empfangenen Datenpaketes wieder her. Anschließend gibt der Repeater das Datenpaket erneut an seine sämtlichen Ports aus, und der korrekte Schaltungspunkt ist in der Lage, zu antworten. Herkömmliche Repeater weisen eine Anzahl diskreter Ports auf, die Daten in der erforderlichen Weise empfangen und übertragen. Die Port-Funktion unterscheidet sich von der Relais-Funktion.
Was den Aufbau des Netzes betrifft, konnen zum Übertragen eines Signals verschiedene Typen von Medien verwendet werden. Zu diesen Medien zählen z.B. koaxiale Kabel, abgeschirmte Kabel mit verdrillter Doppelleitung und faseroptische Kabel. Die verschiedenen Typen von Medien erfordern verschiedene Signalparameter, um bei Verwendung irgendeines bestimmten Mediums die Leistung des Netzes zu optimieren. Das Netzwerk kann auch eine Kombination von Medien-Typen enthalten. Der IEEE 802.3 Standard spezifiziert generelle Signalcharakteristiken und Signal-Anforderungen zur Verwendung dieser Medien. Die generellen Signalcharakteristiken schaffen eine Grundlage für jeden Schaltungspunkt oder Repeater hinsichtlich des Übermittelns oder Empfangens eines Signal an das bzw. von dem Netz-Medium. Eine als Medium Attachment Unit (MAU) bezeichnete Einrichtung übersetzt die von einem Schaltungspunkt oder Repeater eintreffende generelle Signal-Information in ein medienspezifisches Signal. Die MAU übersetzt ferner das medienspezifische Signal in das generelle Signal. Somit muß bei dem Repeater jedem Port eine MAU zugeordnet sein. Die MAU-Funktion unterscheidet sich sowohl von der Port-Funktion als auch von der Relais-Funktion.
Ein Standard mit der Bezeichnung IEEE 802.3 10BASE-T definiert diese Übersetzungsfunktion für ein Medium mit verdrillter Doppelleitung. Netze, in denen verdrillte Doppelleitungen verwendet werden, weisen eine Stern-Konfiguration auf, wobei der Repeater den Drehpunkt des Sterns bildet. Link-Segmente können einen Port eines Repeaters mit einem Port eines weiteren Repeaters verbinden. Ein einziger Schaltungspunkt verbindet die anderen Ports des Repeaters. Aufgrund von Signalverzögerungen besteht ein Grenzwert für die Höchstzahl von Repeatern, durch die ein von einem Schaltungspunkt kommendes Signal laufen kann, bevor es an einem zweiten Schaltungspunkt empfangen wird. Dieser Grenzwert liegt bei vier Repeatern.
Die MAU führt eine Anzahl von Funktionen durch, darunter die Implementierung eines Linkintegritätstests (linktest) durch Erzeugen von Leerlauf-Linktest-Impulsen (linkbeats). Der IEEE 802.3 Standard definiert ferner eine in die MAUs integrierte Link Integrity Status-Funktion. Jede MAU muß für sich die Anforderungen des IEEE 802.3 Standard erfüllen. Die Linkbeat- Anforderungen legen fest, daß ein Linkbeat in einem maximalen vorbestimmten Intervall empfangen werden muß, dessen Betrag zwischen 50 ms und 150 ms liegen kann. Ferner verlangt der Standard, daß zwischen empfangenen Linkbeats ein minimales Zeitintervall verstreichen muß. In herkömmlichen Systemen werden zur Herstellung der erforderlichen Intervalle zwei Zeitgeber verwendet, um prüfen zu können, ob ein Fehler auftrat, und ein dritter Zeitgeber wird zur Erzeugung von Linkbeats verwendet. Jeder Port erfordert drei Zeitgeber. Jede MAU verwendet ihre eigenen Zeitgeber, da die Linkbeats einer jeden MAU relativ zu den anderen Linkbeäts der anderen MAUs asynchron sind.
EP-A-0 137 948, aus der die Oberbegriffe der Ansprüche 1 und 2 basieren, beschreibt eine Schaltung zum Überwachen des zeitlichen Abstandes der Signale. Die Schaltung erzeugt auf das erste Signal hin ein Zeitfenster und überwacht das Auftreten eines zweiten Signals innerhalb des Zeitfensters. Falls das zweite Signal auftritt, wird ein Ausgangssignal erzeugt.
MAUs, die vor dem IEEE 802.3 Standard konzipiert wurden, sind nicht immer für die Linkbeat-Erzeugung geeignet. In einigen Netzen können MAUs verwendet werden, die keine Linkbeats erzeugen. Die Beibehaltung einer rückwirkenden Kompatibilität für neuere MAUs (Repeater), die derartigen Netzen hinzugefügt werden, ist kritisch. Somit sollten neuere Repeater-Einheiten nicht unvermeidbar in Verbindung mit einem älteren Schaltungspunkt versagen (d.h. die Übertragung deaktivieren und Aktivität in Zusammenhang mit dem bestimmten, mit dem Schaltungspunkt verbundenen Port empfangen), so daß keine Linkbeats erzeugt werden.
Es besteht Bedarf an einer integrierteneinrichtung, bei der die Relais-Funktion mit den MAU- und Port-Funktionen kombiniert ist, wobei der Aufbau eines Repeaters vereinfacht wird und dessen Kosten reduziert werden. Der integrierte Mehrfach- Port-Repeater (IMR) muß eine Anzahl von Ports enthalten, die jeweils eine MAU und eventuell ein Attachment Unit-Interface (AUI) aufweisen. Bei einem AUI mit acht Ports beispielsweise erfordert das Implementieren des Linkbeat und das Extrahieren von Daten 24 Linkbeat-Zeitgeber und 8 Schaltungen mit phasenaufgeschalteter Schleife. Eine Reduzierung dieser Hardware ist wünschenswert. Ferner ist es wünschenswert, eine rückwirkende Linkbeat-Kompatibilität mit Repeatereinheiten beizubehalten, die vor den an die Linkbeats gestellten Anforderungen existierten.
Gemäß einem Aspekt der Erfindung wird eine Schaltung geschaffen, die bestimmt, ob das zwischen einem ersten und einem zweiten Eingangssignal verstrichene Zeitintervall ein vorbestimmtes Intervall überschreitet, und die versehen ist mit einem Zeitsteuerungssignalgenerator, der Zeitsteuerungssignale erzeugt, die um das vorbestimmte Intervall voneinander beabstandet sind, einem Flip/Flop mit einem Setz-Eingang, einem Rücksetz-Eingang und einem Ausgang, und einem UND-Gatter mit einem ersten Eingang, der mit dem Ausgang des Flip/Flops verbunden ist, und mit einem zweiten Eingang, wobei der Setz- Eingang derart geschaltet ist, daß er sämtliche Zeitsteuerungssignale empfängt, wobei diese Schaltung dadurch gekennzeichnet ist, daß der Rücksetz-Eingang derart geschaltet ist, daß er beide Eingangssignale empfängt, und der Setz-Eingang mit dem zweiten Eingang des UND-Gatters verbunden ist, wobei das Flip/Flop bei Empfang eines Zeitsteuerungssignals an dem Setz-Eingang einen ersten Ausgangspegel an dem Ausgang erzeugt, und bei Empfang eines Eingangssignals an dem Rücksetz Eingang einen Ausgangspegel erzeugt, der dem logischen Komplement des ersten Ausgangspegels entspricht, und, falls der Setz-Eingang und folglich der zweite Eingang des UND-Gatters ein zweites Zeitsteuerungssignal empfangen, während der erste Ausgangspegel an dem Ausgang und somit an dem ersten Eingang des UND-Gatters anliegt, das UND-Gatter ein Ausgangssignal erzeugt, das dem zweiten Zeitsteuerungssignal entspricht, wobei das Eintreffen eines Ausgangssignals an dem Ausgang des UND-Gatters anzeigt, daß das zwischen dem ersten und dem zweiten Eingangssignal verstrichene Zeitintervall das vorbestimmte Zeitintervall überschreitet.
Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren geschaffen, mit dem bestimmt wird, ob das zwischen einem ersten und einem zweiten Eingangssignal verstrichene Zeitintervall ein vorbestimmtes Intervall überschreitet, und das folgenden Schritte aufweist: Erzeugen von Zeitsteuerungssignalen mit dem vorbestimmten Intervall, Empfang sämtlicher Zeitsteuerungssignale an einem Setz-Eingang eines Flip/Flops, dessen Ausgangssignal von einem ersten Eingang eines UND-Gatters empfangen wird, wobei dieses Verfahren dadurch gekennzeichnet ist, daß eine kontinuierliche Serie der Zeitsteuerungssignale erzeugt wird und daß das Flip/Flop auf jedes Zeitsteuerungssignal hin an seinem Ausgang einen ersten Ausgangspegel erzeugt, und daß das Verfahren ferner die folgenden Schritte aufweist: Empfangen sämtlicher Zeitsteuerungssignale an einem zweiten Eingang des UND-Gatters, Empfangen des ersten und des zweiten Eingangssignals an einem Rücksetz-Eingang des Flip/Flops und, auf den Empfang eines Eingangssignals hin, Erzeugen eines Ausgangspegels, der dem logischen Komplement des ersten Ausgangspegels entspricht, und, falls der Setz-Eingang und der zweite Eingang des UND-Gatters ein Zeitsteuerungssignal empfangen, während das Flip/Flop den ersten Ausgangspegel an dem Ausgang erzeugt, Liefern eines dem zweiten Zeitsteuerungssignal entsprechenden Ausgangssignals von dem UND-Gatter, um anzuzeigen, daß das zwischen dem ersten und dem zweiten Eingangssignal verstrichene Zeitintervall das vorbestimmte Zeitintervall überschreitet
Es wird ein integrierter Mehrf ach-Port-Repeater (IMR) beschrieben, der mehrere MAUs enthält, wobei der IMR mehrere Ressourcen unter ihren Ports aufteilt. Insbesondere wird ein IMR mit einem einzigen physischen Zähler beschrieben, der Zeitsteuerungssignale zur Bestimmung des LINKBEAT-Status für mehrere MAUs erzeugt, und der eine programmierbare Linktest- Zustandsmaschine für jede MAU aufweist, die den LINKBEAT-Empfang steuert.
Bei dem beschriebenen IMR ist der einzige Linkbeat-Zähler implementiert, indem ein einziges Speicherelement, z.B. ein Master/Slave(M/S)-Flip-flop, pro Funktion für insgesamt z.B. drei Speicherelemente vorgesehen ist, die bei der bevorzugten Ausführungsform jedem Port zugeordnet sind. Signale, die Port- Aktivität - wie z.B. den Empfang eines Linkbeat - anzeigen, löschen das Speicherelement, während Signale von dem einzigen physischen Zähler das Speicherelement setzen, wie es erforderlich ist. Bei Empfang eines Zeitsteuerungssignals, wenn ein bestimmtes Speicherelement gesetzt ist, wird ein Signal ausgegeben, das in Abhängigkeit von der bestimmten Funktion einen Erfolgs- oder Fehler-Zustand anzeigt. Somit wird durch einen einzigen Zähler, der in Verbindung mit drei Speicherelementen für jeden Port arbeitet, ein Linkbeat-Status hergestellt, statt daß eine Vielzahl von Zeitgebern verwendet wird.
Bei der IMR ist die programmierbare Linktest-Zustandsmaschine implementiert, indem ein Test/Handhabungs-Port zum Empfang eines bestimmten Steuersignals vorgesehen ist. Bei der beschriebenen Anordnung gibt eine Linktest-Zustandsmaschine eine Vorgabe für einen Modus, der Linkbeats erzeugt und der gemäß dern IEEE 802.3 Standard den Empfang periodischer Linkbeats verlangt, um den Betrieb des Ports aufrechtzuhalten. Ein Port, der den Linktest nicht besteht, d.h. ein Port, der innerhalb des Zeit-Fensters kein Paket oder keinen korrekten Linkbeat empfangen hat, tritt in einen Linkbeat-Fehler-Zustand ein. Ein Abschnitt des IMR verhindert die Übertragungs und Empfangs- Funktionen für jeden Port in dem Linkbeat-Fehler-Zustand. Die jedem Port des beschriebenen IMR zugeordnete Linktest- Zustandsmaschine reagiert auf ein Signal von dem Test/Handhabungs-Port, indem sie den LINKBEAT-Empfang deaktiviert, während ein anderer unabhängiger Abschnitt des IMR die LINKBEAT- Erzeugung fortsetzt.
Somit werden bei dem beschriebenen IMR Ressourcen, wie z.B. der Linkbeat-Zeitgeber, auf die verschiedenen Ports verteilt. Diese Ressourcenverteilung ermöglicht eine Integration des IMR in einfacherer und kostengünstigerer Weise. Ferner kann durch den Test/Handhabung-Port der Linkbeat-Empf ang für jeden Port selektiv deaktiviert oder aktiviert werden, um die rückwirkende Kompatibilität zu gewährleisten.
Anhand der nachstehenden Abschnitte der Beschreibung sowie der Zeichnung können die Natur und die Vorteile der Erfindung eingehender verstanden werden.
Fig. 1 zeigt eine mögliche Stift-Konfiguration einer integrierten Schaltungs(IC) -Einrichtung 10;
Fig. 2 zeigt ein Blockschaltbild der funktionellen Ausgestaltung eines integrierten Mehrfach-Repeaters (IMR) 50;
Fign. 3 bis 19 zeigen Schaubilder der Funktion und der Schaltung eines IMR 50;
Fig. 3 zeigt ein schematisches Schaubild eines Beispiels einer tatsächlichen Ausgestaltung der funktionalen Blöcke des IMR 50 gemäß Fig. 2;
Fig. 4 zeigt eine detaillierte schematische Ansicht eines in dem LINKTEST 328 enthaltenen Linkzählers 350;
Fig. 5 zeigt eine detaillierte schematische Ansicht der Linksteuerung (LINKCTL) 352 des Linktest 328 gemäß Fig. 3;
Fig. 6 zeigt ein Blockschaltbild von MAUBANK 306, bei der jedem Port ein MAU-Port-Block (MAUPORT) 370 zugeordnet ist;
Fig. 7 zeigt eine logische Darstellung des Betriebs von Halteschaltungen auf die COUT(x)-Signale hin, um die verschiedenen Fenster von LINKTEST zu erzeugen;
Fig. 8 zeigt ein detailliertes schematisches Schaubild der Implementierung der in Fig. 7 gezeigten Schaltung für den Eingang TXLNKCKX in dem MAUPORT 370;
Fig. 9 zeigt ein schematisches Blockschaltbild von STATUS 304 gemäß Fig. 3;
Fig. 10 zeigt ein schematisches Blockschaltbild eines AUISTAT 502 gemäß Fig. 9;
Fig. 11 zeigt ein schematisches Blockschaltbild eines MAUSTAT 500 gemäß Fig. 9;
Fig. 12 zeigt ein detailliertes schematisches Schaubild der Implementierung der in Fig. 7 gezeigten Schaltung für den Eingang RXLNKWTX in dem RXLNKDET 556;
Fig. 13 zeigt ein Flußdiagramm der RXLNKSM 554;
Fig. 14 zeigt ein detailliertes schematisches Schaubild von MAUCSDET 550 gemäß Fig. 11;
Fig. 14A zeigt eine detaillierte schematische Ansicht der Schaltung 600 gemäß Fig. 14;
Fig. 15 zeigt ein Schaltbild des AUICSDET 510 gemäß Fig. 6;
Fig. 16 zeigt ein Blockschaltbild des TESTPORT einschließlich eines Testport-I/O (TESTIO) 750 und einer Test-Logik 752;
Fig. 17 zeigt ein schematisches Schaubild des TESTIO 750 zur Darstellung des Umsetzens der Signale CRST und STBT in die Signale PADCRS bzw. PADSTB;
Fig. 18 zeigt ein Blockschaltbild des RXBCKEND 322 in dem IMR 50;
Fig. 19 zeigt ein detailliertes schematisches Schaubild des CSMUX 804; und
Fig. 20 zeigt eine Implementierung des beschriebenen IMR mit einer Trägerabfrage-Überwachungsfunktion.
Ein IMR, bei dem die erfindungsgemäße Schaltung zum Bestimmen, ob das zwischen einem ersten und einem zweiten Eingangssignal verstrichene Zeitintervall ein vorbestimmtes Intervall überschreitet, verwendet wird, wird im folgenden unter den nachstehenden Aspekten beschrieben:
I. ALLGEMEINES
II. LINKTEST-ZÄHLER
III. DEAKTIVIEREN DES LINKBEAT-EMPFANGS
IV. SERIELLE PORTAKTIVITÄTS-ABTASTUNG
V. DIE PHASENAUFGESCHALTETE SCHLEIFE
VI. SCHLUSSBEMERKUNG

I. ALLGEMEINES:

Fig. 1 zeigt eine mögliche Stift-Konfiguration der integrierten Schaltungs(IC) -Einrichtung 10 gemäß der Erfindung. Die IC- Einrichtung 10 weist acht Endgeräte-Anschlußeinheiten (medium attachment units MAUs) und ein Anschlußeinheiten-Interface (AUI) auf. Jede MAU verwendet einen Satz der Leitungen TD+, TD-, TP+, TP-, RD+ und RD-. Die AUI enthält die Leitungen DI+, DI-, DO+, DO-, CI+ und CI-, wie auch in den einbezogenen Patentanmeldungen beschrieben ist.
Der IEEE 802.3 Standard beschreibt eine Zustandsmaschinen- Flußspezifikation, die eine minimale Gruppe notwendiger Funktionen eines Repeaters auflistet. Eine Repeater-Einheit muß diese Funktionen des IEEE 802.3 Standards implementieren. In Fig. 1 nicht gezeigt sind die Zustandsmaschinen der IC-Einrichtung 10, die die Repeater-Funktionen implementieren. Eine dieser Zustandsmaschinen, eine Linktest- Zustandsmaschine, steuert einen Linktest-Algorithmus. Der IEEE 802.3 Standard definiert einen Standard-Linktest-Algorithmus zum Erzeugen und Empfangen von Linkbeats. Ein Repeater mit darin enthaltenen MAUs, die dem IEEE 802.3 Standard entsprechen, sollte bei der Abwesenheit von Übertragungsaktivität Linkbeats mit bestimmten Intervallen erzeugen. Zusätzlich prüft jede MAU des Repeaters eintreffende Linkbeats, damit die Integrität des Netzes gewährleistet ist. Eine Periode zwischen aufeinanderfolgenden Linkbeats muß sowohl eine minimale als auch eine maximale Periode durchlaufen. Ports, die den Linktestnicht bestehen, werden daran gehindert, an irgendeiner Übertragung oder einem Empfang von Daten teilzunehmen, außer um Empfangsaktivität oder eine Reihe von Linkbeats, die das Vorhandensein eines Links anzeigen, zu detektieren. Die Linktest-Zustandsmaschine nimmt an der Aktivierung eines Ports bei Detektion eines Links teil. Linkbeats, die die Zeitsteuerungs-Anforderungen erfüllen, reaktivieren einen Port, der den Linktest nicht bestanden hat. In herkömmlichen Systemen werden pro MAU drei Zeitgeber verwendet, was bei den in dem IMR 50 vorhandenen acht MAUs bedeutet, daß 24 Zeitgeber erforderlich sind. Bei einem bevorzugten Ausführungsbeispiel der Erfindung sind sämtliche Zeitgeber-Funktionen in einem einzigen physischen Zähler kombiniert, der mit verschiedenen Halteschaltungen und Zustandsmaschinen jeder zugehörigen MAU interagiert, um die zum Implementieren der Linkbeat-Funktion erforderliche Hardware zu reduzieren.
Der Repeater gemäß der Erfindung entspricht den Linkbeat-Anforderungen, interagiert jedoch trotzdem mit einem Schaltungspunkt, der keine Linkbeats erzeugt. Ein dem IEEE 802.3 Standard entsprechender Repeater deaktiviert einen Port, der mit einem Schaltungspunkt verbunden ist, der keine Linkbeats erzeugt. Um einem solchen Schaltungspunkt die Teilnahme an dem Netz zu ermöglichen, deaktiviert oder aktiviert der Repeater selektiv die Empfangs-Linktest-Funktion für die bestimmte MAU.
Zusätzlich weist der Repeater einen Mechanismus auf, um Trägerabfrage-Information über jeden Port mit Hilfe zweier Stifte an eine außerhalb der IC-Einrichtung 10 befindliche Einrichtung zu übermitteln. Im wesentlichen ist jedem Port eine Halteschaltung zugeordnet, die einen Wert speichert, der angibt, welche Trägerabf rage während einer bestimmten Periode aktiv war. Unter den Ports zirkuliert ein Token, der die Halteschaltungen nacheinander befragt, um den bestimmten Wert jeder Halteschaltung auszugeben. Somit wird die Halteschaltungs- Information auf serielle Weise ausgegeben. Der Repeater enthält ferner eine Vorrichtung, um eine phasenaufgeschaltete Schleife (PLL) unter den verschiedenen Ports aufzuteilen, statt daß für jeden Port eine PLL-Einrichtung vorhanden ist.
Vier Signalleitungen, und zwar für ein serielles Eingangssignal (SI), ein serielles Ausgangssignal (SO), ein serielles Taktsignal (SCK) und ein Testeingabesteuersignal (TEST), bilden Teile eines Test- und Handhabungs-Steuerbusses. Diese Signale ermöglichen das Deaktivieren oder Aktivieren der Empfangs-Linktest-Funktion des IMR 50. SI ist der serielle Eingangs-Port für Test/Handhabung, der Befehis- und Datensignale mit der IC-Einrichtung kommunizieren läßt. SO ist der serielle Ausgangs-Port für Test/Handhabung, der auf Test-Handhabungsbefehle hin Status-Daten liefert. Anstiegsflanken eines Signals auf SCK takten die seriellen Daten auf SI in die IC- Einrichtung 10. Das Anlegen von TEST im aktiven Hoch-Zustand bewirkt, daß die IC-Einrichtung 10 in einen Seriellabtastungs- Testmodus eintritt.
Fig. 2 zeigt ein Blockschaltbild der funktionellen Ausbildung eines integrierten Mehrfach-Port-Repeaters (IMR) 50 gemäß der Erfindung, der in der IC-Einrichtung 10 enthalten ist. Der IMR 50 weist mehrere Ports auf. Ein AUI-Port 60 und acht Ports 62i mit verdrillter Doppelleitung verbinden das IMR 50 mit einem Netz. Die Ports 62i mit verdrillter Doppelleitung entsprechen dem Standard für verdrillte Doppelleitungen und den applikablen Abschnitten des IEEE 802.3 Standard. Jeder Port 62i mit verdrillter Doppelleitung arbeitet als eine MAU. Die Ports mit verdrillter Doppelleitung weisen eine Leitung auf, um Empfangsdaten (RX) über einen ersten Multiplexer 70 an einen Dekodierer 64 und eine phasenaufgeschaltete Schleife 66 zu übermitteln. Der Dekodierer 64 reagiert auf die PLL-Schleife, um Empf angsdaten zu extrahieren, und zwar mittels eines Extraktionszeitsteuerungs-Taktsignals, das in das Empfangssignal eingebettet ist. Die PLL-Schleife 66 benutzt ein aus einem Taktsignalgenerator 72 empfangenes unabhängiges Zeitsteuerungs-Taktsignal als Referenzfrequenz. Der Taktsignalgenerator 72 reagiert auf ein internes Taktsignal, das an seinen Eingang angelegt wird.
Ein First-in-first-out(FIFO)-Puffer 74 empf Zngt die dekodierten Daten von dem Dekodierer 64. Eine FIFO-Steuerschaltung 76 handhabt das Lesen aus und das Schreiben in den FIFO-Puffer 74. Das IMR 50 wiederholt nicht nur die Empf angsdaten an alle betreffenden Ports, sondern konditioniert die wiederholten Daten auch derart, daß sie sich in der korrekten Protokoll- Form befinden. Die Verwendung von Kabeln mit verdrillter Doppelleitung erlaubt zahlreiche Typen von Signalbeeinträchtigungen, z. B. Zeitsteuerungsverzögerungen, Amplitudenverzerrungen und Präambel-Rundungen. Der Repeater entfernt die Präambel von dem eintreffenden Datenpaket und ersetzt sie durch eine Standard-Präambel. Der Repeater versieht die Daten mit einer neunen Zeitgebung und kodiert die Daten mit dem Taktsignalgenerator 72, so daß sie sich in der korrekten Manchester-Form befinden. Es kann möglicherweise eintreten, daß aufgrund von Unterschieden der Taktsignale eine gewisse Unangepaßtheit in der Zeitsteuerung zwischen den eintreffenden Daten und den ausgehenden Daten eintritt. Der FIFO-Puffer 74 ermöglicht die erforderliche Elastizität, um die relativ unabhängigen Betriebsabläufe des Empfangens von Daten und des Wiederholens der konditionierten Daten zu ermöglichen. Der FIFO-Puffer 74 weist einen der Ausgänge in einen zweiten Multiplexer 80 auf. Ferner sind eine Präambel-Schaltung 82 und ein JAM-Sequenzer 84 in dem Multiplexer 80 enthalten. Ein dritter Multiplexer 86 gibt Signale an einen Kodierer 90 aus. Der Kodierer 90 kodiert die aus dem dritten Multiplexer 86 empfangenen Daten und verteilt sie auf die Ports, um sie an die verschiedenen Schaltungspunkte zu übermitteln. Ein Ausgang des zweiten Multiplexers 80 liefert Daten gleichzeitig an den dritten Multiplexer 86 und an einen Expansionsport 100. Ferner übermittelt ein Ausgang des Expansionsports 100 Daten an den dritten Multiplexer 86. Der Expansionsport 100 tauscht mittels zweier bidirektionaler Signale DAT und JAM Informationen zwischen miteinander gekoppelten IMRS 50 aus. Ein Ausgangssignal REQ und zwei Eingangssignale ACK und COL erzeugen in Kombination mit DAT und JAM ein Expansionsbus-Link.
Ein IMR-Steuerschaltung 102 beobachtet und bewacht den Betrieb der IMR 50 als Reaktion auf die verschiedenen Steuersignale und Daten. Die Steuerschaltung 102 enthält Unterteilungs- und Linktestschaltungen. Von der Steuerschaltung 102 werden verschiedene Zeitgeber aus einer Zeitsteuerungsschaltung 104 und Instruktionen aus einem Test- und Handhabungs-Port 106 verwendet, um den Betrieb der Ports, der FIFO-Steuerschaltung 76 und des Expansionsports 100 zu beaufsichtigen. Zeitsteuerungsschaltungen 104 reagieren auf Signale von dem Taktsignalgenerator 72 und dem Test- und Handhabungs-Port 106.
Fig. 3 bis Fig. 19 zeigen Funktions- und Schaltungs-Schaubilder eines IMR 50 gemäß der Erfindung.
Fig. 3 zeigt ein schematisches Schaubild einer tatsächlichen Ausgestaltung der funktionalen Blöcke in dem IMR 50. Das IMR 50 enthält die IMR-Zustandsmaschine 300, die Signale hauptsächlich im Zusammenhang mit einem Expansionsport (EXPPORT) 302 und einem Status(STATUS)-Block 304 empfängt und ausgibt. Der EXPPORT 302 verbindet das IMR 50 mit einem Expansionsbus und enthält Links für fünf Expansionsbussignale. Ein MAUBANK 306 und ein AUIPORT 308 bilden die Ports für das IMR 50. Eine Taktgeberfunktion 310 empfängt die externen Taktsignale von dem Kristalloszillator 114 und empfängt sämtliche Rücksetzsignale.
Ein Datenpuffer (DATABUF) 320 übermittelt einige Signale an die IMR-Zustandsmaschine 300 sowie an den STATUS 304 und den EXPPORT 302. Das IMR 50 enthält ein Receiver-Rückende (RXBCK- END) 322 und einen Verhaltens-Zähler (BEHAVCNT) 324, die die Kollisionsdauer und die Jabber-Funktion überwachen. Ein Test-Port (TESTPORT) 326 und ein Linktest-Zeitgeber (LINKTEST) 328 vervollständigen die funktionalen Blöcke des IMR 50. Ein AU- ISTAT 502 (vgl. Fig. 9) in dem STATUS 304 enthält einen AU- ICSDET 510 (vgl. Fig. 10)1 und ein MAUsTAT 500 in dem STATUS 304 enthält ein MAUCSDET 550. Beide reagieren auf Steuersignale von dem TESTPORT 326. Eine Linktest-Zustandsmaschine (RX- LNKSM 554 in Fig. 11) reagiert auf die Testportprogrammierung des MAUCSDET 550. Die Implementierung des Steuermechanismus ist ein Beispiel der Steuerungsdeaktivierung der Empfangs- Linktest-Funktion. Bei dem bevorzugten Ausführungsbeispiel programmiert ein bestimmtes Bit-Muster, "0 1 0 0 0 # # #", das durch SCK in SI eingetaktet wird, das MAUCSDET 550 derart, daß die Empfangs-Linktest-Funktion für ein MAU, identifiziert durch ###, deaktiviert wird. Das Bit-Muster, "0 1 0 1 0 # # #" aktiviert den Linktest-Empfang für die identifizierte MAU. Der TESTPORT 326 empfängt das Bit-Muster an PADSI und übermittelt dem STATUS 304 Handhabungs- und Test-Op-Codes-asynchron (MNT- OPCDA), Handhabungs- und Test-Op-Codes-asynchron (MNTADRA), und ein Handhabungs- und Test-Strobe (MNTSTBT).
Mehrere Zeitgeber in dem BEHAVCNT 324 beeinflussen den Betrieb der Funktion sowie die Kollisions- und Aktivitäts-Information, die von den Ports, der MAUBANK 306 und dem AUIPORT 308 entwickelt wurde.
Ein Unterteilungs-Zustandsmaschine, z.B. PARTSM 552 in Fig. llb, bestimmt die Kollisionsaktivität, den Kollisionsstatus und die alternierende Unterteilungs/Wiederlink-Algorithmus- Programmierung der Ports durch Verwendung des MAUCSDET 550 und des AUICSDET 510 in dem STATUS 304. Durch Kombinieren dieser Aktivitäts- und Kollisions-Information mit der Zeitsteuerungs- Information aus dem BEHAVCNT 324 wird die Unterteilungs-Zustandsmaschine implementiert. Ein aktiver Port mit verdrillter Doppelleitung ist eine Port mit verdrillter Doppelleitung, der entweder Daten empfängt oder Daten überträgt. Ein aktiver AUI- Port ist ein AUI-Port, für den ein Datenwert in der (DI)Schaltung ein Trägersignal erkennt. Das MAUCSDET 550 bestimmt die Kollisionen für die Ports mit verdrillter Doppelleitung, indem es Fälle erkennt, in denen die Übertragungs- und Empfangsaktivitäten für einen bestimmten Port einander überlappen. Bei dem AUI-Port zeigt eine aktive Kollision in (CI) ein Kollision an.

II. LINKTEST-ZÄHLER:

Der IEEE 802.3 Standard identifiziert eine Linktest-Funktion, die sowohl einen Port deaktiviert, der den Linkintegritätstest (LINKTEST) nicht bestanden hat, und einen Port aktiviert, für den angezeigt wird, daß der den LINKTEST bestanden hat, im folgenden als LINKPASS bezeichnet. LINKPASS, der port-spezifisch ist, verlangt, daß ein Port ein Linkbeat innerhalb eines bestimmten Fensters empfängt, wie oben beschrieben. Das Fenster weist ein Minimum und ein Maximum auf. Zusätzlich muß jeder Port periodisch Linkbeats erzeugen. Eine Linktest-Zustandsmaschine deaktiviert einen Port, der den LINKTEST nicht bestanden hat. Bei Nichtbestehen des LINKTESTS überwacht die Linktest-Zustandsmaschine jedes Linkbeat innerhalb des Fensters auf Empfangsaktivität oder eine Reihe von Linkbeats. Zur erfolgreichen Handhabung dieser Aufgabe werden in zahlreichen herkömmlichen Systemen für jeden Port mehrere Zeitgeber oder Zähler verwendet, um diese Zeitintervalle zu messen. Gemäß der Erfindung sind diese verschiedenen Zeitsteuerungsfunktionen sämtlicher Ports innerhalb eines einzigen physischen Zählers kombiniert, der in unterschiedlicher Weise mit einer oder mehreren Halteschaltungen oder einer Zustandsmaschine interagiert, um die LINKTEST-Anforderungen zu erfüllen.
Fig. 4 zeigt eine detaillierte schematische Ansicht eines Linkzählers 350, der in dem LINKTEST 328 enthalten ist. Das LINKTEST 328 empfängt zwei nicht überlappende 10-Megahertz- Taktsignale THP1 und THP2 und erzeugt drei Linkteststeuersignale, Linkempfangs-Warten (RXLNKWTX), Linkübertragungstakt (TXLNKCKX) und Linkempfangstakt (RXLNKCKX). Der LINKCNT 350 ist ein 18-Bit-Zähler, der mehrere Carry-out-Signale (COUT(x)) erzeugt, und zwar eines von jeder Bit-Position. Der Impuls des LINKCNT 350 ist eine Funktion von x und einer Eingangstaktfrequenz. Generell erzeugt (COUT(x)) für ein Taktsignal, das eine Frequenz FCK aufweist, jede 2X+1/Fck Sekunden einen Impuls. Für drei bestimmte Werte von x in (COUT(x)), nämlich 13, 15 und 18, erzeugt der LINKCNT 350 jede 1,6 Millisekunden, 6,4 Millisekunden bzw. 52,4 Millisekunden einen Impuls. In dem LINKTEST-Zeitfenster wird folgendes durchgeführt: a) Übertragen eines Linkbeats jedes Mal, wenn eine Übertragungseinrichtung für eine Periode von mehr als ungefähr 16 (+/-8) Millisekunden inaktiv gewesen ist, b) überwachung zur Gewährleistung, daß ein Port kein Linkbeat früher als 2-7 Millisekunden nach einem unmittelbar vorhergehenden Linkbeat oder einer Empfangsaktivität erhält, und c) Überwachung zur Gewährleistung, daß ein Linkbeat oder eine Empfangsaktivität nicht länger als 100 (+/-50) Millisekunden nach einem unmittelbar vorhergehenden Linkbeat oder einer Empfangsaktivität erfolgt. Die Werte von COUT (15), COUT (13) bzw. COUT(18) sind diesen Fenstern angenähert. Die Ist-Werte von COUT (15), COUT (13) und COUT(18) können eingestellt werden, indem die Werte mit 1,25 multipliziert werden. Diese Multiplikation kann, wie weithin bekannt ist, einfach dadurch erfolgen, daß nur 4 von jeweils 5 Eingangstaktimpulsen gezählt werden. Somit betragen die ungefähren Ist-Werte von COUT (15), COUT (13) und COUT(18) 2,05 Millisekunden, 8,20 Millisekunden bzw. 65,2 Millisekunden. Diese Werte fallen in das Fenster gemäß den Anforderungen des IEEE 802.3 Standards.
Fig. 5 zeigt eine detaillierte schematische Ansicht der Linksteuerung (LINKCTL) 352 des LINKTEST 328 gemäß Fig. 3. Mehrere auf Invertierpegel ansprechende Halteschaltungen (NLATS) empfangen die COUT-Signale und takten sie in der gezeigten Weise an einen Ausgang. Die NLAT weist zwei Eingänge und einen Ausgang auf. Das Anlegen eines Taktsignals an einen CK-Eingang invertiert die an einem ersten Eingang (D-Eingang) erscheinenden Daten und übermittelt sie an den Ausgang. Somit entspricht COUT(13) dem Signal RXLNKWTX, COUT(15) entspricht dem Signal TXLNKCKX, und COUT(18) entspricht dem Signal RXLNKCKX. Die NLATS und die Invertierer verzögern und puffern die Signale in geeigneter Weise.
Fig. 6 zeigt ein Blockschaltbild des MAUBANK 306, bei dem jedem Port ein MAU-Port-Block (MAUPORT) 370 zugeordnet ist. Jeder MAUPORT 370 empfängt 5 Signale, die die durch diesen Port erfolgende Übertragung eines Linkbeat steuern. Zu diesen Signalen zählen TPH1, TPH2, Rücksetzen (RESETT), TXLNKCKX und MAU-Übertragungs-Aktivierung (MATXENX) 5 Das durch STATUS 304 erfolgende Anlegen von MATXENX an einen bestimmten Port aktiviert diesen Port zum Übertragen eines Paketes. Somit kann der MAUPORT 370 das Signal MATXENX als Indikator dafür verwenden, daß der Port mit einem Datenübertragungsvorgang beschäftigt ist.
Fig. 7 zeigt eine logische Darstellung des Betriebs von Halteschaltungen als Reaktion auf die COUT(x) -Signale zur Erzeugung der verschiedenen Fenster von LINKTEST. Das Konzept eines bevorzugten Ausführungsbeispiels der Erfindung ist anhand der Schaltung gemäß Fig. 7 ersichtlich. Ein Master/Slave(M/S)-R-S- Flip-flop 375 deaktiviert einen Ausgang Q bei Anlegen eines Impulses an einen Rücksetzeingang R, wie auf dem Gebiet weithin bekannt ist. Das Flip-flop 375 aktiviert den Ausgang Q bei einer Aktivierung und anschließenden Deaktivierung eines Signals, das an einem Setz-Eingang 5 anliegt. Ein Logikprodukt (AND)-Gatter 377 empfängt das Ausgangssignal Q des Flip-flop 375 an einem Eingang und das an den Eingang 5 des Flip-flop 375 angelegte Eingangssignal an einem weiteren Eingang.
Bei Betrieb legt eine Schaltung ein Signal CLEAR an den Eingang R an, so daß das Flip-f bp 375 gelöscht wird und das Ausgangssignal des AND-Gate 377 deaktiviert wird. Das Ausgangssignal des AND-Gate 377 gibt an, ob ein bestimmtes Zeitsteuerungsfenster eingehalten worden ist. Für COUT(15) aktiviert LINKTEST 328 den Eingang 5 zu einem Zeitpunkt, der von einem unmittelbaren Zeitpunkt bis zu einem Zeitpunkt ungefähr 8,2 Millisekunden nach der Deaktivierung von CLEAR liegen kann. Durch die Aktivierung und anschließende Deaktivierung von COUT(15) wird das Ausgangssignal Q des Flip-flop 375 gesetzt. Dann gibt die Schaltung entweder CLEAR aus, oder etwa 8,2 Millisekunden später gibt LINKTEST 328 erneut COUT(15) aus. Durch das Ausgeben von CLEAR vor COUT(15) wird der Ausgang Q des Flip-flop 375 deaktiviert, wodurch das Ausgeben des Ausgangssignals des AND-Gate 377 verhindert wird. In diesem Fall bedeutet dies, daß die Schaltung das Signal CLEAR innerhalb eines Fenster ausgibt, das weniger als das Zweifache der Periode zwischen aufeinanderfolgenden Impulsen von COUT(15) beträgt. In diesem Fall beträgt das Fenster ungefähr 8,2 Miilisekunden bis 16,4 Millisekunden innerhalb des durch den Standard verlangten Fensters von 16 (+/-8)5 Falls jedoch LINK- TEST 328 das Signal COUT(15) ausgibt, während das Flip-flop 375 seinen Ausgang Q aktiviert, gibt das AND-Gate 377 aufgrund der vorherigen Aktivierung und nachfolgenden Deaktivierung von COUT(15) sein Ausgangssignal aus. Die Aktivierung des AND-Gate 377 zeigt dem Empfang aufeinanderfolgender Impulse von COUT (15) ohne ein dazwischenliegendes Ausgeben von CLEAR an. Das Resultat der Aktivierung des AND-Gate 377 hängen von dem bestimmten Anwendungsfall ab. Bei COUT(15) (z.B. TXLNKCKX) gibt die Schaltung nach einem Hardware-Rücksetzen oder bei Übertragung von einem bestimmten Port ein Signal CLEAR aus. Der IEEE 802.3 Standard verlangt, daß die MAU ein Linkbeat innerhalb ungefähr 16 (+1-8) Millisekunden nach irgendeiner Übertragung aus der MAU, sei es Paket-Übertragung oder Linkbeat, ausgibt. Somit wird durch das Ausgeben des Ausgangssignals des AND-Gate 377 die Erzeugung des Linkbeat aus der MAU initiiert.
In ähnlicher Weise gibt die Schaltung bei COUT(13) (z.B. RXLNKWTX) bei jedem eintreffenden Linkbeat ein Signal CLEAR aus. Der IEEE 802.3 Standard verlangt, daß zwischen aufeinanderfolgenden eintreffenden Linkbeats eine Mindestzeit von 2-7 Millisekunden liegt. Somit wird durch das Ausgeben des Ausgangssignals des AND-Gate 377 angezeigt, daß die Mindestdauer erreicht wurde, d.h. daß das Flip-flop 375 zwei aufeinanderfolgenden Impulse COUT(13) ohne Empfang eines Linkbeat erhalten hat.
Bei dem Repeater kann eine Empfangs-Link-Zustandsmaschine (RXLNKSM) anstelle der Schaltung gemäß Fig. 7 für COUT(18) verwendet werden. Das IMR 50 kann eine Schaltung gemäß Fig. 7 verwenden, um eine Höchstzeit für die Übertragungsaktivität zu überwachen. In diesem Fall gibt die Schaltung das Signal CLEAR jedes Mal aus, wenn die MAU entweder Paket-Daten, ein Linkbeat oder ein Kollisionssignal empfängt. Ein aufeinanderfolgendes Ausgeben von COUT(18) (z.B. RXLNKCKX) ohne Ausgeben eines Signais CLEAR zeigt an, daß mehr als 100 (+/-50) Millisekunden verstrichen sind und LINKTEST nicht bestanden wurde.
Fig. 8 zeigt eine detaillierte schematische Darstellung der Implementierung der Schaltung gemäß Fig. 7 für den Eingang TXLNKCKX in den MAUPORT 370. Das Signal MATXENX entspricht dem im Zusammenhang mit Fig. 7 beschriebenen Signal CLEAR und COUT(15). Ein Paar von NLATS, NLAT 380 und NLAT 382, bilden ein Ausführungsbeispiel für eine anhand Fig. 7 beschriebene Haltespeicher-Funktion und für das Flip-flop 375. Die NLAT 380 arbeitet als Reaktion auf das Anlegen von TPHL an den CK-Eingang, und die NLAT 382 arbeitet als Reaktion das Anlegen von TPH2 an den CK-Eingang. Ein Invertierer 384 empfängt das Signal MATXENX über einen Eingang. Ein zwei Eingänge aufweisendes NAND-Gate 386 empfängt ein invertiertes Signal MATXENX von einem Ausgang des Invertierers 384. Ferner empfängt ein drei Eingänge aufweisendes NAND-Gate 390 ein invertiertes Signal MATXENX von dem Invertierer 384. Ein Eingang eines Invertierers 392 empfängt ein Ausgangssignal von dem NAND-Gate 390. Das Ausgeben eines Ausgangssignals des Invertierers 392 zeigt eine Linkbeat-Erzeugung durch die MAU an.
Der Daten-Eingang der NLAT 380 empfängt ein Ausgangssignal von dem NAND-Gate 386. Ein zwei Eingänge aufweisendes NOR-Gate 394 empfängt an einem Eingang das Ausgangssignal NLAT 380. Das NOR-Gate 394 empfängt an einem weiteren Eingang das Signal RESET und gibt ein Ausgangssignal an den Eingang der NLAT 382 aus. Das NAND-Gate 390 empfängt das Ausgangssignal der NLAT 382. Ferner empfängt ein zwei Eingänge aufweisendes OR-Gate an über einen Eingang das Ausgangssignal der NLAT 382 und über eine weiteren Eingang das Signal TXLNKCKX. Das NAND-Gate 386 empfängt an seinem Eingang ein Ausgangssignal des OR-Gate 396.
Bei Betrieb, zu dessen Beginn RESETT, MATXENX und TXLNKCKX deasktiviert sind, wird durch Ausgeben von RESETT der Eingang der NLAT 382 deaktiviert, wodurch der Ausgang bei Anlegen von TPH2 aktiviert wird. Der Invertierer 384 aktiviert seinen Ausgang in das NAND-Gate 390, der bei Deaktivierung von TXLNK- CKX daran gehindert wird, den Invertierer 392 zu aktivieren. Anschließend aktiviert das OR-Gate 396 seinen Ausgang zu dem Eingang des NAND-Gate 386. Durch die Aktivierung von RESETT wird das System in dieser Konfiguration gehalten. Das NAND- Gate 386 deaktiviert seinen Ausgang zu der NLAT 380, die anschließend bei Anlegen von TPH1 den Ausgang der NLAT 380 aktiviert.
Bei Ausgabe von MATXENX wird ein Eingang des NAND-Gate 386 deaktiviert und der Ausgang des Invertierers 392 deaktiviert, wodurch die Erzeugung eines Linkbeat verhindert wird&sub5; Diese Signalausgabe ändert nicht den gelöschten Zustand der NLATS, falls sie gelöscht waren (d.h. diese Signalausgabe löscht die NLATS) 5 Eine anschließende Deaktivierung von MATXENX bewirkt das Ausgeben eines Eingangssignals an das NAND-Gate 386 und das NAND-Gate 390. Beim Ausgeben von TXLNKCKX werden die NLATS gesetzt, indem das Eingangssignal in die NLAT 380 deaktiviert wird. Dadurch wird - mit den vorgesehenen Verzögerungen der Zeitsteuerung - das Ausgangssignal des NLAT 382 aktiviert. Der Invertierer 392 bleibt als Deaktivierung von TXLNKCKX deaktiviert, bevor das Ausgeben des Ausgangssignals der NLAT 382 zur Deaktivierung eines Eingangssignals des NAND-Gate führt, wobei der Invertierer 392 deaktiviert bleibt. Nun jedoch werden die NLATS gesetzt. Ein nachfolgendes Ausgeben von MATXENX aktiviert den Eingang der NIAT 380, wodurch die NLATS gelöscht werden. Die Ausgabe von TXLNKCKX, während die NLATS gesetzt sind, resultiert in der Aktivierung sämtlicher Eingänge des NAND-Gate 390, wodurch der Ausgang des Invertes 392 aktiviert wird und somit die Erzeugung eines Linkbeat initiiert wird.
Fig. 9 zeigt ein detailliertes Blockschaltbild des STATUS 304. Das STATUS 304 arbeitet im Zusammenhang mit den Signalen von der IMRSM 300, um die IMR für die Anzahl und den Typ der Ports auszugestalten. Die IMRSM 300 hat keine Kenntnis von dem bestimmten Typ der Ports und ihrer Anzahl. Das STATUS 304 überwacht die Aktivität der verschiedenen Ports, die gerade empfangen, und derjenigen, die gerade übermitteln. Somit modifiziert das STATUS 304 die für die Ports bestimmten Aktivierungssignale, um bestimmte Ports abzuwählen, z.B. um ein Übertragungsfreigabesignal an einen empfangenden Port zu deaktivieren. Das STATUS 304 weist für jeden MAU-Port des IMR 50 eine MAU-Status-Schaltung (MAUSTAT) 500 und für jeden AUI-Port eine AUI-Status-Schaltung (AUISTAT) 502 auf. Eine Status-Steuerung (STATCTL) 504 steuert den Betrieb der Schaltung MAUsTAT 500 und der Schaltung AUISTAT 502. Das STATUS 304 empfängt unter anderem die Signale TXENT, GENJAMT, ALTCSENT, TW3DONEX, RXCOLT, RESETT, TPH1 und TPH2. Das STATUS 304 erzeugt mehrere Signale, darunter CSX, ONECOLX und MLTICOLX. Mehrere MAU-Status(MAUSTAT)-Schaltungen 500, und zwar eine pro Port mit verdrillter Doppelleitung, liefern Status-Information von jedem Port und Steuer-Information zu dem ihm zugehörigen Port. In ähnlicher Weise liefert die AUI-Status-Schaltung (AUISTAT) 502 Status-Information und Steuer-Information hinsichtlich des AUI-Ports.
Fig. 10 zeigt ein detailliertes Blockschaltbild des AUISTAT 502 von Fig. 9. Das AUISTAT 502 enthält einen AUI-Trägerabfragedetektor (AUICSDET) 510, eine Unterteilungs-Zustandsmaschine (PARTSM) 512, eine Übertragungsrückgewinnungs-Steuerung (TX- RECCTL) 514, einen Übertragungsrückgewinnungs - Zähler (TXREC- CNT) 516, eine Kollisionszählbegrenzungssteuerung (CCLIMCNT) 518 und einen Kollisionszählbegrenzungszähler (CCLIMCNT) 520. Die PARTSM 512 arbeitet äquivalent mit der dem IEEE 802.3 Standard entsprechenden Zustandsmaschine, falls nicht ein Benutzer einen alternativen Erkennungsalgorithmus für die PARTSM 512 wählt.
Fig. 11 zeigt ein detailliertes Blockschaltbild der MAUsTAT 500 von Fig. 9. Die MAUsTAT 500 enthält einen MAU-Trägerabfragedetektor (MAUCSDET) 550, eine Unterteilungs-Zustandbmaschine (PARTSM) 552, eine Empfangs-Link-Zustandsmaschine (RXLNKSM) 554, einen Empfangs-Link-Detektor (RXLNKDET) 556, eine Kollisionszählbegrenzungssteuerung (CCLIMCNT) 558 und einen Kollisionszählbegrenzungszähler (CCLIMCNT) 560. Die PARTSM 552 arbeitet äquivalent mit der dern IEEE 802.3 Standard entsprechenden Zustandsmaschine, falls nicht ein Benutzer einen alternativen Erkennungsalgorithmus für die PARTSM 552 wählt.
Fig. 12 zeigt ein detailliertes schematisches Schaubild der Implementierung der Schaltung gemäß Fig. 7 für den Eingang RXLNKWTX in dem RXLNKDET 556. Die Signale LINBEAT, RESETX, RXLNKWTX, TPH1 und TPH2 werden in der NLAT 400, der NLAT 402 und dem NAND-Gate 404 derart verwendet, daß ein Mindestzeitableistungs-Signal (MINITDONE) ausgegeben wird, das anzeigt, daß eine Mindestzeitperiode zwischen LINKBEATS verstrichen ist. Ein Paar von NLATS, NUAT 410 und NLAT 412, halten einen Wert von MINITDONE, um ein gleichmäßiges Ausgangssignal statt eines vorübergehenden Ausgangsimpulses auszugeben. Ein zwei Eingänge aufweisendes NAND-Gate 420 empfängt ein Eingangssignal von einer Reihe von Invertierern 422 und 424, die über einen Eingang mit dem Ausgang eines drei Eingänge aufweisenden NOR-Gate 426 verbunden sind. Ein zwei Eingänge aufweisendes OR-Gate 430 erzeugt eine logische Summe von RXLNKWTX und ein invertiertes Ausgangssignal der NLAT 402. Das NAND-Gate 420 empfängt die logische Summe des NOR-Gate 430 an einem Eingang. Ein zwei Eingänge aufweisendes OR-Gate 432 erzeugt die logische Summe von RXLNKWTX und ein invertiertes Ausgangssignal der NLAT 412. Bei Ausgabe eines zweifach invertierten Empfangs-Linkbeat(RXLINKA)-Signals wird eine NLAT 430 getaktet, deren Dateneingang an einen bestimmten Pegel gebunden ist, der bei dem bevorzugten Ausführungsbeispiel Masse ist. Eine Synch- Schaltung 432 empfängt das aktivierte Ausgangssignal der NLAT 430, versieht es entsprechend TPH1 und TPH2 mit einer neuen Zeitsteuerung und übermittelt das Signal dem Eingang einer NLAT 434, deren Taktsignal TPH2 ist. Das NOR-Gate 426 empfängt an einem Eingang ein invertiertes Ausgangssignal der NLAT 434 (LINKBEAT). Das NOR-Gate 426 empfängt ferner RESETT und ein Signal, das angibt, daß der Port das Trägerabfragesignal (CS) empfangen hat. Die NIAT 430 weist einen Setz-Eingang auf, der mit einem einmal invertierten Ausgangssignal des NOR-Gate 426 verbunden ist.
Im deaktivierten Zustand der Eingangssignale RXLINKA, RESETX, CS und RXLNKWTX empfängt die NLAT 430 kein Takt-Eingangssignal, was dazu führt, daß der Pegel von LINKBEAT nicht definiert ist, bis RESETX ausgegeben wird. Durch die Ausgabe von RESETX wird die NLAT 430 gesetzt, wodurch LINKBEAT deaktiviert wird. Ferner bewirkt das Ausgeben von RESETX seinerseits ein Ausgangssignal des NAND-Gate 420 und des NAND-Gate 404. Durch die Aktivierung des NAND-Gate 404 wird MINTDONE nach vorgesehenen Verzögerungen der Zeitsteuerung deaktiviert. Durch die Aktivierung des NAND-Gate 420 werden die NLATS 400 und 402 gelöscht, um das invertierte Ausgangssignal der NIAT 402, das dem NAND-Gate 404 und dem OR-Gate 430 zugeführt wird, zu deaktivieren. Die Konfigurationen von RESETX, LINKBEAT und CS bewirken sämtlich gleichermaßen eine Löschung der NLATS 400 und 402, wie oben beschrieben wurde.
Die NLATS 400 und 402 werden durch Ausgeben von RXLWWWTX gelöscht. Eine nachfolgende Ausgabe von RESETX, CS oder LINKBEAT bewirkt eine Löschung der NLATS 400 und 402. Eine zweifache aufeinanderfolgende Ausgabe von RXLNKWTX deaktiviert das Ausgangssignal des NAND-Gate 404, wodurch MINTDONE ausgegeben wird und die NLATS 400 und 402 auf dem neuen Wert gehalten werden, bis sie gelöscht werden.
Fig. 13 zeigt ein Flußdiagramm der RXLNKSM 554. Die RXLNKSM 554 ist für sechs Zustände ausgelegt und bietet einen Mechanismus zur Prüfung, ob eine zu lange Periode (100 +/- so Millisekunden) nach Empfang eines Linkbeat oder einer Empfangsaktivität verstrichen ist. Bei den sechs Zuständen handelt es sich um IDLE (Schritt 916), Versagens-Prüfung (FAILCK) (Schritt 922), Link-Test-Nichtbestehen (LINKFAIL) (Schritt 850), Erweiterung des Link-Test-Nichtbestehens (LTESTX) (Schritt 884), Link-Versagens-Test (LFTEST) (Schritt 868), und Link-Versagens-Test 1 (LFTESTL) (Schritt 900).
Das Flußdiagramm von Fig. 13 zeigt insbesondere den Betrieb der RXLNKSM. Anfangs tritt die RXLNKSM 554 nach einer Hardware-Rücksetzung in den LINKFAIL-Zustand ein (Schritt 850). In dern LINKFAIL-Zustand wird bei Ausgabe eines LINKFAIL-Signals (aktiv, niedrig) der Port des IMR 50 als ein Port identifiziert, der den Link-Test nicht bestanden hat. Indem jede RXLNKSM in den LINKFAIL-Zustand versetzt wird, muß sich jeder Port bewähren, bevor er aktiviert wird. In dem LINKFAIL-Zustand wird jedoch LINKFAIL nicht ausgegeben, solange RESETX ausgegeben wird. Dies ermöglicht eine rückwirkende Kompatibilität. Der Port, der mit dem Schaltungspunkt verbunden ist, der keine Linkbeats ausgibt, wird in den LINKFAIL-Zustand versetzt, aber da das LINKFAIL-Signal nicht ausgegeben werden kann, behandelt das IMR 50 den betreffenden Port nicht so, als habe er den Link-Test nicht bestanden, und der Port führt seinen Betrieb fort. Ein Port, dessen LINKFAIL-Signal ausgegeben wird, ist nicht in der Lage, Daten auszugeben oder zu empfangen. Mit einem in Schritt 854 durchgeführten Test wird geprüft, ob irgendeine Empfangsaktivität (CS) für den Port detektiert wurde. Falls dies der Fall ist, geht RXLNKSM 554 in den Zustand LTESTX über, Schritt 884. Bei Empfang eines Linkbeat im Zustand LINKFAIL wird eine Qualifikation des Linkbeat initiiert, um festzustellen, ob die Mindestperiode zwischen den Linkbeats existiert, d.h. um zu prüfen, ob MINTDONE ausgegeben wird. Mit diesem in den Schritten 856 und 860 durchgeführten Tests wird festgestellt, ob das Linkbeat ein korrektes Linkbeat ist. Der Empfang eines korrekten Linkbeat im LINK- FALL-Zustand bewirkt einen Ubergang der RXLNKSM 554 auf LF- TEST, Schritt 868.
In dem LFTEST-Zustand wird ein Test durchgeführt, um zu prüfen, ob der Port ein Link erhalten hat und ob er deshalb imstande ist, wieder verbunden zu werden. Der IEEE 802.3 Standard definiert, daß der Empfang einer bestimmten Anzahl von Linkbeats veranlassen sollte, daß die RXLNKSM 554 einem Port das Empfangen oder Übermitteln von Daten ermöglicht. Ein Linkbeat-Zähler gibt ein Signal LCNTDONE aus, wenn er eine ausreichende Anzahl korrekter Linkbeats gezählt hat. Im LFTEST- Zustand verursacht der Empfang eines unkorrekten Linkbeat oder eine zu geringe Zeit zwischen Linkbeats einen Übergang der RXLNKSM 554 zurück in den LINKFAIL-Zustand. Der Empfang eines korrekten Linkbeat-Signals bewirkt, daß die RXLNKSM 554 zurück in den LTESTX-Zustand gelangt. Es kann jedoch möglicherweise eine zu lange Periode zwischen dem Empfang von Linkbeats verstreichen, wie mittels eines Zeitsteuerungssignals RXLNKCKX gemessen wird. RXLNKCKX wurde bereits beschrieben. Eine Ausgabe von RXLNKCKX im LTESTX-Zustand bewirkt einen Übergang der RXLNKSM 554 in den Zustand LKTESTL, Schritt 900. Der Zustand LKTESTI ist dem Zustand LKTEST grundlegend gleichwertig, jedoch mit der Ausnahme, daß bei Ausgabe von RXLNKCKX in dem LKTESTL-Zustand die RXLNKSM 554 zurück in den LINKFAIL-Zustand gelangt, da die Höchstzeit zwischen Linkbeats überschritten wurde. Ein bestimmter Übergang nach dem Empfang eines korrekten Linkbeat in dem LKTESTL-Zustand hängt von dem Status des Signais LCNTDONE ab. Eine Aktivierung von LCNTDONE bewirkt einen Übergang der RXLNKSM 554 in den LTESTX-Zustand, während eine Deaktivierung einen Übergang der RXLNKSM 554 in den LFTEST-Zustand bewirkt.
Wenn sich die RXLNKSM 554 in dem LFTEST-Zustand befindet, wartet das IMR 50 darauf, daß Aktivität, Empfang oder Übertragungen beendet werden, bevor der Port wieder neu verbunden wird, um die Einwirkung auf das Netz zu minimieren. Dabei handelt es sich um einen Wartezustand direkt vor der Freigabe. Wenn CS und TXENX (ein Signal zur Anzeige, daß der Port gerade einen Übertragungsvorgang durchführt) beide deaktiviert sind, gelangt die RXLNKSM 554 in den IDLE-Zustand, Schritt 916. Während sich die RXLNKSM 554 im IDLE-Zustand befindet, fährt sie damit fort, das eventuelle Auftreten einer zu großen Zeitperiode zwischen einer Empfangsaktivität oder dem Empfang von Linkbeats zu überwachen. Bei Ausgabe von RXLNKCKX wird die RXLNKSM 554 in einen Zustand versetzt, in dem sie das Zeitintervall prüft, nämlich FAILCK, Schritt 922. Bei nochmaliger Ausgabe von RXLNKCKX wird die RXLNKSM 554 in den LINKFAIL- Zustand versetzt, Schritt 850. Andernfalls wird bei Empfang des korrekten Linkbeat die RXLNKSM 554 in den IDLE-Zustand zurückversetzt. Ein unkorrekter Linkbeat bewirkt ein zyklisches Durchlaufen der RXLNKSM durch den FAILCK-Zustand, bis ein korrektes Linkbeat empfangen wird oder RXLNKCKX ausgegeben wird.

III. DEAKTIVIEREN DES LINKBEAT-EMPFANGS:

Der Repeater gemäß der Erfindung ist in der Lage, selektiv auf einer Pro-Port-Basis den Linkbeat-Empfang zu deaktivieren. Dies bedeutet, daß zur Aufrechterhaltung der Kompatibilität mit Schaltungspunkten, die keine erforderlichen Linkbeats erzeugen, die selektive Deaktivierung einer mit diesem Schaltungspunkt verbundenen MAU ermöglicht, daß der MAU-Port die Übertragung und den Empfang für den Schaltungspunkt aufrechterhält, obwohl die RXLNKSM 554 ansonsten einen Link-Fehler- Zustand anzeigt. Das IMR 50 empfängt Befehle an dem TESTPORT 326 durch ein bestimmtes SI-Signal. Für jeden Befehl erzeugt der TESTPORT 326 Befehlssignalshandhabungs-Op-Codes (MNTOPCA), ein Handhabungs- und Test-Strobe (MNTSTBT) und Handhabungsadressen (MNTADRA). Der MNTOPCA weist vier Bitleitungen auf: MNTOPCA(0), MNTOPCA(1), MNTOPCA(2) und MNTOPCA(3). Die STATCTL 504 des STATUS 304 empfängt die MNTADRA-Bits und dekodiert die Adressen, um ein Handhabungs-Port-Wähl(MNTPSEL)-Signal an den korrekten Port anzulegen. Geeignete Signale MNTPSEL, MNTOPCA, MNTSTBT und RESETT setzen eine Halteschaltung in einem bestimmten MAUsTAT 500, um eine Deaktivierung des Linkbeat-Empfangs anzuzeigen. Bei dem bevorzugten Ausführungsbeispiel wird durch RESETT z.B. die Halteschaltung initiiert, die eine Freigabe des Linkbeat anzeigt. Ferner reaktivieren geeignete Signale MNTPSEL, MNTOPCA, MNTSTBT und RESETT selektiv den Linkbeat-Empfang für einen bestimmten Port. Ein Ausgangssignal der Halteschaltung treibt das Signal RESETX der RXLNKSM 554. Das Signal RESETX versetzt die betreffende RXLNKSM 554 in einen Link-Fehler-Zustand, jedoch mit einem Link-Bestehens-Hinweis als Ausgangssignal. Somit arbeitet das IMR 50 aufgrund des Bestehens-Hinweises in einer solchen Weise, als ob der LINK- TEST erfolgreich gewesen wäre, jedoch muß bei einer erneuten Freigabe die RXLNKSM 554 den LINKTEST bestehen, vor ein erfolgreicher Betrieb möglich ist.
Fig. 14 ist ein detailliertes schematisches Schaubild der MAUCSDET 550 gemäß Fig. 11. Fig. 14 zeigt eine mit.600 bezeichnete Schaltung zur Linkbeat-Empfangs-Deaktivierung. Die Schaltung 600 verwendet die Signale MNTOPCA(1), MNTOPCA(2), MNTPSEL, MNTSTBT und RESETT zum Steuern eines Linktest-Freigabe-Signals (LNKTSTEN). Die Aktivierung oder Deaktivierung von LNKTSTEN beeinflußt den Zustand eines Empfangs-Rücksetz-Signals (RESETRX). Insbesondere wird durch das Setzen einer Halteschaltung, die aus einem Paar von NLATS 602 und 604 besteht, beispielsweise festgestellt, ob die RXLNKSM 554 in der Lage ist, einen Linkbeat wahrzunehmen. Durch eine Deaktivierung von LNKTSTEN wird der Linkbeat-Ernpfang deaktiviert, da RESETRX ausgegeben wird. Gemäß Fig. 11 wird in der RXLNKSM 554 und in dem RXLNKDET 556 das Signal RESETRX zu RESETX.
Fig. 14a zeigt eine detaillierte schematische Ansicht der Schaltung 600 gemäß Fig. 14. Durch bestimmte Kombinationen von MNTOPCA wird die aus der NLAT 602 und der NLAT 604 bestehende Halteschaltung gesetzt oder gelöscht, so daß der Linkbeat- Empfang selektiv auf einer Pro-Port-Basis aktiviert oder deaktiviert werden kann. Die STATCTL 504 gibt das Signal MNTPSEL selektiv an einen bestimmten Port aus, der einem bestimmten MNTADRA entspricht, so daß eine selektive Steuerung eines bestimmten Ports möglich ist.

IV. SERIELLE PORTAKTIVITÄTS-ABTASTUNG:

Mit der Funktion zur seriellen Portaktivitäts-Abtastung wird Trägerabfrage-Information über jeden Port in seriellem Format an einen Ausgangsstift (CRC) des IMR 50 übermittelt. Dieses Format ermöglicht den Zugriff auf diese Trägerabfrage-Information zwecks Knotenpunkt-Handhabung mit einer reduzierten Gruppe von Stiften. Bei dem bevorzugten Ausführungsbeispiel, bei dern acht Ports mit verdrillter Doppelleitung und ein AUI-Port vorgesehen sind, weist der CRS-Datenausgang 10 Bit-Positionen auf. Neun dieser Positionen entsprechen den Ports, wobei eine Position pro Port vorgesehen ist. Die zehnte Position ist keinem Port zugeordnet, sondern dient einfach zum Reservieren einer Bit-Zeit zur Ausgabe eines Strobe-Impulses (STR). Das IMR 50 erzeugt den Strobe-Impuis (STR) bei jeder zehnten Bit- Position des CRS-Stroms, wobei ein Satz von Trägerabfragesignalen für die Ports erstellt wird. Jede Position des CRS-Bit- Stroms außer der Position, die der STR-Position entspricht, zeigt an, ob zu irgendeinem Zeitpunkt während der letzten Abtastperiode eine Trägerabf rage für einen bestimmten Port aktiv war oder nicht.
Fig. 20 zeigt eine Implementierung des Repeaters gemäß der Erfindung, der eine Trägerabfrage-Überwachungsfunktion aufweist. Zur eindeutigen Identifizierung jeder Bit-Position ermöglicht ein Taktsignal, das mit dem internen 10-Megahertz- Takt des IMR 50 synchronisiert ist, eine Seriell-Parallel- Umsetzung eines Satzes von Trägerabfragesignalen. Das IMR 50 empfängt ein externes Taktsignal von einem externen Taktgeber 950, der bei dem bevorzugten Ausführungsbeispiel z.B. für 20 Megahertz ausgelegt ist. Ein erstes D-Flip-flop 952 synchronisiert das Takt-Ausgangssignal als ein asynchrones Rücksetz Signal. Dieses synchronisierte Rücksetzsignal wird dem IMR 50 und einem zweiten D-Flip-flop 954 zugeführt, das das externe Taktsignal empfängt. Auf diese Weise ist ein Q-Ausgangssignal des Flip-flop 954 ein 10-Megahertz-Taktsignal, das dem, internen Taktsignal des IMR 50 entspricht. Das Flip-flop 954 kann jede Bit-Position in dem seriellen Bit-Ausgangsstrom (CRS) abtasten, indem es ein Schieberegister 960 mit seinem Ausgang taktet. Durch die Ausgabe von STR wird das Schieberegister 960 in ein Register 962 geladen, womit die Seriell-Parallel-Umsetzung beendet ist.
Für jeden Port ist eine zugehörige Halteschaltung vorgesehen, die bei jeder Trägerabfrage-Aktivität gesetzt wird. Durch eine gegenseitige Verkettung sämtlicher Halteschaltungen der Ports kann auf sämtliche Werte der Halteschaltungen zugegriffen werden, und diese können dem seriellen Bit-Strom hinzugefügt werden. Ein Token läuft zyklisch durch die Ports und bewirkt, daß die Halteschaltung jedes bestimmten Ports ihren Wert einer seriellen Datenschaltung hinzufügt, so daß dieser schließlich als CS ausgegeben wird. Ein Port, der keinen Token aufweist, gibt einfach Daten von einem vorherigen Port an einen nachfolgenden Port aus. Nachdem die Halteschaltung ihren gespeicherten Wert als Reaktion auf das Token dem Bit-Strom hinzugefügt hat, bewirkt das Token ein Rücksetzen der Halteschaltung, falls der Port nicht mit der Trägerabfrage-Detektion fortfährt. Andernfalls bleibt die Halteschaltung unverändert bis zu der nächsten Abtastperiode, wenn das Token zyklisch durchläuft.
Eine in Fig. 14 gezeigte Schaltung 650, die in dem MAUCSDET 550 gemäß Fig. 14 enthalten ist, ist insbesondere eine gattungsspezifische Schaltung zum Empfang eines Tokens (Ausgabe eines Trägerabf rage-Master-Strobe in "CSMSTBI") zum Abfragen einer Halteschaltung, die aus der NLAT 652 und der NLAT 654 besteht. Durch die Ausgabe eines Trägerabfragesignals (CS) für den bestimmten Port wird die Halteschaltungskombination der NLAT 652 und der NLAT 654 gesetzt. Die Ausgabe von CSMSTBI veranlaßt die Logik-Gate-Kombination 656 dazu, den Status der NLATS 652 und 654 als Trägerabfrage-Handhabungs-Ausgangssignal (CSMO) auszugeben. Die Deaktivierung von CSMSTBI veranlaßt die Logik-Gate-Kombination 656 dazu, das Trägerabfrage-Handhabungs-Eingangssignal (CSMI) direkt an CSMO auszugeben, wobei CSMI das CSMO des unmittelbar vorhergehenden Ports ist. Das ausgegebene Signal CSMSTBI läuft durch eine NLAT 660 und eine NLAT 662, damit das Trägerabfrage-Master-Strobe-Ausgangssignal (CSMSTBO) einen Taktzyklus (Ausgabe aufeinanderfolgender Impulse TPH1 und TPH2) nach der Ausgabe von CSMSTBI ausgegeben wird. Das ausgegebene Signal CSMO wird jedoch nicht durch mittels einer Halteschaltung verbreitet, wobei die Kettenverbindung zum Verbreiten des Halte-Status jedes Ports dient. Wie Fig. 9 am deutlichsten zeigt, wird das Signal CSMO eines bestimmten Ports das Signal CSMI eines unmittelbar nachfqlgenden Ports. Das gleiche gilt für das Signal CSMSTBO eines Ports, das das Signal CSMSTBI des unmittelbar nachfolgenden Ports wird. Dieses Token-System arbeitet für sämtliche Ports in dieser Weise.
Fig. 15 zeigt ein Schaltbild des AUICSDET 510 gemäß Fig. 10. Der AUICSDET 510 initiiert das Token beim Rücksetzen, addiert den Zehnt-Raum-Impuis dem seriellen Trägerabfrage-Bit-Strom hinzu, der die Ports durchlaufen hat, und kanalisiert den endgültigen Bit-Strom und sein zugehöriges Strobe als CRST (nachfolgend PADCRS) bzw. STBT (nachfolgend PADSTB) zu dem TESTPORT 326.
Der AUICSDET 510 enthält eine Schaltung 700 zum Initiieren eines ersten Tokens an einen ersten Port nach dem Rücksetzen Dieses erste Token ist CSMSTBO in wird in den ersten Port in der Reihe eingegeben. Die Schaltung 700 weist sämtliche Funktionen der Schaltung 650 des MAUCSDET 550 auf und enthält die Token-Initiierungs-Funktion, die Impuis-Hinzuaddierung, und extrahiert ein Strobe, das als das Strobe für den TESTPORT sämtliche Ports durchlaufen hat. Gemäß Fig. 9 wird das Signal CSMSTBO des AUISTAT 502 das Anfangs-Strobe-Signal (STBE), das einer ersten MAUsTAT 500 als CSMSTBI zugeführt wird.
Eine NLAT 702 und eine NLAT 704 speichern das Aquivalent der Trägerabfrage für einen AUI-Port, d.h. DI. Diese NLATS 702 und 704 entsprechen den NLATS 652 und 654 der Schaltung 650 gemäß Fig. 14. Der AUICSDET 510 gibt den aus dem CSMI-Eingang empfangenen Bit-Strom an das CRST-Signal weiter, bis das Token von dem letzten MAUSATAT 500 eintrifft. Bei Ausgabe von CSMSTBI wird der in den NLATS 702 und 704 gespeicherte Wert an CRST zugeteilt. Nach einem Takt durchläuft das Token ein Paar von NLATS, NLAT 710 und NLAT 712. Ein zweites Paar von NLATS, NLAT 714 und NLAT 716, führt eine Neumituerung der Token zu den Ports durch, und zwar durch Ausgabe von CSMSTBO an den ersten MAUSTAT 500. Eine NLAT 720 tastet das die NLATS 710 und 712 durchlaufende Strobe ab, um das Signal STBT zu erzeugen, welches anzeigt, daß das Token sämtliche Ports abgetastet hat und daß das Ausgangssignal des CRS-Stiftes einen kompletten Satz bildet.
Fig. 16 zeigt ein Blockschaltbild des TESTPORT 326, der ein Testport-I/O (TESTIO) 750 und eine Test-Logik 752 enthält. Das TESTIO empfängt die Signale CRST und STBT von dem AUICSDET 510 des STATUS 304 und setzt sie in Signale um, die auf die Ausgangsstifte gesteuert werden.
Fig. 17 zeigt ein schematisches Schaubild des TESTIO 750 zur Veranschaulichung des Umsetzens der Signale CRST und STBT in die Signale PADCRS bzw. PADSTB.

V. DIE PHASENAUFGESCHALTETE SCHLEIFE:

In dem Repeater gemäß der Erfindung wird eine phasenaufgeschaltete Schleife PLL verwendet, um Takt- und Daten-Information zu dekodieren und zu extrahieren. Traditionell wurde jedem Port eine PLL-Schleife zugeteilt, wenn die MAU und der Repeater diskrete Einheiten waren. Aufgrund der Integration der MAU- und Repeater-Funktionen kann das IMR 50 eine PLL- Schleife aufihre sämtlichen Ports verteilen. Dies ist möglich, da nur ein einziger Port ein zur Dekodierung zu irgendeinem bestimmten Zeitpunkt vorgesehenes Paket gültig empfangen kann. Somit können sämtliche Daten-Eingangssignale aus den verschiedenen Ports zusammen gemultiplext und in die einzige PLL-Schleife eingegeben werden. Falls Mehrfach-Ports den Gebrauch der PLL-Schleife zu einem einzigen Zeitpunkt verlangen, steht ein Kollisionszustand bevor. Deshalb kann das IMR 50 durch Überwachen sämtlicher Trägerabfragesignale und Deaktivieren der PLL-Schleife bei Ausgabe mehr als eines einzigen Trägerabfragesignals die einzige PLL-Schleife effektiv aufteilen.
Fig. 18 zeigt ein Blockschaltbild des RXBCKEND 322 in dem IMR 50. Geräuschunterdrückungs-Receiver für die AUI (AUIRCVSQ 800) und die Empf angsdaten jedes Ports mit verdrillter Doppelleitung (RDRCVSQ 802) liefern Trägerabfragesignale an einen Trägerabfragemultiplexer (CSMUX) 804. Der CSMUX 804 reagiert auf ein das IMR 50 steuernde Signal, indem er aufgrund einer detektierten Kollision eine Jam-Sequenz erzeugt, nämlich GEN- JAMT. Der STATUS 304 empfängt ferner Trägerabfrage-Information und übermittelt diese Information an die IMRSM 300, wodurch diese veranlaßt wird, bei Detektion einer Mehrfach-Trägerabfrage-Aktivität das Signal GENJAMT auszugeben. Das IMR 50 enthält eine Schleifenrückführungs-Testoption, die, wenn sie aktiviert ist, eine Ausgabe von LOOPBCKX bewirkt. Ein Daten- Multiplexer (DATMUK) 810 empfängt ein Daten-Eingangssignal von jedem der Ports und gibt ein bestimmtes Datensignal des gewählten Ports an einen IMR-Dekodierer (IMRDEC) 812 aus, der die PLL-Schleife enthält. Der CSMUX 804 und der DATMUX 810 erzeugen im wesentlichen ein logisches Produkt sämtlicher Trägerabfragesignale einerseits und sämtlicher Eingangsdaten andererseits. Für den CSMUX 804 wird durch jedes qualifiziertes Trägerabfrage-Eingangssignal ein Ausgangssignal (OUT) an den IMRDEC 812 ausgegeben. Der IMRDEC 812 unternimmt als Reaktion auf das Signal OUT des CSMUX 804 den Versuch, sich auf ein Ausgangssignal OUT des DATMUX 810 auf zuschalten und dieses zu dekodieren. PLL-Schleifen sind auf dem Gebiet generell weithin bekannt.
Die PLL-Einrichtung arbeitet durch Auf schalten auf ein Referenzsignal, dessen Nennf requenz derjenigen des Eingangs-Paketsignals entspricht. Bei Detektion eines Eingangs-Paketes schaltet sich die PLL-Einrichtung auf das Eingangs-Paket auf. Dadurch extrahieren die von der PLL-Einrichtung erzeugten Taktsignale ein eingebettetes Taktsignal aus dem Eingangs-Paket, das seinerseits die Daten aus dem Eingangs-Paket extrahiert.
Wenn mehr als ein einziger Port das Eingangs-Paket empfängt, gibt der CSMUX 804 weiterhin sein OUT-Signal an den IMRDEC 812 aus, so daß der IMRDEC versucht, die Information aus dem Signal OUT des DATMUX 810 zu dekodieren. Bei zwei oder mehr überlappenden Daten-Eingangssignalen ist die einzige PLL-Einrichtung nicht imstande, sich zuverlässig aufirgendein bestimmtes Signal auf zuschalten, und somit kann die PLL-Einrichtung keine Daten extrahieren. Da einander überlappende Signale aus dem Ausgang des DATMUX 810 auf einen Kollisionszustand hinweisen, braucht die PLL-Einrichtung keine Daten zu dekodieren. Nach bestimmten Zeitverzögerungen gibt die IMRSM 300 das Signal GENJAMT aus, das zu einem Override(OVERRIDE)-Eingangssignal für den CSMUX 804 wird. Die Ausgabe von OVERRIDE bewirkt die Deaktivierung des Signais OUT (das zu einem Trägerabfragefreigabe-Signal (CARRSEN) wird) von dem CSMUX 804 an den IMRDEC 812 ungeachtet irgendeines Trägerabfragesignals. Wenn das Signal CARRSEN deaktiviert ist, schaltet sich der IMRDEC 812 auf sein Referenzsignal auf, bis das Signal CARRSEN erneut ausgegeben wird. Die Ausgabe von GENJAMT initiiert die Jam-Sequenz-Erzeugung für sämtliche Schaltungspunkte und veranlaßt diese zum Beendigen ihrer Ubertragung an das IMR 50, und deaktiviert somit sämtliche Trägerabfragesignale, wobei eine anschließende Ausgabe eines oder mehrerer Trägerabfragesignale eine erneute Ausgabe von CARRSEN bewirkt.
Weiter oben wurde bei der Beschreibung des CSMUX 804 und des DATMUX 810 der Ausdruck "qualifiziertes Signal" verwendet. Die Qualifikation jedes Trägerabfragesignals in den CSMUX 804 oder des Daten-Eingangssignals in den DATMUX 810 resultiert aus einem logischen Produkt des Signais und einem port-spezifischen Freigabesignal. Jeder MAUCSDET 550 des STATUS 304 gibt ein port-spezifisches Signal MAURXENX aus, das anzeigt, ob ein Port zum Empfang von Daten in der Lage ist, z.B. ob die PARTSM 552 den Port aufgeteilt hat. Eine Aufteilung eines bestimmten Ports bewirkt eine Deaktivierung von MARXEN(x) (MAURXENX für den Port x). Der CSMUX 804 und der DATMUX 810 qualifizieren sich jeweils für ein bestimmtes Eingangssignal, indem sie ein logisches Produkt des bestimmten Eingangssignals und des diesem Signal zugehörigen MARXENX-Signals erzeugen. Wenn z.B. MARXEN3 deaktiviert ist, ist CS für Port 3 nicht in der Lage, CARRSEN an den IMRDEC 812 auszugeben, und zudem können die Daten von Port 3 nicht an dem OUT des DATMUX 810 erscheinen.
Fig. 19 zeigt eine detaillierte schematische Darstellung des CSMUX 804. INX empfängt jeweils ein Trägerabfragesignal von dern Port x. ENABX empfängt das zugehörige MARXEN-Signal des Port x. Wie der Leser verstehen wird, wird bei Ausgabe irgendeines INX und seines zugehörigen ENABX das Signal OUT ausgegeben. Zusätzlich wird bei Ausgabe des Signals OVERRIDE, das von dern Signal GENJAMT abgeleitet ist, das Signal OUT deaktiviert, und zwar ungeachtet des Status irgendeiner Kombination von INX und ENABX. LOOPBKX ist ein Test-Modus, der für die Erfindung nicht unbedingt erforderlich ist.

VI. SCHLUSSBEMERKUNG:

Die IMR-Einrichtung gemäß der Erfindung bewirkt eine effektive Aufteilung von Ressourcen auf mehrere Ports, die mit einem Repeater in eine einzige diskrete Einrichtung integriert sind. Die IMR-Einrichtung schafft einen einzelnen physischen Zeitgeber, der an die Ports Signale ausgibt, welche eine effiziente Durchführung der Linktest-Funktion und der Linkbeat-Erzeugung ermöglichen. Die IMR-Einrichtung ist in der Lage, die Empfangs-Linktest-Funktion selektiv auf einer Pro-Port-Basis zu deaktivieren und zu aktivieren. Die IMR-Einrichtung enthält einen Mechanismus, um die jedem Port zugeordneten internen Trägerabfragesignale über zwei Stifte in Verbindung mit einem geeigneten Signal zu verzeichnen. Sämtliche Ports teilen sich eine einzige PLL-Schleife. Vorstehend wurde ein Ausführungsbeispiel eines Receivers gemäß der Erfindung detailliert beschrieben; es sind jedoch verschiedenartige Alternativen, Modifikationen und äquivalente Ausgestaltungen möglich, und die Erfindung umfaßt sämtliche derartigen Alternativen, Modifikationen und äquivalenten Ausgestaltungen, die innerhalb des Umfangs der Ansprüche liegen.

Claims

1. Schaltung (328) zum Bestimmen, ob das zwischen einem ersten und einem zweiten Eingangssignal verstrichene Zeitintervall ein vorbestimmtes Intervall überschreitet, mit:

einem Zeitsteuerungssignalgenerator, der Zeitsteuerungssignale erzeugt, die um das vorbestimmte Intervall voneinander beabstandet sind,

einem Flip/Flop (375) mit einem Setz-Eingang (S), einem Rücksetz-Eingang (R) und einem Ausgang (Q), und

einem UND-Gatter (377) mit einem ersten Eingang, der mit dem Ausgang (Q) des Flip/Flops (375) verbunden ist, und mit einem zweiten Eingang,

wobei der Setz-Eingang (5) derart geschaltet ist, daß er samtuche Zeitsteuerungssignale empfängt,

dadurch gekennzeichnet, daß der Rücksetz-Eingang (R) derart geschaltet ist, daß er beide Eingangssignale empfängt, und der Setz-Eingang (5) mit dem zweiten Eingang des UND- Gatters (377) verbunden ist,

wobei das Flipiflop bei Empfang eines Zeitsteuerungssignals an dem Setz-Eingang (5) einen ersten Ausgangspegel an dem Ausgang (Q) erzeugt, und bei Empfang eines Eingangssignals an dem Rücksetz-Eingang (R) einen Ausgangspegel erzeugt, der dern logischen Komplement des ersten Ausgangspegels entspricht,

und, falls der Setz-Eingang (5) und folglich der zweite Eingang des UND-Gatters (377) ein zweites Zeitsteuerungssignal empfangen, während der erste Ausgangspegel an dem Ausgang (Q) und somit an dem ersten Eingang des UND-Gatters (377) anliegt, das UND-Gatter (377) ein Ausgangssignal erzeugt, das dem zweiten Zeitsteuerungssignal entspricht,

wobei das Eintreffen eines Ausgangssignals an dem Ausgang des UND-Gatters (377) anzeigt, daß das zwischen dem ersten und dem zweiten Eingangssignal verstrichene Zeitintervall das vorbestimmte Zeitintervall überschreitet.

2. Verfahren zum Bestimmen, ob das zwischen einem ersten und einem zweiten Eingangssignal verstrichene Zeitintervall ein vorbestimmtes Intervall überschreitet, mit den folgenden Schritten:

Erzeugen von Zeitsteuerungssignalen mit dem vorbestimmten Intervall,

Empfang sämtlicher Zeitsteuerungssignale an einem Setz- Eingang (5) eines Flip/Flops (375), dessen Ausgangssignal von einem ersten Eingang eines UND-Gatters (377) empfangen wird,

dadurch gekennzeichnet, daß eine kontinuierliche Serie der Zeitsteuerungssignale erzeugt wird und daß das Flip/Flop (375) auf jedes Zeitsteuerungssignal hin an seinem Ausgang (Q) einen ersten Ausgangspegel erzeugt, und daß das Verfahren ferner die folgenden Schritte aufweist:

Empfangen sämtlicher Zeitsteuerungssignale an einem zweiten Eingang des UND-Gatters (377),

Empfangen des ersten und des zweiten Eingangssignals an einem Rücksetz-Eingang (R) des Flip/Flops (375) und, auf den Empfang eines Eingangssignals hin, Erzeugen eines Ausgangspegels, der dern logischen Komplement des ersten Ausgangspegels entspricht, und

falls der Setz-Eingang (5) und der zweite Eingang des UND- Gatters (377) ein Zeitsteuerungssignal empfangen, während das Flip/Flop (375) den ersten Ausgangspegel an dem Ausgang (Q) erzeugt, Liefern eines dem zweiten Zeitsteuerungssignal entsprechenden Ausgangssignals von dem UND- Gatter (377), um anzuzeigen, daß das zwischen dem ersten und dem zweiten Eingangssignal verstrichene Zeitintervall das vorbestimmte Zeitintervall überschreitet.