DE2856483C2 - - Google Patents

Description

Die Erfindung betrifft eine Verbindungseinheit für ein Multicomputer­ system mit mehreren Datenverarbeitungssystemen, unter denen Informationen übertragen werden sollen, wobei jedes Datenverarbeitungssystem ein Interface (Schnittstelle) und eine Interface-Schaltung enthält, über die es mit einer Steuerung mit einem gemeinsamen Speicher verbunden ist.

Ein Multicomputersystem dieser Art ist aus US-Z "Computer", April 1977, S. 67 bis 75 bekannt.

Im folgenden werden die Begriffe "Datei" und "verteiltes beziehungsweise aufgeteiltes Datenverarbeitungssystem" benutzt. Unter "Datei" wird eine organisierte Sammlung von Informationen verstanden, die für einen bestimmten Zweck vorgesehen ist. Bei­ spielsweise kann eine "Datei" einen Satz von Programm-Befehlen zur Benutzung durch ein Datenverarbeitungssystem oder einen Block von Daten, die abhängig von den in einer anderen Datei gespeicherten Befehlen verarbeitet werden, beinhalten. Im Zusammenhang mit der Erfindung wird die Datei durch einen eindeutigen Identifizierer spezifiziert. Dieser Identifizierer ist eine allgemeine Bezeichnung, welche die Person, die die Datei herstellt bzw. bildet, für diesen bestimmt. Für den Begriff "Datei" kann auch die Bezeichnung "Datengruppe" gewählt werden.

Ein "verteiltes Datenverarbeitungsnetzwerk" enthält miteinander verbundene Datenverarbeitungssysteme. Solch ein Netzwerk zeichnet sich dadurch aus, daß jedes Datenverarbeitungssystem unabhängig von den übrigen Systemen arbeitet und dennoch die Kapazität hat, Dateien zu einem beliebigen anderen System in dem Netzwerk zu übertragen.

Datenverarbeitungssysteme wurden bisher so miteinander verbunden, daß sie als verteilte bzw. aufgeteilte Datenverarbeitungsnetzwerk arbeiten. Bei dem einfachsten Netzwerkaufbau sind zwei Datenver­ arbeitungssysteme durch eine Verbindungsschaltung miteinander verbunden. Diese Art von Zwischenverbindung befähigt verschiedene Einrichtungen, mit jedem Datenverarbeitungssystem verbunden zu werden und unabhängig mit diesem System zu arbeiten, während die Verbindung Dateien zwischen den Systemen überträgt (die "Dateien" werden im folgenden Datengruppen bezeichnet). Somit werden die Dateien bzw. Datengruppen redundant gesichert. Derart verteilte Datenverarbeitungsnetzwerke werden als wiederholende Netzwerke bezeichnet. Diese Netzwerke sind einfach auszuführen, wenn zwei Datenverarbeitungssysteme zusammengeschaltet werden. Wenn jedoch versucht wird, ein wiederholendes Netzwerk mit drei oder mehr Systemen aufzubauen, wird die Zwischen­ verbindung und die erforderliche Steuerprogrammierung für den Betrieb des Netzwerkes außerordentlich komplex. Solche sich wiederholenden bzw. replizierenden Netzwerke tendieren vom praktischen Standpunkt dazu, auf Netzwerke begrenzt zu sein, die nur unabhängige Datenverarbeitungssysteme enthalten.

Ein weiterer Versuch, Datenverarbeitungssysteme in verteilten Datenverarbeitungsnetzwerken zu verbinden, besteht in der Verbindung von zwei oder mehr Datenverarbeitungssystemen in einer Master-Slave-Beziehung. Bei einer speziellen Ausführung wirkt ein Datenverarbeitungssystem ausschließlich als Master-System. Alle übrigen Datenverarbeitungssysteme sind als Slave-Systeme an das Master-System angeschlossen. Das Master-System steuert alle Nachrichtenverbindungen zwischen den einzelnen Slave- Systemen.

Wenn das Master-System ein spezielles Datenverarbeitungssystem ist, wird jedoch viel der Redundanz in dem replizierten System verloren. Wenn das Master-System gestört ist und seine Operation beendet, ist ersichtlicherweise das gesamte Netzwerk nicht mehr betriebsfähig. Bei einer anderen Master-Slave-Anordnung sind alle Datenverarbeitungssysteme parallel geschaltet, jedoch ist ein System zusätzlich programmiert, um als Master-System zu arbeiten. Dies reduziert die Anfälligkeit gegenüber Störfunktionen, da das Master-Programm an jedes andere Datenverarbeitungssystem des Netzwerkes übertragen werden kann. Das kombinierte "Laden" eines Datenverarbeitungssystems, welches zusätzlich als Master-System arbeitet, kann jedoch zu einer Überlastung des Master-Systems führen. Jede derartige Überladung bzw. Überlastung, welche die Operation des Master-Systems beeinträchtigt, verringert den Gesamtwirkungsgrad des gesamten Netzwerkes.

Bei großen und komplexen, verteilten Datenverarbeitungssystemen sind den einzelnen Datenverarbeitungssystemen ein Haupt-RAM- Speicher oder ein Teil dieses Speichers zugeordnet. Komplexe Schaltkreise verbinden verschiedene Speichermodule, welche den Hauptspeicher ergeben, eine Vielzahl von zentralen Verarbeitungseinheiten und eine Vielzahl von Eingabe/Ausgabe-Steuereinheiten. Diese Netzwerke erfordern auch eine umfangreiche Programmierung für die Steuerung und eine Entscheidung über eine Vielzahl gleichzeitiger Anforderungen für den Zugriff zu einem speziellen Speicher von sowohl den zentralen Verarbeitungseinheiten (CPU) und den Eingabe-/Ausgabe- Einheiten, um ein "Wettrennen" beim Zugriff zu dem gemeinsamen Teil des Hauptspeichers zu verhindern. Dies kommt zu den Aufwendungen eines verteilten Datenverarbeitungsnetzwerkes hinzu.

Da die Steuerprogramme bei den vorstehend erwähnten Versuchen komplexer werden, erfordern sie mehr Zeit für Verarbeitung. Diese Steuerprogramme führen jedoch organisatorische Operationen aus, die Zeit erfordern, so daß sie daher nicht Verarbeitungsprogrammen zugeordnet werden können, die einen brauchbaren Ausgang liefern. Die Erhöhung der Zeit zur Verarbeitung dieser Steuerprogramme bewirken daher, daß die Datenverarbeitungssysteme wesentlich langsamer laufen; dies bedeutet, daß die Verarbeitungszeit für Programme in dem verteilten Datenverarbeitungsnetzwerk größer als die Zeit ist, die erforderlich wird, falls ein einziges Daten­ verarbeitungssystem das gleiche Programm auf einer vorgegebenen Basis verarbeitet.

Es ist deshalb Aufgabe der Erfindung, eine Verbindungseinheit für ein Multicomputersystem der eingangs genannten Art unter möglichst weitgehender Vermeidung von Nachteilen und Schwierigkeiten der erwähnten Art derart zu verbessern, daß die Datenverarbeitungssysteme mit der Abwicklung des Informationsaustausches möglichst wenig belastet werden und daß für die genannte Abwicklung nur eine einfach realisierbare zusätzliche Schaltung erforderlich ist.

Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Patentanspruchs 1 gelöst. Eine vorteilhafte Weiterbildung der Erfindung ist Gegenstand des Patentanspruchs 2.

Besondere Vorteile der Erfindung sind darin zu sehen, daß einerseits Schwierigkeiten vermieden werden können, die sich bei vielen gleichzeitigen Zugriffen zu dem gemeinsamen Speicher ergeben können, indem jeweils nur einem Prozessor ein Zugriff ermöglicht wird, und daß andererseits die erfindungsgemäße Verbindungseinheit unteilbar Prüf- und Einstelloperationen ermöglicht, selbst wenn kein derartiger unteilbarer Befehl in dem Prozessor vorhanden ist, oder wenn keine derartige unteilbare Operation auf dem Bus des Prozessors vorhanden ist, oder wenn keine Möglichkeit besteht, eine derartige unteilbare Operation auf einen gemeinsamen Speicher zu erweitern. Derartige unteilbare Operationen sind auch von Bedeutung hinsichtlich der Vermeidung von Konflikten im symmetrischen Multicomputersystem, und zwar nicht hinsichtlich der eventuellen Übertragung von Daten, sondern im Zusammenhang mit der Steuerung derartiger Übertragungen, nämlich im Hinblick auf eindeutige Bezeichnungen der Datengruppen, Verriegelungen von Datengruppen, Puffer-Verarbeitung etc.

In vorteilhafter Weiterbildung kann ferner die Leistungsfähigkeit des Multicomputersystems durch die Verwendung von zwei unabhängig gesteuerten Speicher mit unabhängigem Zugriff weiter erhöht werden, wobei einer der beiden Speicher zur Steuerung der Koordination dient, wenn die Anzahl von Zyklen klein aber häufig wiederkehrend ist und ein schneller Zugriff von Interesse ist. Der andere Speicher dient zur Übertragung von Datengruppen, wenn die Anzahl von Zyklen groß und sequentiell ist aber selten auftritt und ein schneller Zugriff weniger bedeutend ist.

Die Erfindung schafft daher eine Einheit zur Verbindung einer Vielzahl von Datenverarbeitungssystemen, welche eine elektronische Schaltung enthält, die zu einer größeren Flexibilität bei der Vorbereitung der Steuerprogramme führt. Die erfindungsgemäße Einrichtung zur Verbindung einer Vielzahl von Datenverarbeitungssystemen läßt sich einfach ausführen und verwenden. Außerdem wird durch die erfindungsgemäße Einheit erreicht, daß die Verarbeitungszeit für die Steuerprogramme auf ein Minimum reduziert wird.

Gemäß einem Ausführungsbeispiel der Erfindung ist jedes Datenverarbeitungssystem in einem verteilten bzw. ausgebreiteten Datenverarbeitungsnetzwerk mit einer Verbindungseinheit verbunden. Wenn ein spezielles Datenver­ arbeitungsnetzwerk die Übertragung einer Datengruppe (Datei) fordert, fordert sie einen Zugriff zu der Verbindungseinheit an. Wenn der Zugriff durch die Verbindungseinheit gewährt wird, wird die exklusive Steuerung über die Verbindungseinheit an das die Anforderung stellende Datenverarbeitungssystem übertragen. Das anfordernde System überträgt dann die Information in einen Abschnitt des Speichers in der Steuerung, zu der durch alle anderen Datenverarbeitungssysteme in dem Netzwerk ein Zugriff möglich ist. Wenn die Information in dem Speicher gespeichert ist, kann das System mit der exklusiven Steuerung die Verbindungseinheit veranlassen, die Operationen des Systems zu unterbrechen, zu dem die Information gesandt wurde. Daraufhin fordert das übrige System eine Steuerung für Verbindungseinheit an, wodurch die Information zurückerhalten und verarbeitet wird.

Im folgenden wird eine bevorzugte Ausführungsform der Verbindungseinheit anhand der Zeichnung zu Erläuterung weiterer Merkmale beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild eines verteilten Datenverarbeitungsnetzwerkes gemäß einem Ausführungsbeispiel der Erfindung,

Fig. 2A bis 2D vier bestimmte Register, die jeder Interface- Schaltung nach Fig. 1 zugeordnet sind,

Fig. 3 ein detailliertes Blockschaltbild des Steuerabschnittes der Steuerung und des entsprechenden Steuerabschnitts der Interface-Schaltung nach Fig. 1,

Fig. 4 ein detailliertes Blockschaltbild des Datenabschnittes der Steuereinheit und des entsprechenden Datenabschnitts der Interface-Schaltung nach Fig. 1,

Fig. 5 ein detailliertes Blockschaltbild des Hauptleitungs-Steuerabschnitts der Interface-Schaltung nach Fig. 1, und

Fig. 6 ein detailliertes Blockschaltbild der Grundanordnung der Interface-Schaltung einer Primärrechner-Interface-Schaltung.

Fig. 1 zeigt ein verteiltes Datenverarbeitungsnetzwerk, das drei Datenverarbeitungssysteme enthält, die mit 10, 11 und 12 bezeichnet sind. Das System 12 repräsentiert ein Datenverarbeitungssystem "n", wobei "n" der maximalen Zahl an Datenverarbeitungssystemen entspricht, die in dem Netzwerk zusammengeschaltet werden können. Der bestimmte Aufbau jedes Datenverarbeitungssystems des Netzwerkes hängt von der jeweiligen Anwendung dieses Systems ab. Jedes Datenverarbeitungssystem enthält typischerweise als Minimum die Einheiten, die in dem Datenverarbeitungssystem 10 dargestellt sind. Diese Einheiten beinhalten eine zentrale Recheneinheit 13, die über eine System-Hauptleitung (Bus) 14 mit einer RAM-Einheit 15 (Random-Speicher) in Verbindung steht und eine oder mehrere periphere Einheiten 16. Eine periphere Einheit kann Eingabe-Ausgabe- Einrichtungen, wie beispielsweise Fernschreiber und Video-Wieder­ gabeeinrichtungen mit Tastatur, Ausgangseinrichtungen, wie beispielsweise Zeilendrucker und sekundäre Speichereinrichtungen, beispielsweise Plattenspeicher, aufweisen. Die übrigen Datenver­ arbeitungssysteme in Fig. 1 haben ähnlichen Aufbau.

Gemäß Fig. 1 enthält eine nach der Erfindung aufgebaute Verbindungseinheit 17 mehrere Schaltungen. Eine Primärrechner-Interface- Schaltung ist an jedes Datenverarbeitungssystem des Netzwerkes angeschlossen. Nach Fig. 1 sind dies die Schaltungen 20, 21 und 22. Im folgenden wird auf die Primärrechner-Interface-Schaltung 20 Bezug genommen; diese Schaltung ist an die Systemhauptleitung 14 angeschlossen und bewirkt daher eine Trennung zwischen der Verbindungseinheit 17 und dem Datenverarbeitungssystem 10. Jede der Primärrechner-Interface-Schaltungen 20, 21 und 22 ist auch an eine entsprechende der Interface-Schaltungen 23, 14 und 15 über Hauptleitungen 30, 31 und 32 angeschlossen. Jede Interface-Schaltung enthält mehrere Abschnitte; die Interface-Schaltung 23 ist in derartige Abschnitte unterteilt: Ein Steuerabschnitt 23B für die Hauptleitung (Bus), die mit der Hauptleitung (Bus) 30 verbunden ist, einen Steuerabschnitt 23C, der an den Bus-Steuerabschnitt 23B angeschlossen ist und einen Datenabschnitt 23D, der ebenfalls an den Bus-Steuerabschnitt 23B angeschlossen ist.

Jede der Steuer- und Datenabschnitte, wie beispielsweise die Abschnitte 23C und 23D, sind an eine Steuerschaltung 33 angeschlossen. Die Steuerschaltung 33 enthält einen Steuerabschnitt 34; eine Hauptleitung (Bus) 35 verbindet den Steuerabschnitt 34 mit jedem Steuerabschnitt der Interface-Schaltung, beispielsweise dem Steuerabschnitt 23C. Auf ähnliche Weise steht ein Datenabschnitt 36 mit jedem Datenabschnitt der Interface-Schaltung in Verbindung, beispielsweise über eine Leitung 37 mit dem Datenabschnitt 23D.

Jedes Datenverarbeitungssystem in dem in Fig. 1 gezeigten Netzwerk arbeitet unabhängig von den übrigen Datenverarbeitungssystemen. Dies bedeutet, daß jedes System auf die Programme anspricht, die im eigenen Speicher gespeichert sind, sowie auf Signale, die von und zu den eigenen peripheren Einrichtungen übertragen werden. Die Verbindungseinheit 17 ist an alle Datenverarbeitungssysteme angeschlossen. Daher befähigt sie jedes Datenverarbeitungssystem bei einer Anfrage zur Übertragung einer Datengruppe zu oder von einem anderen System (Zielsystem) des Netzwerks. Eine Übertragung wird eingeleitet, wenn das anfragende System die Steuerung entweder des Steuerabschnittes 34 oder des Datenabschnittes 36 in der Einheit 17 anfordert. Wenn die Verbindungseinheit 17 dem anfragenden System die Steuerung gewährt, überträgt das anfragende System die Information zu dem entsprechenden der Steuer- und Datenabschnitte 34 und 36. Das anfragende System kann dann die Operationen des Zielsystems unterbrechen.

Wenn das Datenverarbeitungssystem 10 als Teil seiner Operation z. B. die Übertragung einer Datengruppe zu dem Datenverarbeitungssystem 11 erfordert, stellt es ein anforderndes System dar und gibt eine Anforderung zur Steuerung über den Steuerabschnitt 34 ab. Die Interface-Schaltung 20 führt diese Anforderung zur Interface- Schaltung 23 über die Hauptleitung 30 und in den Steuerabschnitt 23C. Der Steuerabschnitt 34 der Steuerung 36 entscheidet über die laufenden Anforderungen zur Steuerung und erkennt eine derartige Anforderung. Wenn die Steuerschaltung 33 die Steuerung dem System 10 gewährt, überträgt der Steuerabschnitt 34 und der Steuerabschnitt 23C ein Signal zurück zur Primärrechner-Interface- Schaltung 20, um den Datenverarbeitungssystem anzuzeigen, daß es die exklusive Steuerung über die Verbindungseinheit 17 hat.

Das Datenverarbeitungssytem 10 spezifiziert dann, welches Daten­ verarbeitungssystem als "Zielsystem" die Datengruppe empfangen soll und führt andere Steuerfunktionen durch Übertragung von Information zu und von dem Steuerabschnitt 34 durch, da der Steuerab­ schnitt 34 Information über jedes System in dem Netzwerk enthält. Wenn alle diese Informationen übertragen sind, gibt das anfordernde System 17 die Steuerung über den Steuerabschnitt 34 auf und fordert die exklusive Steuerung über den Datenabschnitt 36 an. Ein analoger Prozeß überträgt die exklusive Steuerung auf das Datenverarbeitungssystem 10. Dann wird die zu übertragende Datengruppe durch die Primärrechner-Interface-Schaltung 20 über die Leitung 30, durch den Hauptleitungs-Steuerabschnitt 23B und den Datenabschnitt 23D und über die Hauptleitung 37 in den Datenabschnitt 36 geleitet. Wenn die Übertragung beendet ist, ergibt sich eine Wechselwirkung zwischen der Steuerschaltung 33 und der Interface-Schaltung 24, um dem Zielsystem, d. h. dem Datenverarbeitungssystem 11 anzuzeigen, daß die Datengruppe verfügbar ist.

Das Datenverarbeitungssytem 11 wird dann ein anforderndes System und erhält die Steuerung entweder über den Steuerabschnitt 34 oder den Datenabschnitt 36 oder über beide Abschnitte der Reihe nach. Wenn die Steuerung über den Datenabschnitt 36 erhalten wurde, wird die Datengruppe von dem Datenabschnitt 36 über die Hauptleitung 37 durch die Interface-Schaltung 24, über die Hauptleitung 31 und durch die Primärrechner-Interface-Schaltung 21 in das Datenverarbeitungssystem 11 übertragen. Das Daten­ verarbeitungssystem 11 und die Zwischenverbindungseinheit 17 können dann so zusammenwirken, um dem Datenverarbeitungssystem 10 anzuzeigen, daß die Übertragung beendet ist.

Die in Fig. 1 gezeigte Verbindungseinheit befähigt somit ein anforderndes Datenverarbeitungssystem, die exklusive Steuerung über die Verbindungseinheit 17 und die Übertragung von Information zu der Verbindungseinheit 17 zu erhalten bzw. zu ermöglichen. Die Verbindungseinheit 17 speichert diese Information zwischen, bis das Zielsystem bezeichnet ist und beendet als anforderndes System die Übertragung. Während so mit der Verbindungseinheit 17 verbundene Datenverarbeitungssysteme voneinander unabhängig arbeiten, befähigt die Verbindungseinheit 17 dadurch jedes System dazu, Datengruppen zu dem anderen System in dem Netzwerk zu übertragen. Die "radiale" Natur der Zwischenverbindung der Systeme ist aus Fig. 1 ersichtlich. Dieser radiale Aufbau ermöglicht auch, daß die Übertragung zwischen zwei Datenverarbeitungssystemen unabhängig von jedem anderen System in dem Netzwerk vorgenommen werden kann. Das in Fig. 1 gezeigte Netzwerk ist somit gemäß der vorstehenden Definition ein "wahr" (true) verteiltes Datenverarbeitungsnetzwerk. Darüber hinaus wird dieses Ergebnis ohne Änderung des Aufbaus der einzelnen Daten­ verarbeitungssysteme erreicht.

Zur Vereinfachung der Beschreibung der Grundbedingungen für die erfindungsgemäße Einheit und für die Ausführung der Erfindung wird eine spezielle Ausführungsform der erfindungsgemäßen Einheit näher erläutert. Die folgende Beschreibung bezieht sich auf eine Verbindungseinheit 17, die mit mehreren PDP11-Datenverarbeitungssytemen operiert, die von der Firma Digital Eqipment Corporation, Maynard, Massachusetts, hergestellt werden.

Operation des Systembus

Jedes PDP11-Datenverarbeitungssystem steht mit der Verbindungseinheit 17 dadurch in Nachrichtenverbindung, daß über die System- Hauptleitung Bus-Lese- und Schreiboperation ausgeführt werden, wobei diese System-Hauptleitung (Bus) der Systembus 14 entspricht. Wann immer eine derartige Verbindung erforderlich ist, wird irgendeine beliebige Einheit im System, normalerweise die zentrale Recheneinheit 13 (Zentraleinheit), eine Master-Einheit. Eine Master-Einheit leitet eine Bus-Operation dadurch ein, daß sie zuerst die Steuerung über die System-Hauptleitung 14 erhält. Dann überträgt sie die Adressen- und Steuersignale auf der Hauptleitung 14. Die Adressensignale identifizieren einen speziellen Speicherplatz in der Speichereinheit 15 oder irgendeiner peripheren Einheit 16; diese Einheit ist eine Slave-Einheit über die Dauer der Bus-Operation. Bestimmte Steuersignale, die "Richtungssignale" bezeichnet werden, geben an, ob die Bus-Operation eine Lese- oder Schreiboperation darstellt. Wenn eine Schreiboperation ausgeführt wird, überträgt die Master-Einheit ebenfalls Daten auf der System- Hauptleitung 14 gleichzeitig mit der Adressen- und Steuerinformation. Dann überträgt die Master-Einheit ein Master-Synchronisiersignal. Die Slave-Einheit spricht auf diese Signale dadurch an, daß die spezifizierte Operation ausgeführt wird und daß dann zur Mastereinheit ein Slave-Synchronisiersignal zurückübertragen wird, welches die Master- und Slave-Einheit die Bus-Operation beenden läßt.

Steuerzustand und Datenpufferregister

Die Verbindungseinheit 17 enthält mehrere Speicherplätze oder Register, zu denen von jedem Datenverarbeitungssystem ein Zugriff möglich ist. Diese Speicherplätze weisen einen Satz von vier Registern auf, die jedem der Datenverarbeitungssysteme zugeordnet sind. Der Registersatz, der dem Datenverarbeitungssystem 10 zugeordnet ist, ist in Fig. 2 dargestellt; die den übrigen Systemen zugeordneten Registersätze sind gleich ausgebildet. Jeder Satz enthält ein Steuerzustandsregister 40, das in Fig. 2A gezeigt ist, und verschiedene Stufen enthält. Diese Stufen weisen in dem Steuerabschnitt 23C der Interface-Schaltung 23 einen Schaltkreis auf und sind dem Steuerabschnitt 34 zugeordnet. Fig. 2B zeigt ein Steuer­ abschnitt-Datenpuffer 41. Dieses Puffer ist ein "fingiertes" Register, da seine Adresse zusammen mit den Richtungssignalen decodiert wird, um entweder den Eingang oder den Ausgang eines Speichers 41 im Steuerabschnitt 34 zu identifizieren (das gleiche Bezugszeichen identifiziert sowohl den Datenpuffer als auch den Speicher, der in Fig. 3 gezeigt ist). Fig. 2C veranschaulicht ein Register 42 für den Datenabschnitts-Steuerzustand, welches in dem Datenabschnitt 23D der Interface-Schaltung 23 Schaltkreis enthält, während Fig. 2D ein Datenpuffer 43 darstellt, das ebenfalls ein "fiktives" Register ist, welches einen Speicher 43 in dem in Fig. 4 gezeigten Datenabschnitt entspricht.

Im folgenden wird Bezug genommen auf das Steuerzustandsregister 40 nach Fig. 2A; jedes Steuerzustandsregister weist mehrere einzelne Stufen auf, die durch verschiedene Flipflops und Gatter in dem zugehörigen Steuerabschnitt der Interface-Einheit gebildet werden. Bei der Beschreibung der Funktion jeder Stufe werden gleiche Bezugszeichen benutzt, um die Stufe in Fig. 2 und das betreffende Schaltungselement in den übrigen Figuren zu identifizieren, welche das entsprechende Signal empfängt oder überträgt. Die Stufen des Steuerzustandsregisters 40 mit geringster Bedeutung sind die MY ID-Stufen 50. Diese Stufen sind Festspeicher-Stufen und "reflektieren" die Signale, die von einem ID-Schaltkreis 50 (Fig. 3) übertragen werden. Der Schaltkreis 50 erzeugt für jedes Daten­ verarbeitungssystem eine einzige Kombination von MY ID-Signalen. Bei diesem speziellen Ausführungsbeispiel sind es vier Bits. Daher kann diese Ausführungsform der Verbindungseinheit 17 an bis zu sechzehn Datenverarbeitungssysteme angepaßt werden.

Eine C INT-Stufe 51 (zur Unterbrechung des Steuerabschnittes) stellt eine Lesestufe (Write-only-Stufe) dar und wird durch ein NAND-Glied 51 (Fig. 3) gebildet. Wenn das Signal in der C INT- Bitposition während einer Bus-Schreiboperation dem Register 40 zugeführt wird, wird das NAND-Glied 51 erregt. Die Verbindungs­ einheit 17 spricht auf das C INT-Signal durch Unterbrechung eines Datenverarbeitungssystems an, das durch die vorbestimmten Bit­ positionen in den Control Address-Stufen 52 (für die Steueradresse) angegeben ist; diese Stufen werden durch ein Adressen- Verriegelungsglied 52 (Fig. 3) gebildet.

Ein Flipflop 53 (Fig. 3) bildet eine C REQ-Lese-Stufe 53 (für eine Anforderung nach einem Steuerabschnitt). Wenn das Daten­ verarbeitungssystem 10 eine Bus-Schreiboperation ausführt, welche eine Übertragung von Daten in das Steuerzustandsregister 40 bewirkt und das Flipflop 53 setzt, gibt die Interface-Schaltung 23 eine Anforderung nach einer Steuerung über die Verbindungseinheit 17 ab. Wenn eine exklusive Steuerung gewährt wird, gibt ein UND- Glied 54 (d. h. die CB RDY-Festspeicherstufe) in Fig. 3 ein CB RDY-Signal (Steuerhauptleitung-bereit) ab. Wenn das Datenverarbeitungssystem 10 dann eine Bus-Leseoperation ausführt, um den Inhalt des Registers 40 abzurufen, stellt es fest, daß es die exklusive Steuerung über den Steuerabschnitt 34 der Verbindungseinheit 17 innehat.

Eine C IE-Stufe 55 (zur Ermöglichung der Unterbrechung des Steuerabschnittes) schafft eine wirksamere Übertragung der Steuerung an das Datenverarbeitungssystem. Ein Flipflop 55 (Fig. 3) bildet eine C IE-Lese-Schreib-Stufe. Wenn das C IE-Flipflop 55 gesetzt ist, wenn das CB RDY-Signal erzeugt wird, unterbricht der Steuerabschnitt 23C und die Interface-Schaltung 20 für den Primärrechner (Host processor) das Datenverarbeitungssytem 10. Dies ergibt eine positive Anzeige gegenüber dem System 10 dahingehend, daß es die exklusive Steuerung über die Verbindungseinheit 17 hat.

Die Control Address-Stufen 52 sind Lese-Schreib-Stufen. Zusätzlich zur Identifizierung eines Datenverarbeitungssystems bei Abgabe des Signals C INT geben diese Stufen eine Adresse für einen speziellen Speicherplatz im Speicher 41 ab, zu dem ein Zugriff während der Bus-Operation hergestellt werden soll, welcher den Steuerdaten- Puffer 41 beinhaltet.

Wie vorstehend angegeben ist, ist das Steuerdatenpuffer 41 ein fiktives Register. Wenn eine Master-Einheit in dem Datenverarbeitungssystem 10 eine Adresse abgibt, welche dieses Register identifiziert, leitet die Verbindungseinheit 17 den durch das Adressen- Verriegelungsglied 52 identifizierten Platz zu den Daten-Leitungen in der Hauptleitung 14.

Im folgenden wird auf das Zustandsregister 42 für die Datenab­ schnittssteuerung Bezug genommen, das in Fig. 2C und 4 dargestellt ist; eine MPB CLR-Stufe 60 stellt eine Write-only-Stufe dar. Wenn sie gesetzt ist, leitet sie den Betrieb der Verbindungseinheit 17 ein. Eine entsprechende Schaltung ist in Fig. 4 nicht dargestellt.

Eine FI CLR-Stufe 61 ist eine Write-only-Stufe (Festspeicherstufe), die in Fig. 4 durch ein UND-Glied 61 dargestellt ist. Wenn das UND- Glied 61 erregt bzw. angesteuert wird, wird ein Zähler 62 (Fig. 4) auf einen Anfangswert gesetzt.

Ein P UP-Stufe 63 ist eine Read-only-Stufe, die gesetzt wird, wenn die Steuerschaltung 33 aktiviert wird. Diese Stufe läßt ein Datenverarbeitungssystem bestimmen, ob die Verbindungseinheit 17 eingeschaltet ist und sich in Betrieb befindet. Die Schaltung dieser Stufe ist nicht dargestellt. Eine Lese-Schreib-Stufe 64 weist ein Flipflop 64 (Fig. 4) auf. Diese Stufe steuert in Kombination mit den Richtungssignalen die Erhöhung des Zählers 62 während der Übertragung zu und von dem Speicher 43.

Eine D INT-Stufe 65 ist eine Write-only-Stufe, die durch ein UND-Glied 65 (Fig. 4) dargestellt wird. Wenn das UND-Glied 65 in einer Interface-Schaltung aktiviert ist, wird eine andere Interface-Schaltung, die mit dem Datenverarbeitungssystem verbunden ist, in den "Desination"-(Ziel)-Stufen 66 identifiziert und unterbricht dieses Datenverarbeitungssystem. Die Stufen 66 sind als Data-Address-Verriegelungsglied 66 (für Datenadressen) in Fig. 4 dargestellt. Diese Stufen arbeiten mit den Signalen des Zählers 62 zusammen, um einzelne Speicherplätze in dem Speicher 43 identifizieren.

Eine DM REQ Stufe 67 entspricht der C Req Stufe 53 und ist eine Lese-Schreib-Stufe, gebildet durch ein Flipflop (Fig. 4). Wenn das Datenverarbeitungssystem 10 eine Bus-Lese-Operation ausführt, die Daten in das Steuerzustandsregister 62 überträgt und das Flipflop 67 setzt, bewirkt der Schaltkreis in dem Datenabschnitt 23D der Interface-Schaltung 23 die Erzeugung einer Anforderung für eine Steuerung des Datenabschnittes 36 der Verbindungseinheit 17.

Wenn die Exklusivsteuerung gewährt wird, erzeugt ein UND-Glied 68 (Fig. 4) ein DM RDY-Signal. Wenn dann das Datenverarbeitungssystem 10 eine Bus-Lese-Operation mit dem Steuerzustandsregister 42 ausführt, stellt es fest, daß es die Exklusivsteuerung über den Steuerabschnitt 36 der Verbindungseinheit 17 innehat.

Wenn eine Lese-Schreib-Stufe D IE, die mit 70 bezeichnet ist und durch ein Flipflop 70 gebildet wird, gesetzt ist, können eine Vielzahl von Bedingungen einschließlich der Aktivierung des UND-Glieds 68 die Primärrechner-Interface-Einheit 20 bewegen, das Datenver­ arbeitungssystem 10 unterbrechen zu lassen. Sobald einmal die Steuerung an das Datenverarbeitungssystem übertragen wird, kann die Anzeige bzw. Mitteilung über diese Steuerung zu dem System in einer positiven Weise zurückgesandt werden.

Eine Schreibstufe CLR INT (Write-only-Stufe), die mit 71 bezeichnet ist, und UND-Glied 71A (Fig. 4) und 71B (Fig. 3), sowie ein NAD-Glied 71C (Fig. 4) aufweist, löscht bestimmte Unterbrechungszustände, wenn sie angesteuert wird.

Eine DI PEN-Lesestufe, die mit 72 bezeichnet wird, weist ein Flipflop 72 (Fig. 4) auf. Das Flipflop 72 wird durch einen Unterbrechungsbefehl (d. h. durch die Abgabe des Signals D INT von einem anderen System) gesetzt, das auch das System 10 spezifiziert. Das Signal DI PEN zeigt an, daß diese Unterbrechung empfangen wurde und vorliegt. Wenn das D IE Flipflop 70 ebenfalls gesetzt ist, wird das Datenverarbeitungssystem 10 unterbrochen. Falls die Signal CLR INT und DI PEN während einer Bus-Schreiboperation an das Steuerzustandsregister 42 geleitet werden, löscht das UND- Glied 71A das Flipflop 72. Auf ähnliche Weise erzeugt ein Flipflop 73 (Fig. 3) das Signal für die CI PEN Lesestufe 73. Wenn das CI PEN- Flipflop 73 und das D IE-Flipflop 70 gleichzeitig gesetzt sind, wird das Datenverarbeitungssystem 10 unterbrochen. Wenn die Signale CLR INT und CI PEN während einer Bus-Schreiboperation an das Steuerzustandsregister 42 geführt werden, löscht das UND-Glied 71B das Flipflop 73.

Speicher der Steuerschaltung

Im folgenden wird Bezug genommen auf die Speicher in der Steuer­ schaltung 33 (Fig. 1); der Speicher 41 nach Fig. 3 weist mehrere Speicherplätze auf. Bei der dargestellten Ausführungsform enthält das Control Address-Verriegelungsglied 52 acht Stufen, so daß irgendeiner der 256 Speicherplätze spezifiziert werden kann. Bei der vorstehend erwähnten Beschränkung auf 16 Datenverarbeitungssysteme in einem Netzwerk sind 16 Speicherplätze in dem Speicher 41 vorhanden, die jedem Datenverarbeitungssystem zugeordnet sind. Diese Speicherregister enthalten Zustand- und Steuerinformationen, die während der Übertragung von Datengruppen nützlich sind. Diese Speicherplätze können beispielsweise eine Information beinhalten, die anzeigt, ob der Speicher 43 (Fig. 4) voll oder leer ist. Eine andere Information kann die Identifizierung eines eine Anforderung abgebenden Datenverarbeitungssystems enthalten.

Der Speicher 43 weist einerseits Blöcke von Plätzen auf, die einer üblichen Datenblockgröße entsprechen. In einem PD11-Datenver­ arbeitungssystem werden Datengruppen in Plattenspeichereinheiten gespeichert. Der Grundblock der Daten in einer derartigen Plattenspeichereinheit ist ein Sektor mit 256 Wörtern. Daher weist der Speicher 43 4096 Speicherplätze auf, wovon 256 Speicherplätze für jedes Datenverarbeitungssystem festgelegt sind.

Datenwege

Fig. 5 veranschaulicht die Datenwege durch den Bus-Steuerabschnitt 23B der Interface-Schaltung 23 (Fig. 1). Alle Interface-Schaltungen haben die gleichen Datenwege. Gemäß dieser Ausführungsform werden Signale zwischen den Primärrechner-Interface-Schaltungen und entsprechenden Interface-Schaltungen durch Ausnutzung differentieller Signalübertragungen übertragen. Während einer Bus-Schreib- Operation zu einem der in Fig. 2 gezeigten Register aktivieren eingehenden Datensignale auf der Bus bzw. Hauptleitung 30 Differentialempfänger 44. BD (Bus data)-Signale von den Empfängern 44 gelangen entweder durch eine Empfangs- und Sendeschaltung 45 als CBD (Control bus data)-Signale zu dem Datenabschnitt 35D der Hauptleitung 35 oder eine Sende- und Empfangsschaltung 46 als DBD (Data bus data)-Signale zu dem Datenabschnitt 37D der Hauptleitung 37. Während einer Bus- Leseoperation durch eines der Register nach Fig. 2 gelangen ankommende Signale CBD und DBD durch die entsprechenden Sende- und Empfangsschaltungen 45 und 46 zu einem Multiplexer 47 mit vier Eingängen als CD (Steuerabschnitt-Daten)- und DD (Datenabschnitt-Daten)-Signale. Die übrigen Eingänge des Multiplexers empfangen Signale CCSR (Steuerabschnitt-Steuerzustandsregister) und DCSR (Datenabschnitts- Steuerzustandsregister). Adressensignal A1 und A2 bewirken eine Wahl, welche Eingangssignale des Multiplexers durch den Multiplexer 47 zu den Differential-Sender bzw. Differential-Gebern gekoppelt werden, wenn ein Signal MUXEN abgegeben wird. Die Differentialgeber 48 geben die ausgewählten Signale auf die Hauptleitung 30 abhängig von einem Signal DREN (Freigabe für das Lesen von Daten).

Arbeitsweise der Ausführungsform Übertragung der Steuerung an ein eine Anforderung abgebendes Datenverarbeitungssystem

Die in den verschiedenen Figuren dargestellte Schaltung wird im folgenden unter Bezugnahme auf die Schritte zur Übertragung einer Datengruppe von dem Datenverarbeitungssystem 10 anforderndes System an das Datenverarbeitungssystem 11 als Zielsystem im einzelnen erläutert. Die Übertragungen von Datengruppen zwischen anderen Systemen wird auf gleiche oder ähnliche Weise ausgeführt.

Das Datenverarbeitungssystem 10 leitet die Übertragung durch Erhalt der Steuerung der Steuer- und Datenabschnitte 34 und 36 der Reihe nach ein. Obgleich die folgende Beschreibung eine Operation ohne Berücksichtigung anderer, gleichzeitiger Übertragungen von Datengruppen erläutert, ist ersichtlich, daß die Steuer- und Datenabschnitte voneinander unabhängig sind. "Unabhängig" wird dahingehend verstanden, daß die beiden Abschnitte getrennt arbeiten, so daß es für den Steuerabschnitt möglich ist, unter der exklusiven Steuerung eines Datenverarbeitungssystems zu stehen, während der Datenabschnitt unter exklusiver Steuerung eines anderen Datenverarbeitungssystems steht.

Eine Übertragung einer Datengruppe wird eingeleitet, wenn ein Datenverarbeitungssystem 10 mit einer Anforderung eine Bus-Schreib- Operation in das Steuerzustandsregister 40 in dem Steuerabschnitt 23C der Interface-Schaltung 23 ausführt. Während dieser Bus- Schreib-Operation werden die C INT-Stufe und die Control Address­ (Steueradressen)-Stufen 52 nicht benützt. Die C REQ-Stufe 53 ist gesetzt. Zum Zwecke dieser Erläuterung wird angenommen, daß die C IE-Stufe 54 ebenfalls gesetzt ist. Wenn die zentrale Recheneinheit 13 die Bus-Schreib-Operation beginnt, liefert sie ein BCI- Signal, das die Schreiboperation anzeigt und ein Master-Synchronisiersignal BMSYN zusätzlich zu den Daten und der Adresse für das Steuerzustandsregister 40.

Diese Signale werden durch die Primärrechner-Interface-Schaltung 20 empfangen, die im einzelnen in Fig. 6 dargestellt ist. Die Signale werden über Adressenleitungen 14A und Steuerleitungen 14C der Hauptleitung 14 zu einem Adressenkomparator 80 geführt. Das Master- Synchronisiersignal BMSYN läßt den Komparator 80 ein Ausgangssignal abgeben, wenn die eingehenden Adressensignale auf den Leitern 14A irgendeiner von vorbestimmten Adressen für die Register nach Fig. 2 entsprechen. Wenn eine der vier Adressen empfangen wird, aktiviert der Komparator 80 und das BMSYN-Signal ein UND- Glied 81, um dadurch ein ME-Signal abzugeben.

Das Signal ME wird durch eine Verzögerungsschaltung 82 zu Differentialgebern, 83 geführt, um als Signale MS auf der Hauptleitung 30 aufzutreten. Das Signal ME wird auch an ein UND-Glied 84 angelegt, das durch das zugeführte Signal BC1 während einer Schreiboperation angesteuert wird, um ein Signal DATO abzugeben. Das Signal DATO des UND-Glieds 84 während jeder Bus-Schreib-Operation steuert die Differentialgeber 85 derart an, daß Signale von den Datenleitungen 14D der Hauptleitung 14 auf Leitungen der Hauptleitung 30 gekoppelt werden. Das Signal DATO steuert auch über einen Inverter 86 und ein UND-Glied 87 die Übertragung von Datensignalen durch Treiberschaltungen in den Daten-Sende- und Empfangseinheiten 88 während der Bus-Lese-Operationen.

Die Differentialgeber 83 übertragen auch Adressensignale A1 und A2 niedriger Ordnung, um eines von vier Registern zu identifizieren, sowie ein Signal C1, das aus dem Signal BC1 abgeleitet wird, auf entsprechenden Leitungen in der Hauptleitung 30 während der Bus-Lese- und Schreib-Operation.

An den Bus-Steuerabschnitt 23C der Interface-Schaltung 23 nach Fig. 5 führen Differentialempfänger 89A die Adressensignale A1 und A2 zu einem Decoder 90. Differentialsignale, die von den Signalen MS erzeugt werden, gelangen durch einen Differentialempfänger 91 und ergeben das Signal BMSYN. Wenn das Signal BC1 während einer Schreiboperation aktiv ist, überträgt ein UND- Glied 92 ein Steuersignal D-TO-M. Dieses Signal läßt die Sende- und Empfangseinheiten 45, 46 die Signale der Differentialempfänger 44 entweder auf den CBD-Leitungen 35D oder den DBD-Leitungen 37D übertragen, wenn das Signal CB RDY oder das Signal DM RDY zugeführt wird.

Das Signal BMSYN steuert das Ausgangssignal des Decoders 90. Während einer Bus-Schreib-Operation erzeugt ein UND-Glied 93 einen Schreibimpuls WP. Das Signal BC1 der Differentialempfänger 89 und das BMSYN-Signal der Differentialempfänger 91 steuern das UND- Glied 93 an, bis eine Verzögerungsschaltung 94 das UND-Glied 93 über einen Inverter 95 sperrt. Der resultierende Schreibimpuls steuert den Decoder 90 derart an, daß entweder ein Impuls LCCSR oder LDCSR abhängig von den Adressensignalen der Differentialempfänger 89A erzeugt wird. In diesem Fall überträgt der Decoder 90 einen Impuls LLCSR, der die verschiedenen Lese-Schreib- und Lesestufen des Steuerzustandsregisters 40 laden läßt.

Das Signal der Verzögerungsschaltung 94 und das Signal A1, welches das Steuerzustandsregister 40 spezifiziert, steuern ein UND- Glied 96 an, welches ein Signal CSRSSYN abgibt. Dieses Signal wird über ODER-Glieder 97, 98 und über ein UND-Glied 99 gekoppelt, das durch das Signal BMSYN angesteuert, d. h. durchgeschaltet wird. Das UND-Glied 99 steuert Differentialgeber 100 an, wodurch Signale SS abgegeben werden, die zu der Primärrechner-Interface-Schaltung 20 (Fig. 6) zurückgeleitet werden. Differentialgeber 101 führen die Signale SS auf der Hauptleitung 14 als ein Signal BMSYN. Wie bekannt, endet dann das Signal BMSYN und das UND-Glied 99 in Fig. 5 beendet dann die Signale SS. Dies beendet die Bus-Schreib-Operation. Wenn diese Bus- oder Hauptleitungs-Schreib-Operation beendet, d. h. vollständig ist, kann das Datenverarbeitungssystem damit beginnen, ein anderes Programm zu verarbeiten.

Nunmehr wird wieder auf Fig. 3 Bezug genommen; ein Taktsignalgeber 102 erzeugt Taktimpulse T1 und T2, die phasenverschoben sind. Jeder Impuls T1 wird an einen Takteingang CLK eines Zählers 103 angelegt, der ein Modulen entsprechend der Zahl von Datenverarbeitungssystemen hat, die an das Datenverarbeitungsnetzwert angeschlossen sind. Bei der speziellen Ausführungsform beträgt Modulen 16. Komparatoren in jeder Interface-Schaltung, beispielsweise ein Komparator 104 nach Fig. 3 empfängt die Ausgangssignale des Zählers 103. Wenn der Zähler 103 eine Zahl entsprechend der Identität des Datenverarbeitungssystems 10 erzeugt, steuert der Komparator 104 ein UND- Glied 105 an, das durchgeschaltet wird, wenn das Flipflop 53 gesetzt ist. Das UND-Glied 105 überträgt ein Signal C REQ auf eine entsprechende der Leitungen 35C.

Dieses Signal C REQ ermöglicht, daß ein C GRANT Flipflop 106 in dem Steuerabschnitt 34 durch den nächsten Taktimpuls T2 der Taktsignalquelle 102 gesetzt wird. Wenn dieses Flipflop gesetzt wird, erzeugt es ein Signal C GRANT und sperrt den Zähler 103, so daß der Zähler 103 nicht auf die folgende Zahl erhöht werden kann. Das Signal C GRANT wird zu allen Interface-Schaltungen 23, 24, 25 über eine entsprechende der Leitungen 35C zurückgekoppelt und steuert das UND-Glied 54 in der Interface- Schaltung 23 an, wenn dieses Glied durch das Flipflop 53 und den Komparator 104 durchgeschaltet ist, wodurch das Signal CB RDY übertragen wird. Die Zuführung des Signals CB RDY zeigt daher an, daß die exclusive Steuerung über den Kontrollabschnitt 34 dem Datenverarbeitungssystems 10 erteilt ist.

Eine positive Anzeige der Übertragung der Steuerung ist garantiert, falls die C IE-Stufe 55 gesetzt ist. Ist dies der Fall, steuert das Signal CB RDY ein UND-Glied 107 an, das in Fig. 3 und 5 dargestellt ist. Nach Fig. 5 steuert das UND-Glied 107 die Differentialgeber 108 an, um Signale CG auf der Hauptleitung 30 abzugeben. Die Differentialempfänger 101 in der Interface-Schaltung 20 des Primärrechners (Fig. 6) erzeugen ein Signal CGOINT aufgrund der Signale CG. Das Signal CGOINT stellt ein Eingangssignal zu einer dualen Unterbrechungsschaltung 109 dar, die auf das Signal CGOINT durch Unterbrechen der Operation des Datenverarbeitungssystems anspricht. Die Unterbrechungsschaltung 109 ist eine übliche Schakltung, die bei PDP11 Datenverarbeitungssystemen benützt wird, so daß keine Einzelheiten dieser Schaltung beschrieben werden müssen.

Bestimmung des Zielsystemzustandes

Normalerweise wird das Datenverarbeitungssystem 10 jede derartige Unterbrechung verarbeiten, indem bestimmt wird, ob der Abschnitt des Speichers 43 in Fig. 4, welcher dem Zielsystem zugeordnet ist, voll ist. Wie vorstehend angedeutet wurde, enthält ein Platz, der jedem der Datenverarbeitungssysteme in dem Speicher 41 entspricht, diese Information. Die zentrale Recheneinheit 13 nach Fig. 1 erhält diese Zustandsinformation durch Lesen der Information, die an dieser Speicherstelle während einer Bus-Lese-Operation gespeichert ist.

Es ist derjenigen Bus-Schreib-Operation möglich, welche die Anforderung abgibt, gleichzeitig die Adresse des Speicherplatzes in das Adressen-Verriegelungsglied 52 einzugeben. Wenn dies nicht ausgeführt wird, muß der Leseoperation eine andere Bus-Schreibe-Operation vorangehen. Während einer derartigen Bus-Schreib-Operation überträgt die zentrale Recheneinheit 13 auf den Datenleitungen 14D Signale entsprechend der Speicheradresse und das Signal C REQ. Das Auftreten des Signals C REQ während der Schreiboperation läßt die Stufe 53 im gesetzten Zustand beibehalten, um die Steuerung über die Verbindungseinheit 17 beizubehalten. Solange ein Signal CB RDY von der Stufe 54 abgegeben wird, koppeln in jedem Fall Gatter 113 die Adressensignale über Adressenleitungen 35A zu einem Adresseneingang des Speichers 41.

Wenn das Datenverarbeitungssystem 10 eine Bus-Lese-Operation ausführt, adressiert es das Steuerdaten-Puffer 41. Auch das Signal BC1 ist unwirksam, so daß UND-Glied 84 nach Fig. 6 nicht angesteuert wird und somit das Signal DATO unwirksam ist bzw. nicht vorliegt. Daher sind die Differentialgeber 85 inaktiv, während die Daten-Sende- und Empfangseinheit 88 so angesteuert ist, daß sie Signale von den Differentialempfängern 112 auf Leitungen 14D bei Empfang des Signals BSSYN überträgt. Die Adressensignale A1 und A2 der Differentialempfänger 89A in Fig. 5 steuern den Decoder 90 nunmehr derart an, daß er ein Signal CMMSYN bei Empfang des Signals BMSYN der Differentialempfänger 91 abgibt. Wenn die Adressensignale eines der Datenpuffer identifizieren, kann der Decoder 90 weder das Signal LCCSR noch das Signal LDCSR übertragen, welche Informationen in die Steuerzustands-Register 40 bzw. 42 eingeben. Das UND-Glied 115 ist jedoch während der Lese- oder Schreib-Operationen durch das Signal BMSYN nach der durch die Verzögerungsschaltung 94 bestimmten Verzögerung angesteuert. In diesem Fall überträgt der Decoder 90 ein verzögertes Signal CMMSYN, das auf einer entsprechenden Leitung der Leitungen 35A übertragen wird.

Dieses Signal CCMSYN wird dann zu einer Speichersteuerschaltung 116 im Steuerabschnitt 34 geführt. Da das Signal C1 während der Lese-Operation unwirksam ist, werden die Daten in dem adressierten Platz abgerufen und an einem Ausgang des Speichers 41 erzeugt und dann durch die Sende- und Empfangseinheiten 117 (transceivers) auf Leitungen 35D als Signale CBD übertragen. Nach einem Intervall, das durch die Zeit bestimmt ist, die erforderlich ist, um Informationen aus dem Speicher 41 abzurufen, überträgt die Speichersteuerschaltung 116 ein Signal CMSSYN auf dem Hauptleitungsabschnitt 35A. Dieses Signal wird zum ODER-Glied 97 (Fig. 5) geführt. Wenn das ODER-Glied 97 durchgeschaltet ist, überträgt es das Signal MUXEN, das den Multiplexer 47 ansteuert, um die Signale von den CBD-Leitungen 35D auf die Hauptleitung 30 zu koppeln. Wie vorstehend beschrieben, lassen die ODER-Glieder 97 und 98 und das UND-Glied 99 den Differentialgeber 100 das Signal SS abgeben, wodurch die Bus-Lese-Operation beendet wird.

Wenn ein Datenverarbeitungssystem versucht, einen Zugriff zum Speicher 41 in Fig. 3 zu bekommen, während es den Steuerabschnitt 34 nicht steuert, erzeugt ein nicht dargestellter Schaltkreis ein Signal DEFCSSYN als Signal zur Verhinderung eines Slave-Synchronisiersignals (default slave synchronizing signal). Auf ähnliche Weise erzeugt der Versuch des Zugriffes zum Speicher 43 in Fig. 4 ein Signal DEFDSSYN. Jedes Signal steuert das ODER-Glied 98 an, wodurch die Bus-Operation, d. h. die Operation der Hauptleitung, beendet wird. Die bei jeder derartigen Übertragung umfaßten Daten haben dann ersichtlicherweise einen Wert Null.

Freigabe der exklusiven Steuerung der Verbindungseinheit

Sobald die vorstehend erwähnten Lese- und Schreiboperationen die Hauptleitung (Bus) und alle anderen, notwendigen Informationsübertragungen mit dem Steuerabschnitt beendet wurden, gibt die zentrale Rechnereinheit 18 ihre Steuerung über die Verbindungseinheit 17 frei. Dies wird dadurch getan, daß eine andere Bus- bzw. Hauptleitungs-Lese-Operation zu dem Steuerzustands-Register 14 ausgeführt wird. Diese Schreib-Operation löscht jedoch die C REQ- Stufe 53. Infolgedessen wird das Flipflop 53 gelöscht und das UND- Glied 105 ist gesperrt. Dadurch wird das C REQ-Signal vom UND- Glied 105 in einen "nicht angegebenen" Zustand (non-asserted state) bewegt, so daß der nächste Taktimpuls T2 der Taktsignalquelle 103 das Flipflop 106 löscht, wodurch das CB GRANT-Signal beendet wird. Wenn das CB GRANT auf einen "nicht angehobenen" Pegel verschoben wird, steuert es den Zähler 103 an, um auf die Taktimpulse T1 der Taktsignalquelle 102 anzusprechen. Somit identifiziert der Zähler 103 aufeinanderfolgende Datenverarbeitungssysteme, bis er ein System identifiziert, in welchem das Signal C REQ aktiv ist bzw. vorliegt, woraufhin die Steuerung auf dieses Datenverarbeitungssystem übergeht.

Übertragung einer Datengruppe zum Speicher 43

Der nächste Schritt bei der Datenübertragung in den Speicher 43 nach Fig. 4 besteht darin, die exclusive Steuerung über den Datenabschnitt 36 zu erhalten. Die zentrale Recheneinheit 13 oder Master-Einheit erhält die Steuerung durch Durchführung einer Bus-Schreib-Operation zum Datenabschnitt-Steuerzustands-Register 42. Die Signale, die in Verbindung mit dieser Operation übertragen werden, werden durch die Primärrechner-Interface-Einheit 20 in Fig. 6 geführt und durch die Schaltung in Fig. 5 empfangen. Die Signale A1 und A2 identifizieren nunmehr das Register 42, so daß der Decoder 90 den Impuls LDCSR überträgt, der an die Schaltung angelegt wird, die den Schreib- und Lese-Schreib-Stufen des Registers 42 entsprechen.

Nunmehr wird Bezug genommen auf Fig. 2C; die von der zentralen Recheneinheit 13 abgegebenen Daten enthalten ein Signal zum Setzen der Schreib-Lese-Stufe 64, wodurch angezeigt wird, daß Daten in den Speicher 43 geschrieben werden, ein Signal zum Setzen der DM REQ-Stufe 67 und ein Signal zum Setzen der D IE- Stufe 70. Die Identifizierungsnummer für das datenverarbeitende Zielsystem erscheint in den Bestimmungsstufen 66.

Wenn das Flipflop 67 in Fig. 4 gesetzt ist, steuert es das UND- Glied 130 an. Der Datenabschnitt 36 enthält auch einen Zähler 132, der so lange angesteuert wird, als ein D GRANT-Flipflop 130 gelöscht ist. Jedes Signal T1 einer Taktsignalschaltung 192 (Fig. 3) läßt den Zähler weiterschalten. Wenn der Inhalt des Zählers 132 der Zahl in einem bestimmten Interface-Steuerdatenabschnitt entspricht, steuert ein Komparator, beispielsweise der Komparator 131 (Fig. 4), das UND-Glied 130 an, falls das Flipflop 67 gesetzt ist. Das UND- Glied 130 überträgt ein D REQ-Signal auf Leitungen 37C. Dieses Signal wird von einem Flipflop 133 empfangen, welches dann beim folgenden Impuls T2 gesetzt ist, wodurch ein Weiterschalten des Zählers 1322 verhindert wird. Das Signal D GRANT des Flipflops 133 wird dann über die Leitungen 37C zurückgeführt, um das UND-Glied 68 anzusteuern, das durch das Flipflop 67 durchgeschaltet ist, und um den Komparator 131 das Signal DM RDY übertragen zu lassen.

Wenn das Flipflop 70 nach Fig. 4 gesetzt ist, zeigt es an, daß Unterbrechungen zugelassen wird; das Signal DM RDY steuert ein ODER-Glied 134 an. Das NAND-Glied 71C steuert das UND-Glied 135 an, so daß ein UND-Glied 136 (Fig. 5) Signale DG auf Leitungen 30 abgibt. Die Differentialempfänger 101 in Fig. 6 empfangen die Signale DG und geben ein Signal DGOINT ab, das an die Unterbrechungsschaltung 109 angelegt wird, wodurch das Datenverarbeitungssystem 10 unterbrochen wird.

Wenn das Daten-Adressen-Verriegelungsglied 66 (data address) die Zahl des Zielsystems enthält, führen Gatter 142 den Bestimmungscode auf Leitungen 37A. Dieses Signale werden dann in Bitpositionen höherer Ordnung im Adresseneingang des Speichers 43 gekoppelt.

Der Zähler 62 liefert die übrigen Adressenbits. Wenn somit der Speicher 43 256 Speicherplätze hat, die jedem Datenverarbeitungssystem zugeordnet sind, d. h. zur Verfügung stehen, ist der Zähler 62 ein Achtbitzähler.

Normalerweise wird diese Bus-Schreib-Operation auch dazu benützt, um sicherzustellen, daß der Zähler 62 (Fig. 4) gelöscht ist. Dies wird dadurch erreicht, daß die FICLR-Stufe, die durch ein UND- Glied 61 dargestellt ist, gesetzt wird. Wenn dieses Glied angesteuert wird, d. h. ein Signal abgibt, wird ein anderes UND-Glied 61A durch das DM RDY-Signal des UND-Glied 68 angesteuert und erzeugt ein Signal FIFOCLR, das an den Löscheingang des Zählers 62 angelegt wird.

Wenn das anfordernde Datenverarbeitungssystem die Steuerung des Datenabschnitts innenhat, überträgt das anfordernde Datenverarbeitungssystem dann Datenwörter der Reihe nach in den Speicher 43. Während einer derartigen Übertragung überträgt die Master- Einheit die Adresse des fiktiven Datenpuffers 43 auf den Adressenleitungen 14A. Die Primärrechner-Interface-Schaltung 20 erzeugt das Signal ME, das über die Hauptleitung 30 an den Hauptleitungs- Steuerabschnitt 30 geführt wird. In dem Hauptleitungs-Steuerabschnitt 23B nach Fig. 5 steuert die Kombination des Signals BMSYN der Differentialempfänger 91 und des Signals A1 und A2 der Differentialempfänger 89A den Decoder 90 derart an, daß er einen Impuls DMMSYN abgibt.

Während einer Schreiboperation ist das Verriegelungsglied 64 (Fig. 4) gesetzt, so daß jedes Signal DMMSYN ein UND-Glied 143 (zur Signalausgabe) ansteuert, so daß das Signal BC1 vorliegt. Ein ODER-Glied 144 und ein UND-Glied 145, das durch das Signal DM RDY des UND-Glieds 66 angesteuert wird, gibt einen Impuls FIFOCLK ab, der an den Zähler 62 im Datenabschnitt 36 angelegt wird. Nach Beendigung jeder Übertragung in den Speicher 43 wird somit der Zähler 62 erhöht, um den nächsten (Speicher)-Platz zu identifizieren.

Das von dem Signal BC1 abgeleitete Signal C1 auf der Hauptleitung 14 steuert ein UND-Glied 146 an und dieses Signal wird einer Speichersteuerung 147 im Datenabschnitt 36 zugeführt. Die Speichersteuerung 147 setzt den Speicher 43 in einen solchen Zustand, daß eine Schreib-Operation ausgeführt wird, während Sende- und Empfangs- Einheiten 148 derart angesteuert werden, daß die Daten von den Datenleitungen 37D in den Dateneingang des Speichers 43 gekoppelt werden. Am Ende jeder Speicheroperation gibt die Speichersteuerung 147 ein Signal DBSSYN ab, das dem in Fig. 5 dargestellten ODER- Glied 97 zugeführt wird, wodurch die Differentialgeber 100 angesteuert werden, um das Signal SS abzugeben, welches zum Datenverarbeitungssystem als Slave-Synchronisiersignal zurückgeführt wird. Diese Folge von Schritten dauert an, bis alle zu übertragenden Wörter, normalerweise die Wörter in einem Sektor, in den Speicher 43 geladen sind.

Wenn diese Datenübertragung in den Speicher 43 beendet ist, wird das die Anforderung gebende Datenverarbeitungssystem normalerweise programmiert werden, um das datenverarbeitende Zielsystem 11 zu unterbrechen. Dies wird erreicht, wenn das anfordernde Datenverarbeitungssystem eine andere Bus-Schreib-Operation in das Steuerzustands-Register 42 (Fig. 2) ausführt. Die Schreiboperation beinhaltet normalerweise die Übertragung von Signalen nur zu den Stufen D INT, D IE und DM REQ, da die Information in den Bestimmungsstufen 66 üblicherweise das Zielsystem identifiziert. Zu diesem Zeitpunkt übertragen die Glieder 142 die Bestimmungsinformation auf Leitungen 37A. Wenn somit die Bus- Schreib-Operation (Schreiboperation auf der Hauptleitung) ausgeführt wird, gibt das UND-Glied 65 ein Signal DGOINT auf Leitungen 37A ab.

Um die Operation des datenverarbeitenden Zielsystem aufgrund einer Bus-Schreib-Operation zu verstehen, die eine Unterbrechung erzeugt, wird auf Fig. 4 Bezug genommen und angenommen, daß die Interface-Steuereinheit nach Fig. 4 mit dem datenverarbeitenden Zielsystem und nicht mit dem anfordernden Datenverarbeitungssystem verbunden ist. Der in Fig. 4 dargestellte Schaltkreis, der mit jeder Interface-Einheit verbunden ist, empfängt die Adressen- und DGOINT-Signale. Jeder Datenabschnitt enthält außerdem einen Datenadressen-Komparator, beispielsweise den Datenadressen-Komparator 150 in Fig. 4, der auf den Empfang seiner eigenen Adresse über die Leitungen 37A anspricht. Wenn die Adressensignale das entsprechende Datenverarbeitungssystem identifizieren, gibt der Datenadressen-Komparator 150 ein NAND-Glied 151 frei, das die hintere Flanke des Signals DGOINT der Hauptleitung 37A das DI PEN-Flipflop 72 setzt. Das resultierende DI PEN-Signal steuert das ODER-Glied 134 durch, so daß die UND-Glieder 135 und 136 das Signal DG abgeben. Wie vorstehend beschrieben ist, wird dadurch das System unterbrochen, welches mit der Interface- Schaltung verbunden ist, in diesem Fall das datenverarbeitende Zielsystem. Daher ermöglicht diese Schaltung eine Querunterbrechung (cross interruption).

Sobald eine Unterbrechung des Zielsystems ausgeführt ist, gibt das anfordernde Datenverarbeitungssystem den Datenabschnitt 37 frei. Dies wird dadurch erreicht, daß eine andere Bus-Schreib- Operation in das bzw. zu dem Steuerzustands-Register 42 ausgeführt wird, zu diesem Zeitpunkt jedoch das Löschen der DM REQ- Stufe 67, so daß das Flipflop 67 gelöscht wird und das UND-Glied 130 gesperrt wird. Infolgedessen löscht der nächste Impuls T2 das D GRANT-Flipflop 133 und steuert den Zähler 132 an, damit der Zähler auf die nächste Nummer der Reihenfolge weitergeschaltet wird. Das Löschen des D GRANT-Flipflops 133 sperrt auch das UND- Glied 68, wodurch das Signal DM RDY beendet wird und alle Glieder bzw. Gatter, die Daten auf den Leitungen 37 übertragen, ebenfalls gesperrt werden.

Übertragung einer Datengruppe aus dem Speicher 43

Aufgrund dieser Unterbrechung verarbeitet das datenverarbeitende Zielsystem ein Unterbrechungsprogramm, welches eine Zahl von Operationen ausführt. Anfangs ruft das Zielsystem bestimmte Steuerinformationen aus dem Speicher 41 ab. Dies wird ausgeführt, wenn die zentrale Ziel-Rechnereinheit eine Bus-Schreib-Operation ausführt, um die Steuerung über den Steuerabschnitt 34 zu erhalten, wie dies vorstehend bereits erläutert ist. Sobald die Steuerung diesem Zielsystem zugeteilt ist, kann es bestimmte Speicherplätze in seinem Speicher auslesen, die dem Speicher 41 in Fig. 3 entsprechen und dann diese Information interpretieren. Die zentrale Rechnereinheit führt eine Bus-Schreib-Operation aus, um die Adresse des Steuerzustand-Registers 42 in die Adressen-Verriegelungsglieder einzugeben, welche den Verriegelungsgliedern 52 in Fig. 3 entsprechen, und um das Verriegelungsglied 53 im gesetzten Zustand zu halten.

Daraufhin führt das datenverarbeitende Zielsystem eine Bus- Lese-Operation aus, wobei der Steuerabschnitt-Datenpuffer 41 auf den Adressenleitungen 14A identifiziert wird. Aufgrund dieser Operation erzeugt der Decoder 90 (Fig. 5) einen Impuls CMMSYN infolge des Signals BMSYN der Differentialempfänger 51 und der Adressensignale A1 und A2 der Differentialempfängern 89A. Nach Fig. 3 wird der Impuls CMMSYN auf Leitungen 35A gegeben und dann zu der Speichersteuerung 116 geführt, wodurch die Daten vom Ausgang des Speichers 41 auf Leitungen 35D über die Sende- und Empfangs-Einheiten 117 geführt werden. Während einer Leseoperation ist das UND-Glied 92 in Fig. 5 gesperrt, während ein UND-Glied 153 ein Signal DREN abgibt. Wenn das UND-Glied 92 gesperrt ist, d. h. kein Signal abgibt, sind die Sende- und Empfangseinheiten 45 und 46 derart gesteuert, daß Daten aus den Speichern 41 und 43 zurück auf die Leitung 30 übertragen werden. In diesem Fall liegt das Signal CM RDY vor, so daß diese Signale über die Einheit 45 zum Multiplexer 47 geführt werden. Mit der Kombination aus den Signalen A1 und A2 sowie des Signals MUXEN des ODER-Glieds 97 infolge des Signals CBSSYN führt der Multiplexer 47 Signale zu den Differentialgebern 48, die aufgrund des Signals DREN des UND-Glieds 153 angesteuert sind, wodurch die Daten von dem entsprechenden Speicherplatz im Speicher 41 auf den Leitungen 30 übertragen werden. Wenn dies abgeschlossen ist, führt die zentrale Ziel-Recheneinheit eine andere Bus-Schreib- Operation aus, um die Stufe 53 zu löschen und dadurch die Kontrolle über die Verbindungseinheit 17 ab- bzw. freizugeben.

Daraufhin erhält das datenverarbeitende Zielsystem die Steuerung über den Datenabschnit 36 nach Fig. 4, wie dies vorstehend beschrieben ist. Das System führt dann eine Folge von Bus-Lese- Operationen aus dem fiktiven Datenpuffer 42 aus. Während jeder folgenden Lese-Operation gibt der Decoder 90 in Fig. 5 den Impuls DMMSYN ab. Außerdem ist das UND-Glied 153 durchgesteuert, während das UND-Glied 92 nicht durchgesteuert ist.

Nach Fig. 4 steuert das Signal DMMSYN ein UND-Glied 152 an und das UND-Glied 152 wird durchgeschaltet, da die WR-Stufe 64 gelöscht ist; das Signal BC1 wird während einer Lese-Operation nicht erzeugt. Das ODER-Glied 144 und das UND-Glied 145 geben somit Impulse FIFOCLK ab, um den Inhalt des Zählers 62 zu erhöhen, wodurch aufeinanderfolgende Plätze identifiziert werden. Die Bits höherer Ordnung, welche das Zielsystem kennzeichnen, werden in die Datenadressen-Verriegelungsglieder 66 übertragen. Während jeder Übertragung gelangen die Daten vom Speicher 43 und den Sende- und Empfangseinheiten 148 über Leitungen 37D. Wie in Fig. 5 gezeigt ist, werden diese Signale DBD von den Sende- und Empfangseinheiten 46 empfangen, die derart gesteuert sind, daß sie die Daten in den Multiplexer 47 leiten. Da das Datenpuffer adressiert ist, ist der Multiplexer 47 in einen solchen Zustand gesteuert, daß er die Signale DD von den Sende- und Empfangseinheiten 46 zu den Differentialgebern 48 leitet, wobei diese Sende- und Empfangseinheiten durch das Signal DREN des UND-Glieds 153 eingeschaltet wurden.

Wenn alle Daten übertragen wurden, führt das datenverarbeitende Zielsystem eine andere Bus-Schreiboperation aus, wodurch die DM REQ-Stufe 67 gelöscht wird und ihre exklusive Steuerung über den Datenabschnitt der Verbindungseinheit 17 beendet.

Während einer typischen Datengruppen-Übertragungsfolge fordert das datenverarbeitende Zielsystem wiederum die Steuerung über den Steuerabschnitt 34 an, um alle Bits zu löschen, die anzeigen, daß dessen Puffer voll ist, wodurch andere Datenverarbeitungssysteme Datengruppen zu ihm übertragen können. Es kann auch eine Information an einen Platz im Speicher 41 übertragen, welcher der anfordernden zentralen Recheneinheit entspricht, um sicher seinen Empfang der Datengruppe zu bestätigen. Wenn ein solcher Wechsel auftritt, wird eine Daten-Schreib-Operation in den Steuerabschnitt- Datenpuffer 41 ausgeführt. Nachdem diese Information in dem Speicher 41 gespeichert ist, führt das Zielsystem eine andere Bus- Schreib-Operation in sein Steuerzustands-Register 40 aus, um die Zahl des anfordernden Systems in das Verriegelungsglied 52 zu übertragen und um ein Signal C INT zu der C INT-Stufe 51 zu übertragen.

Gemäß Fig. 3 gibt ein NAND-Glied, welches dem NAND-Glied 51 entspricht, das Signal CGOINT ab, das von einem UND-Glied 160 empfangen wird. Wie vorstehend im Hinblick auf das DI PEN-Verriegelungsglied 72 in Fig. 4 erläutert ist, enthält jeder Interface- Steuerabschnitt einen Steueradresse-Komparator 161. Das Datenverarbeitungssystem mit Anforderung empfängt die Adresse von dem Zielsystem und steuert das UND-Glied 160 an, wodurch das Verriegelungsglied 73 gesetzt wird. Gemäß Fig. 4 steuert das Signal CI PEN des Verriegelungsglieds 73 das ODER-Glied 134 an, so daß die Signale DG erzeugt werden, welche das Datenverarbeitungssystem mit der Anforderung unterbrechen.

Das DI PEN-Verriegelungsglied 72 in Fig. 4 und das CI PEN-Verriegelungsglied 73 in Fig. 3 werden gelöscht, nachdem die Unterbrechungsfolgen ausgeführt wurden. Zum Löschen des CI PEN-Verriegelungsglieds 73 in Fig. 3 führt das Datenverarbeitungssystem, welches die Unterbrechung empfängt, eine Bus-Schreib-Operation aus, um das Steuerzustands-Register 42 zu adressieren. Die Daten, die zu diesem Register übertragen werden, setzen die CLR INT-Stufe 71 und die CI PEN-Stufe 73. Demzufolge bewirkt das UND-Glied 71B eine Zurückstellung des Verriegelungsglieds 73. Auf ähnliche Weise bewirkt eine Bus-Schreib-Operation in das Steuerzustands- Register 42, welches die CLR INT-Stufe 71 und die DI PEN-Stufe 72 löscht, daß das UND-Glied 71A das Verriegelungsglied 72 löscht.

Vorstehend wurde eine Ausführungsform einer Verbindungseinheit beschrieben, die mehrere unabhängige Datenverarbeitungssysteme als ein aufgeteiltes Datenverarbeitungsnetzwerk unabhängig arbeiten läßt und bei dem die einzelnen Datenverarbeitungssysteme an voneinander entfernt liegenden Stellen vorgesehen sein können. Die Verbindungseinheit hat zwei Basisabschnitte: einen Steuerabschnitt und einen Datenabschnitt. Jeder Abschnitt ist mit allen Datenverarbeitungssystemen des Netzwerks verbunden und jedes Datenverarbeitungsnetzwerk kann einen Zugriff zu den Daten- und Steuerabschnitten unabhängig voneinander über Bus-Schreib- Operationen erhalten. Zähler in der Steuerschaltung gewährleisten eine exklusive Steuerung des Daten- und Steuerabschnittes für ein eine Anforderung beinhaltendes Datenverarbeitungssystem zu einem Zeitpunkt. Während ein Datenverarbeitungssystem eine Steuerung über einen entsprechenden Abschnitt hat, kann es Informationen in Speicherplätze übertragen oder Informationen aus Speicherplätzen in der Steuerschaltung abrufen, die ihr zugeteilt sind, oder zu einem anderen Datenverarbeitungssystem in dem Netzwerk. Außerdem kann jedes Datenverarbeitungssystem die Operationen jedes anderen Datenverarbeitungssystems unterbrechen. Diese Steuerungen ermöglichen daher die Operation jeder Datenverarbeitung in unabhängiger Weise, während die Übertragung von Datengruppen zwischen den notwendigen Datenverarbeitungssystemen erleichtert wird.

Die vorstehend beschriebene Verbindungseinheit wurde unter Bezugnahme auf ein spezielles Ausführungsbeispiel erläutert, das zur Verwendung mit einem speziellen Datenverarbeitungssystem geeignet ist. Es ist ersichtlich, daß auch andere Ausführungsformen unter Beibehaltung einiger oder aller vorstehend angegebenen Vorteile konzipierbar sind. Wenn alle Datenverarbeitungssysteme nahe beieinander angeordnet sind, können die differentiellen Sende- und Empfangsfunktionen, die von der Primärrechner-Interface- Einheit und den Interface-Schaltungen ausgeführt werden, beseitigt werden. Bei einem derartigen Aufbau können die verbleibenden Funktionen in einer Interface-Schaltung kombiniert werden, wodurch die einzelnen Schaltungen nach Fig. 1 beseitigt werden können. In Verbindung mit jedem der Abschnitte sind getrennte Speicher veranschaulicht. Obgleich diese Anordnung eine äußerst wirksame Operation ermöglicht, da die Steuer- und Datenabschnitte vollständig unabhängig voneinander sind, können die Speicher auch kombiniert werden. Es ist möglich, jedem System bestimmte Plätze zuzuordnen; bei einigen Netzwerken können diese Zuordnungen auf dynamischer Basis ausgeführt werden.

Die Erfindung schafft eine Verbindungseinheit zur Verbindung mehrerer Datenverarbeitungssysteme in einem aufgeteilten, d. h. mehrgliedrigen Datenverarbeitungsnetzwerk. Die Verbindungseinheit enthält eine einzige Steuerung mit Steuer- und Datenabschnitten, die an jedes Datenverarbeitungssystem des Netzwerkes über eine Interface- Einheit angeschlossen sind, sowie eine Primärrechner- Interface-Einheit, die mit jedem Datenverarbeitungssystem verbunden ist. Wenn ein Datenverarbeitungssystem eine Informationsübertragung zu einem anderen System ausführen will, fordert dieses eine Datenverarbeitungssystem die Exklusivsteuerung entweder über den Daten- oder den Steuerabschnitt der Verbindungseinheit an. Jeder Abschnitt testet unabhängig und sequentiell jede Interface- Einheit, um zu bestimmen, ob eine Anforderung für eine Steuerung besteht. Wenn ein Abschnitt einer Anforderung nachkommt, überträgt das die Anforderung beinhaltende Datenverarbeitungssystem Informationen zu und von einem Speicher in dem Abschnitt, der dem anderen System im Netzwerk zugeordnet bzw. mit ihm verbunden ist. Dieser Speicher hat einen Zugriff von allen Datenverarbeitungssystemen. Die Steuereinheit sendet ein Signal zu den übrigen Datenverarbeitungssystemen, um anzuzeigen, daß eine entsprechende Information im Speicher gespeichert ist. Das übrige System kann die Steuerung über die Verbindungseinheit danach anfordern und diese Information verarbeiten.

Claims (2)

1. Verbindungselement für ein Multicomputersystem mit mehreren Datenverarbeitungssystemen, unter denen Informationen übertragen werden sollen, wobei jedes Datenverarbeitungssystem ein Interface (Schnittstelle) und eine Interface-Schaltung enthält, über die es mit einer Steuerung mit einem gemeinsamen Speicher verbunden ist, dadurch gekennzeichnet, daß zur Verbindung eines der Datenverarbeitungssysteme (10, 11; n) mit dem gemeinsamen Speicher (43) das betreffende Datenverarbeitungssystem in der zugehörigen Interface-Schaltung (23, 24, 25) ein Anforderungsbit (C REQ) setzt,
daß die Steuerung (33) einen Zähler (103) enthält, dessen Zählerstand von allen Interface-Schaltungen (23, 24, 25) mit einer eindeutig zugeordneten Identifizierung (ID) verglichen wird,
daß bei Übereinstimmung und gesetztem Anforderungsbit der Zähler (103) angehalten wird und die Steuerung (33) dem anfordernden Datenverarbeitungssystem einen exklusiven Zugriff zu dem gemeinsamen Speicher (43) überträgt,
und daß nach der Übertragung der Informationen das Datenverarbeitungssystem das Anforderungsbit zurücksetzt, worauf der Zähler (103) weiterzählt und eine nächste Interface-Schaltung abgefragt wird.

2. Verbindungseinheit nach Anspruch 1, dadurch gekennzeichnet,
daß die Steuerung (33) einen den gemeinsamen Speicher (43) enthaltenden Datenabschnitt (36) und einen Steuerabschnitt (34) aufweist, der einen zweiten Speicher (41) enthält,
und daß die beiden Speicher (41, 43) unabhängig gesteuerte Speicher mit unabhängigem Zugriff sind, so daß der Steuerabschnitt (34) eine gleichzeitige Steuerung der Koordinaten ermöglicht, während der Datenabschnitt (36) die Übertragung von Informationen durchführt.