DE2856483A1 - Verbindungseinheit fuer datenverarbeitungssysteme - Google Patents

Verbindungseinheit fuer datenverarbeitungssysteme

Info

Publication number
DE2856483A1
DE2856483A1 DE19782856483 DE2856483A DE2856483A1 DE 2856483 A1 DE2856483 A1 DE 2856483A1 DE 19782856483 DE19782856483 DE 19782856483 DE 2856483 A DE2856483 A DE 2856483A DE 2856483 A1 DE2856483 A1 DE 2856483A1
Authority
DE
Germany
Prior art keywords
control
data processing
information
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782856483
Other languages
English (en)
Other versions
DE2856483C2 (de
Inventor
Finn Brudevold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atex Publishing Systems Corp Bedford Mass Us
Original Assignee
ATEX
Atex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATEX, Atex Inc filed Critical ATEX
Publication of DE2856483A1 publication Critical patent/DE2856483A1/de
Application granted granted Critical
Publication of DE2856483C2 publication Critical patent/DE2856483C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

Die Erfindung betrifft eine Verbindungseinheit fUr Datenverarbeitungssysteme gemäß dem Oberbegriff des Patentanspruchs 1.
Die Erfindung bezieht sich im allgemeinen auf Datenverarbeitungssysteme und insbesondere auf eine Zwischenverbindung für eine Vielzahl von Datenverarbeitungssystemen in einem verteilten Datenverarbeitungsnetzwerk.
Im folgenden werden die Begriffe "Datei" und "verteiltes bzw. aufgeteiltes Datenverarbeitungssystem" benutzt. Unter "Datei" (file) wird eine organisierte Sammlung von Informationen verstanden, die für einen bestimmten Zweck vorgesehen ist. Bei-
909828/0789
spielsweise kann eine "Datei" einen Satz von Programm-Befehlen zur Benutzung durch ein Datenverarbeitungssystem oder einen Block von Daten, die abhängig von den in einer anderen Datei gespeicherten Befehlen verarbeitet werden, beinhalten. Im Zusammenhang mit der Erfindung wird eine Datei durch einen einzigen Identifizierer spezifiziert. Dieser Identifizierer ist eine allgemeine Bezeichnung, welche die Person, die die Datei herstellt bzw. bildet, für diesen bestimmt. Für den Begriff "Datei" kann auch die Bezeichnung "Datengruppe11 gewä hit werden.
Ein "verteiltes Datenverarbeitungsnetzwerk" enthält miteinander verbundene Datenverarbeitungssysteme. Solch ein Netzwerk zeichnet sich dadurch aus, daß jedes Datenverarbeitungssystem unabhängig von den Übrigen Systemen arbeitet und dennoch die Kapazität hat, Dateien zu einem beliebigen anderen System in dem Netzwerk zu Übertragen.
Datenverarbeitungssysteme wurden bisher so miteinander verbunden, daß sie als verteilte bzw. aufgeteilte Datenverarbeitungsnetzwerke arbeiten. Bei dem einfachsten Netzwerkaufbau sind zwei Datenver-
arbeitungssysteme durch eine Verbindungsschaltung miteinander verbunden. Diese Art von Zwischenverbindung befähigt verschiedene Einrichtungen, mit jedem Datenverarbeitungssystem verbunden zu "werden und unabhängig mit diesem System zu arbeiten, während die Verbindung Dateien zwischen den Systemen Überträgt (die "Dateien" werden im folgenden Datengruppen bezeichnet). Somit werden die Dateien bzw. Datengruppen redundant gespeichert. Derart verteilte Datenverarbeitungsnetzwerke werden als wiederholende Netzwerke (replicated networks) bezeichnet. Diese Netzwerke sind einfach auszuführen, wenn zwei Datenverarbeitungssysteme zusammengeschaltet werden· Wenn jedoch versucht wird, ein wiederholendes Netzwerk mit drei oder mehr Systemen aufzubauen, wird die Zwischen-
909828/0789
verbindung und die erforderliche Steuerprogrammierung für den Betrieb des Netzwerkes außerordentlich komplex. Solche sich wiederholenden bzw. replizierenden Netzwerke tendieren vom praktischen Standpunkt dazu, auf Netzwerke begrenzt zu sein, die nur unabhängige Datenverarbeitungssysteme enthalten.
Ein weiterer Versuch, Datenverarbeitungssysteme in verteilten Dantenverarbeitungsnetzwerken zu verbinden, besteht in der Verbindung von zwei oder mehr Datenverarbeitungssystemen in einer Master-Slave-ßeziehung. Bei einer speziellen Ausführung wirkt ein Datenverarbeitungssystem ausschließlich als Haster-System. Alle übrigen Datenverarbeitungssysteme sind als Slave-Systeme on das Master-System angeschlossen. Das Haster-System steuert alle Nachrichtenverbindungen zwischen den einzelnen Slave-Systeme η.
Wenn das Master-System ein spezielles Datenverarbeitungssystem ist, wird jedoch viel der Redundanz in. dem replizierten System verloren. Wenn das Master-System gestört ist und seine Operation beendet, ist ersichtlicherweise das gesamte Netzwerk nicht mehr betriebsfähig. Bei einer anderen Kaster-Slave-Anordnung sind alle Datenverarbeitungssysteme parallel geschaltet, jedoch ist ein System zusätzlich programmiert, um als Master-System zu arbeiten. Dies reduziert die Anfälligkeit gegenüber Stöüfunktionen, da das Master-Programm an jedes andere Datenverarbeitungssystem des Netzwerkes übertragen werden kann. Das kombinierte Laden eines Datenverarbeitungssystems, welches zusätzlich als Master-System arbeitet, kann jedoch zu einer überlastung des Master-Systems führen. Jede derartige Überladung bzw. Überlastung, welche die Operation des Master-Systems beeinträchtigt, verringert den Gesamtwirkungsgrad des gesamten Netzwerkes.
909828/0789
Bei großen und komplexen, verteilten Datenverarbeitungssystemen sind den einzelnen Datenverarbeitungssystemen ein Haupt-KAM-Speicher oder ein Teil dieses Speichers zugeordnet. Komplexe Schaltkreise verbinden verschiedene Speichermodule, welche den Hauptspeicher ergeben, eine Vielzahl von zentralen Verarbeitungseinheiten und eine Vielzahl von Eingabe-/Ausgabe-Steuereinheiten. Diese Netzwerke erfordern auch eine umfangreiche Programmierung für die Steuerung und eine Entscheidung über eine Vielzahl gleichzeitiger Anfaderungen für den Zugriff zu einem speziellen Speicher von sowohl den zentralen Verarbeitungseinheiten (CPU) und den Eingabe-zAusgabe-Einheiten, um ein Wettrennen beim Zugriff zu dem gemeinsamen Teil des Hauptspeichers zu verhindern. Dies kommt zu den Aufwendungen eines verteilten Datenverarbeitungsnetzwerkes hinzu.
Da die Steuerprogramme bei den vorstehend erwähnten Versuchen komplexer werden, erfordern sie mehr Zeit für Verarbeitung. Diese Steuerprogramme führen jedoch organisatorische Operationen aus, die Zeit erfordern, so daß sie daher nicht Verarbeitungsprogrammen zugeordnet werden können, die einen brauchbaren Ausgang liefern. Die Erhöhung der Zeit zur Verarbeitung dieser Steuerprogramme bewirkt daher, daß die Datenverarbeitungssysteme wesentlich langsamer laufen; dies bedeutet, daß die Verarbeitungszeit für Programme in dem verteilten Datenverarbeitungsnetzwerk größer als die Zeit ist, die erforderlich wird, falls ein einziges Datenverarbeitungssystem das gleiche Program auf einer vorgegebenen Basis verarbeitet.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Verbindungseinheit für eine Vielzahl von Datenverarbeitungssystem in einem verteilten, d.h. ausgebreiteten Datenverarbeitungsnetzwerk, zu schaffen. Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des
Hauptanspruchs gelöst. Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen. 909828/078-9
2B56483
Die Erfindung schafft daher eine Einheit zur Verbindung einer Vielzahl von Datenverarbeitungssystemen/ welche eine elektronische Schaltung enthält, die zu einer größeren Flexibilität bei der Vorbereitung der Steuerprogramme führt. Die erfindungsgemäße Einrichtung zur Verbi rdung einer Vielzahl von Datenverarbeitungssystemen läßt sich einfach ausfuhren und verwenden. Außerdem wird durch die erfindungsgemäße Einheit erreicht, daß die Verarbeitungszeit fUr die Steuerprogramme auf ein Minimum reduziert wird.
Gemäß der Erfindung ist jedes Datenverarbeitungssystem in einem verteilten bzw. ausgebreiteten Datenverarbeitungsnetzwerk mit einer Verbindungseinheit verbunden. Wenn ein spezielles Datenverarbeitungsnetzwerk die Übertragung einer Datengruppe (Datei) fordert, fordert sie einen Zugriff zu der Verbindungseinheit an. Wenn der Zugriff durch.die Verbindungseinheit gewährt wird, wird die exklusive Steuerung Über die Verbindungseimheit an das die Anforderung stellende Datenverarbeitungssystem übertragen. Das anfordernde System überträgt dann die Information in einen Abschnitt des Speichers in der Steuerung, zu der durch alle anderen Datenverarbeitungssysteme in dem Netzwerk ein Zugriff möglich ist. Wenn die Information in dem Speicher gespeichert ist, kann das System mit der exklusiven Steuerung die Verbindungseinheit veranlassen, die Operationen des Systems zu unterbrechen, zu dem die Information gesandt wurde. Daraufhin fordert das Übrige System eine Steuerung für die Verbindungseinheit an, wodurch die Information zurückerhalten und verarbeitet wird«
Im folgenden wird eine bevorzugte Ausführungsform der Verbindungseinheit anhand der Zeichnung zur Erläuterung weiterer Merkmale beschrieben. Es zeigen:
909828/0789
- Ιό -
Fig. 1 ein Blockschdtbild eines verteilten Datenverarbeitungsnetzwerkes gemäß der Erfindung,
Fig. 2A bis 2D vier bestimmte Register, die jeder Interface-Schaltung nach Fig. 1 zugeordnet sind,
Fig. 3 ein detaillie rtes Blockschaltbild des Steuerabschnittes der Steuerung und des entsprechenden Steuerabschnitts der Interface-Schaltung nach Fig. 1,
Fig. 4 ein detailliertes Blockschaltbild des Datenabschnittes der Steuereinheit und des entsprechenden Datenabschnitts der Interface-Schaltung nach Fig. 1,
Fig. 5 ein detailliertes Blockschaltbild des Hauptleitungs-Steuerabschnitts der Interface- Schaltung nach Fig. 1, und
Fig. 6 ein detailliertes Blockschaltbild der Grundanordnung der Interface-Schaltung einer Primärrechner-Interface-Schaltung.
Fig. 1 zeigt ein verteiltes Datenverarbeitungsnetzwerk,
das drei Datenverarbeitungssysteme enthält, die mit 10, 11 und bezeichnet sind. Das System 12 repräsentiert ein Datenverarbeitungssystem "n", wobei "n" der maximalen Zahl an Datenverarbeitungssystemen entspricht, die in dem Netzwerk zusammengeschaltet werden können. Der bestimmte Aufbau jedes Datenverarbeitungssystems des Netzwerkes hängt von der jeweiligen Anwendung dieses Systems ab. Jedes Datenverarbeitungssystem enthält typischerweise als flinimum die Einheiten, die in dem Datenverarbeitungssystem 10 dargestellt sind. Diese Einheiten beinhalten eine zentrale Recheneinheit 13, die über eine System-Hauptleitung (Bus) 14 mit einer RAM-Einheit (Random-Speicher) in Verbindung steht und eine oder mehrere periphere Einheiten 16. Eine periphere Einheit kann Eingabe-Ausgabe-
909828/078 9
Einrichtungen, wie beispielsweise Fernschreiber und Video-Wiedergabeeinrichtungen mit Tastatur, Ausgangseinrichtungen,wie beispielsweise Zeilendrucker und sekundäre Speichereinrichtungen, beispielsweise Plattenspeicher, aufweisen. Die übrigen Datenverarbeitungssysteme in Fig. 1 haben ähnlichen Aufbau.
Gemäß Fig. 1 enthält eine nach der Erfindung aufgebaute Verbindungseinheit 17 mehrere Schaltungen. Eine Primärrechner-Interface-Schaltung ist an jedes Datenverarbeitungssystem des Netzwerkes angeschlossen. Nach Fig. 1 sind dies die Schaltungen 20, 21 und 22. Im folgenden wird auf die Primärrechner-Interface-Schaltung 20 Bezug genommen; diese Schaltung ist an die Systemhauptleitung 14 angeschlossen und bewirkt daher eine Trennung zwischen der Verbindungseinheit 17 und dem Datenvorarbextungssystem 10. Jede der Prirnärrechner-Interface-Schaltungen 20, 21 und 22 ist auch an eine entsprechende der Interface-Schaltungen 23, 14 und 15 über Hauptleitungen 30, 31 und 32 angeschlossen. Jede Interface-Schaltung enthält mehrere Abschnitte; die Interface-Schaltung 23 ist in derartige Abschnitte unterteilt; Ein Steuerabschnitt 23B für die Hauptleitung (Bus), die mit der Hauptleitung (Bus) 30 verbunden ist, einen Steuerabschnitt 23C, der an den Bus-Steuerabschnitt 23B angeschlossen ist und einen Datenabschnitt 23D, der ebenfalls an den Bus-Steuerabschnitt 238 angeschlossen ist.
Jede der Steuer- und Datenabschnitte, wie beispielsweise die Abschnitte 23C und 23D, sind an eine Steuerschaltung 33 angeschlossen. Die Steuerschaltung 33 enthält einen Steuerabschnitt 34; eine Hauptleitung (Bus) 35 verbindet den Steuerabschnitt 34 mit jedem Steuerabschnitt der Interface-Schaltung, beispielsweise dem Steuerabschnitt 23C. Auf ähnliche V/eise steht ein Datenabschnitt 3ό mit jedem Datenabschnitt der Interface-Schaltung in Verbindung, beispielsweise über eine Leitung 37 mit dem Datenabschnitt 23D.
909828/0789
Jedes Datenverarbeitungssystem in dem in Fig. 1 gezeigten Netzwerk arbeitet unabhängig von den übrigen Datenverarbeitungssystemen. Dies bedeutet, daß jedes System auf die Programme anspricht, die im eigenen Speicher gespeichert sind, sowie auf Signale, die von und zu den eigenen peripheren Einrichtungen übertragen werden. Die Verbindungseinheit 17 ist an alle Datenverarbeitungssysteme angeschlossen. Daher befähigb sie jedes Datenverarbeitungssystem bei einer Anfrage zur Übertragung einer Datengruppe zu oder von einem anderen System (Zielsystem) des Netzwerks. Eine Übertragung wird eingeleitet, wenn das anfragende System die Steuerung entweder des Steuerabschnittes 34 oder des Datenabschnittes 3ό in der Einheit 17 anfordert. Wenn die Verbindungseinheit 17 dem anfragenden System die Steuerung gewährt, überträgt das anfragende System die Information zu dem entsprechenden der Steuer- und Datenabschnitte 34 und 3ό. Das anfragende System kann dann die Operationen des Zielsystems unterbrechen.
Wenn das Datenverarbeitungssystem 10 als Teil seiner Operation z.B. die Übertragung einer Datengruppe zu dem Datenverarbeitungssystem 11 erfordert, stellt es ein anforderndes System dar und gibt eine Anforderung zur Steuerung über den Steuerabschnitt 34 ab. Die Interface-Schaltung 20 führt diese Anforderung zur Interface-Schaltung 23 über die Hauptleitung 30 und in den Steuerabschnitt 23C. Der Steuerabschnitt 34 der Steuaung 36 entscheidet über die laufenden Anforderungen zur Steuerung und erkennt eine derartige Anforderung. VJeηη die Steuerschaltung 33 die Steuerung dem System 10 gewährt, überträgt der Steuerabschnitt 34 und der Steuerabschnitt 23C ein Signal zurück zur Primärrechner-Interface-Schaltung 20, um dem Datenverarbeitungssystem anzuzeigen, daß es die exklusive Steuerung über die Verbindungseinheit 17 hat.
909828/0783
Das Datenverarbeitungssystem 10 spezifiziert dann, welches Datenverarbeitungssystem als "Zielsystem'" die Datengruppe empfangen soll und führt andere Steuerfunktionen durch übertragung von Information zu und von dem Steuerabschnitt 34 durch, da der Steuerabschnitt 34 Information über jedes System in dem Netzwerk enthält. Wenn alle diese Informationen Übertragen sind, gibt das anfordernde System 17 die Steuerung über den Steuerabschnitt 34 auf und fordert die exklusive Steuerung über den Datenabschnitt 36 an. Ein analoger Prozeß überträgt die exklusive Steuerung auf das Datenverarbeitungssystem 10. Dann wird die zu übertragende Datengruppe durch die Primärrechner-Interface-Schaltung 20 über die Leitung 30, durch den Hauptleitungs-Steuerabschnitt 238 und den Datenabschnitt 23D und über die Hauptleitung 37 in den Datenabschnitt 36 geleitet. Wenn die Übertragung beendet ist, ergibt sich eine Viechseiwirkung zwischen der Steuerschaltung 33 und der Interface-Schaltung 24, um dem Zielsystem, d.h. dem Datenverarbeitungssystem 11, anzuzeigen, daß die Datengruppe verfügbar ist.
Das Datenverarbeitungssystem 11 wird dann ein anforderndes System und erhält die Steuerung entweder über den Steuerabschnitt 34 oder den Datenabschnitt 36 oder über beide Abschnitt der Reihe nach. Wenn die Steuerung über den Datenabschnitt 36 erhalten wurde, wird die Datengruppe von dem Datenabschnitt 36 über die Hauptleitung 37 durch die Interface-Schaltung 24, über die Hauptleitung 31 und durch die Primärrechner-Interface-Schaltung 21 in das Datenverarbeitungssystem 11 übertragen. Das Dntenverarbeitungssystem 11 und die Zischenverbindungseinheit 17 können dann so zusammenwirken, um dem Datenverarbeitungssystem 10 anzuzeigen, daß die übertragung beendet ist·
Die in Fig. 1 gezeigte Verbindungeinheit befähigt somit ein an forderndes Datenverarbeitungssystem, die exklusive Steuerung
909828/0789
über die Verbindungseinheit 17 und die Übertragung von Information zu der Verbindungseinheit U zu erhalten bzw. zu ermöglichen. Die Verbindungseinheit 17 speichert diese Information zwischen, bis das Zielsystem bezeichnet ist und beendet als anforderndes System die Übertragung. Während somit der Verbindungseinheit 17 verbundene Datenverarbeitungssysteme voneinander unabhängig arbeiten, befähigt die Verbindungseinheit 17 dadurch jedes System dazu, Datengruppen zu jedem anderen System in dem Netzwerk zu übertragen. Die "radiale" Natur der Zwischenverbindung der Systeme ist aus Fig. 1 ersichtlich. Dieser radiale Aufbau ermöglicht auch, daß die Übertragung zwischen zwei Datenverarbeitungssystemen unabhängig von jedem anderen System in dem Netzwerk vorgenommen werden kann. Das irr Fig. 1 gezeigte Netzwerk ist somit gemäß der vorstehenden Definition ein "wahr" (true) verteiltes Datenverarbeitungsnetzwerk. Darüber hinaus wird dieses Ergebnis ohne Änderung des Aufbaus der einzelnen Datenverarbeitungssysteme erreicht.
Zur Vereinfachung der Beschreibung der Grundbedingungen für die erfindungsgemäße Einheit und für die Ausführung der Erfindung wird eine spezielle AusfUhrungsform der erfindungsgemäßen Einheit näher erläutert. Die folgende Beschreibung bezieht sich auf eine Verbindungseinheit 17, die mit mehreren PDPl1-Datenverarbeitungssystemen operiert, die von der Firma Digital Eqipment Corporation, Maynard, Massachusetts, hergestellt werden.
Operationen der System-Hauptleitung
Jedes PDPIl-Datenverarbeitungssystem steht mit der Verbindungseinheit 17 dadurch in Nachrichtenverbindung, daß über die System-Hauptleitung Bus-Lese- und Schreiboperationen ausgeführt werden, wobei diese System-Hauptleitung (Bus) der System-Hauptleitung 14 entspricht. Wann immer eine derartige Verbindung erforderlich ist,
909828/0789
wird irgendeine beliebige Einheit im System, normalerweise die zentrale Recheneinheit 13 (Zentraleinlieit) eine Master-Einheit. Eine Master-Einheit leitet eine Bus-Operation dadurch ein, daß sie zuerst die Steuerung über die System-Hauptleitung 14 erhült. Dann überträgt sie die Adressen- und Steuersignale auf der Hauptleitung 14. Die Adressensignale identifizieren einen speziellen Speicherplatz in der Speichereinheit 15 oder irgendeiner peripheren Einheit 16; diese Einheit ist eine Slave-Einheit über die Dauer der Bus-Operation. Bestimmte Steuersignale, die "Uichtungssignale" bezeichnet werden, geben an, ob die Bus-Operation eine Lese- oder Schreiboperation darstellt. Wenn eine Schreiboperation ausgeführt wird, überträgt die Master-Einheit ebenfalls Daten auf der System-Hauptleitung 14 gleichzeitig mit der Adressen- und Steuerinformation. Dann überträgt die Master-Einheit ein Master-Synchronisiersignal. Die Slave-Einheit spricht auf diese Signale dadurch an, daß die spezifizierte Operation ausgeführt wird und daß dann zur Mastereinheit ein Slave-Synchronisiersignal zurückübetragen wird, welches die Master- und Slave-Einheit die Bus-Operation beenden läßt.
Steuerzustand- und Datenpufferregister
Die Verbindungseinheit 17 enthält mehrere Speicherplätze oder Register, zu denen von jedem Datenverarbeitungssystem ein Zugriff möglich ist. Diese Speicherplätze weisen einen Satz von vier Registern auf, die jedem der Datenverarbeitungssysteme zugeordnet sind. Der Registersatz, der dem Datenverarbeitungssystem 10 zugeordnet ist, ist in Fig. 2 dargestellt; die den übrigen Systemen zugeordneten Registersätze würden identisch sein. Jeder Satz enthält ein Steuerzustandsregister 40, das in Fig. 2A gezeigt ist, und verschiedene Stufen enthält. Diese Stufen weisen in dem Steuerabschnitt 23C der Interface-Schaltung 23 einen Schaltkreis auf und sind dem Steuerabschnitt 34 zugeordnet. Fig. 2B zeigt ein Steuer-
909828/0789
abschnitt-Datenpuffer 41. Dieses Puffer ist ein "fingiertes" Register, da seine Adresse zusammen mit den Richtungssignalen decodiert wird, um entweder den Eingang oder den Ausgang eines Speichers 41 im Steuerabschnitt 34 zu identifizieren (das gleiche Bezugszeichen identifiziert sowohl den Datenpuffer als auch den Speicher, der in Fig. 3 gezeigt ist). Fig. 2C veranschaulicht ein Register 42 für den Datenabschnitts-Steuerzustand, welches in dem Datenabschnitt 23D der Interface-Schaltung 23 Schaltkreise enthält, während Fig. 2D ein Datenpuffer 43 darstellt, das ebenfalls ein "fiktives" Register ist, welches einen Speicher 43 in dem in Fig. 4 gezeigten Datenabschnitt entspricht.
Im folgenden wird Bezug genommen auf das Steuerzustandsregister nach Fig. 2A; jedes Steuerzustandsregister weist mehrere einzelne Stufen auf, die durch verschiedene Flipflops und Gatter in dem zugehörigen Steuerabschnitt der Interface-Einheit gebildet werden. Bei der Beschreibung der Funktion jeder Stufe werden gleiche Dezugszeichen benutzt, um die Stufe in Fig. 2 und das betreffende Schaltungselement in den übrigen Figuren zu identifizieren, welche das entsprechende Signal empfängt oder überträgt. Die Stufen des Steuerzustandsregisters 40 mit geringster Bedeutung sind die NY ID-Stufen 50. Diese Stufen sind Festspeicher-Stufen und "reflektieren" die Signale, die von einem ID-Schaltkreis 50 (Fig. 3) übertragen werden. Der Schaltkreis 50 erzeugt für jedes Datenverarbeitungssystem eine einzige Kombination von HY ID-Signalen. Bei diesem speziellen Ausführungsbeispiel sind es vier Bits. Daher kann diese Ausführungsform der Verbindungseinheit 17 an bis zu sechzehn Datenverarbeitungssysteme angepaßt werden.
Eine C INT-Stufe 51 (zur Unterbrechung des Steuerabschnittes) stellt eine Lesestufe (Write-only-Stufe) dar und wird durch ein
909828/0789
NAND-Glied 51 (Fig. 3)gebildet. Wenn das Signal in der C INT-Bitposition während einer Bus-Schreiboperation dem Register 40 zugeführt wird, wird das NAND-Glied 51 erregt. Die Verbindungseinheit 17 spricht auf das C INT-Signal durch Unterbrechung eines Datenverarbeitungssystems an, das durch die vorbestimmten Bitpositionen in den Control Address-Stufen 52 (für die Steueradresse) angegeben ist; diese Stufen werden durch ein Adressen-Verriegelungsglied 52 (Fig. 3) gebildet.
Ein Flipflop 53 (Fig. 3) bildet eine C REQ-Lese-Schreib-Stufe 53 (für eine Anforderung nach einem Steuerabschnitt). Wenn das Drtenverarbeitungssystem 10 eine Bus-Schreiboperation ausführt, welche eine Übertragung von Daten in das Steuerzustandsregister 40 bewirkt und das Flipflop 53 setzt, gibt die Interface-Schaltung 23 eine Anforderung nach einer Steuerung über die Verbindungseinheit 17 ab. Wenn eine exklusive Steuerung gewährt wird, gibt ein UND-Glied 54 (d.h. die CS RDY-Festspeicherstufe) in Fig. 3 ein CB RDY-Signal (Steuerhauptleitung-bereit) ab. Wenn das Datenverarbeitungssystem 10 dann eine Bus-Leseoperation ausführt, um den Inhalt des Registers 40 abzurufen, stellt es fest, daß es die exklusive Steuerung über den Steuerabschnitt 34 der Verbindungseinheit 17 innehat.
Eine C IE-Stufe 55 (zur Ermöglichung der Unterbrechung des Steuerabschnittes) schafft eine wirksamere Übertragung der Steuerung an das Datenverarbeitungssystem. Ein Flipflop 55 (Fig. 3) bildet eine C IE-Lese-Schreib-Stufe. Wenn das C lE-Flipflop 55 gesetzt ist, wenn das CB RDY-Signal erzeugt wird, unterbricht der Steuerabschnitt 23C und die Interface-Schaltung 20 für den Primärrechner (Host processor) das Datenverarbeitungssystem 10. Dies ergibt eine positive Anzeige gegenüber dem System 10 dahingehend,
9 0 9828/0789
daß es die exklusive Steurung über die Verbindungseinheit 17 hat.
Die Control Address-Stufen 52 sind Lese-Schreib-Stufen. Zusätzlich zur Identifizierung eines Datenverarbeitungssystems bei Abgabe des Signals C INT geben diese Stufen eine Adresse für einen speziellen Speicherplatz im Speicher 41 ab, zu dem ein Zugriff während der Bus-Operation hergestellt werden soll, welcher den Steuerdaten-Puffer 41 beinhaltet.
Wie vorstehend angegeben ist, ist das Steuerdatenpuffer 41 ein fiktives Register. Wenn eine Master-Einheit in dem Datenverarbeitungssystem 10 eine Adresse abgibt, welche dieses Register identifiziert, leitet de Verbindungseinheit 17 den durch das Adressen-Verriegelungsglied 52 identifizierten Platz zu den Daten-Leitungen in der Hauptleitung 14.
Im folgenden wird auf das Zustandsregister 42 für die Datenabschnittssteuerung Bezug genommen, das in Fig. 2C und 4 dargestellt ist/ eine HPB CLR-Stufe 60 stellt eine Write-only-Stufe dar. Wenn sie gesetzt ist, leitet sie den Betrieb der Verbindungseinheit 17 ein. Eine entsprechende Schaltung ist in Fig. 4 nicht dargestellt.
Eine FI CLR-Stufe 61 ist eine Write-only-Stufe (Festspeicherstufe), die in Fig. 4 durch ein UND-Glied 6Ί dargestellt ist. Wenn das UND-Glied 61 erregt bzw. angesteuert wird, wird ein Zähler 62 (Fig. 4) auf einen Anfangswert gesetzt.
Eine P UP-Stufe 63 ist eine Read-only-Stufe, die gesetzt wird, wenn die Steuerschaltung 33 aktiviert wird. Diese Stufe läßt ein Datenverarbeitungssystem bestimmen, ob die Verbindungseinheit 17
909828/0789
eingeschaltet ist und sich in Getrieb befindet. Die Schaltung dieser Stufe ist nicht dargestellt. Eine Lese-Schreib-Stufe 64 weist ein Flipflop 64 (Fig. 4) auf. Diese Stufe steuert in Kombination mit den Richtungssignalen die Erhöhung des Zählers 62 während der Übertragung zu und von dem Speicher 43.
Eine D INT-Stufe 65 ist eine Write-only-Stufe, die durch ein UND-Glied 05 (Fig. 4) dargestellt wird. Wenn das UND-Glied 65 in einer Interface-Schaltung aktiviert ist, wird eine andere Interface-Schaltung, die mit dem Datenverarbeitungssystem verbunden ist, in den Destination-(Ziel)-Stufen 66 identifiziert und unterbricht dieses Datenverarbeitungssystem. Die Stufen 66 sind als Data Address-Verriegelungsglied 66 (für Datenadressen) in Fig. 4 dargestellt. Diese Stufen arbeiten mit den Signalen des Zählers 62 zusammen, um einzelne Speicherplätze in dem Speicher 43 zu identifizieren.
Eine DM REQ Stufe 67 entspricht der C Req Stufe 53 und ist eine Lese-Schreib-Stufe/gebildet durch ein Flipflop 67 (Fig. 4). Wenn das Datenverarbeitungssystem 10 eine Bus-Lese-Operation ausführt, die Daten in das Steuerzustandsregister 62 überträgt und das Flipflop 67 setzt, bewirkt der Schaltkreis in dem Datenabschnitt 23D der Interface-Schaltung 23 die Erzeugung einer Anforderung für eine Steuerung des Datenabschnittes 36 der Verbindungseinheit
Wenn die Exklusivsteuerung gewährt wird, erzeugt ein UND-Glied (Fig. 4) ein DM RDY-Signal. Wenn dann das Datenverarbeitungssystem 10 eine Bus-Lese-Operation mit dem Steuerzustandsregister 42 ausführt, stellt es fest, daß es die Exklusivsteuerung über den Steuerabschnitt 36 der Verbindungseinheit 17 innehat.
909828/0789
- 20 -
Wenn eine Lese-Schreib-Stufe D IE7 die mit 70 bezeichnet ist und durch ein Flipflop 70 gebildet wird, gesetzt ist, können eine Vielzahl von Bedingungen einschließlich der Aktivierung des UND-Glieds 68 die Primärrechner-Interface-Einheit 20 bewegen, das Datenverarbeitungssystem 10 unterbrechen zu lassen. Sobald einmal die Steuerung an das Datenverarbeitungssystem übertragen wird, kann die Anzeige bzw. Mitteilung über diese Steuerung zu dem System in einer positiven Weise zurückgesandt werden.
Eine Schreibstufe CLR INT (Write-only-Stufe), die mit 71 bezeichnet ist, und UND-Glieder 71A (Fig. 4) und 71B (Fig. 3), sowie ein NAND-Glied 71C (Fig. 4) aufweist, löscht bestimmte Unterbrechungszustände, wenn sie angesteuert wird.
Eine DI PEN-Lesestufe, die mit 72 bezeichnet ist, weist ein Flipflop 72 (Fig. 4) auf. Das Flipflop 72 wird durch einen Unterbrechungsbefehl (d.h. durch die Abgabe des Signals D INT von einem anderen System) gesetzt, das auch das System 10 spezifiziert. Das Signal DI PEN zeigt an, daß diese Unterbrechung empfangen wurde und vorliegt. Wenn das D IE Flipflop 70 ebenfalls gesetzt ist, wird das Datenverarbeitungssystem 10 unterbrochen. Fall die Signale CLR INT und DI PEN während einer Bus-Schreiboperation an das Steuerzustandsregister 42 geleitet werden, löscht das UND-Glied 71A das Flipflop 72. Auf ähnliche Weise erzeugt ein Flipflop 73 (Fig. 3) das Signal für die CI PEN Lesestufe 73. Wenn das CI PEN-Flipflop 73 und das D IE-Flipflop 70 gleichzeitig gesetzt sind, wird das Datenverarbeitungssystem 10 unterbrochen. Wenn die Signale CLR INT und CI PEN während einer Bus-Schreiboperation an das Steuerzustandsregister 42 geführt werden, löscht das UND-Glied 71B das Flipflop 73.
909828/0789
Speicher der Steuerschaltung
Im folgenden wird Bezug genommen auf die Speicher in der Steuerschaltung 33 (Fig. 1); der Speicher 41 nach Fig. 3 weist meliere Speicherplätze auf. Bei der dargestellten AusfUhrungsform enthält das Control Address-Verriegelungsglied' 52 acht Stufen, so daß irgendeiner der 256 Speicherplätze spezifiziert werden kann. Bei der vorstehend erwähnten Beschränkung auf 16 Datenverarbeitungssysteme in einem Netzwerk sind Io Speicherplätze in dem Speicher 41 vorhanden, die jedem Datenverarbeitungssystem zugeordnet sind. Diese Speicherregister enthalten Zustand-und Steuerinformationen, die während der Übertragung von Datengruppen nützlich sind. Diese Speicherplätze können beispielsweise eine Information beinhalten, die anzeigt, ob der Speicher 43 (Fig.4) voll oder leer ist. Eine andere Information kann die Identifizierung eines eine Anforderung abgebenden Datenverarbeitungssyst«ms enthalten.
Der Speicher 43 weist einerseits Blöcke von Plätzen auf, die einer üblichen Datenblockgröße entsprechen. In einem PDPIl-Datenverarbeitungssystem werden Datengruppen in Plattenspeichereinheiten gespeichert. Der Grundblock der Daten in einer derartigen Plattenspeichereinheit ist ein Sektor mit 256 Wörtern. Daher weist der Speicher 43 4096 Speicherplätze auf, wovon 256 Speicherplätze für jedes Datenverarbeitungssystem festgelegt sind.
Datenwege
Fig. 5 veranschaulicht die Datenwege durch den Bus-Steuerabschnitt 23B der Interface-Schaltung 23 (Fig. l). Alle Interface-Schaltungen haben die gleichen Datenwege. Gemäß dieser AusfUhrungsform werden Signale zwischen den Primärrechner-Interfäce-Schaltungen und entsprechenden Interface-Schaltungen durch Ausnutzung differen-
909828/0789
tieller Signalübertragungen übertragen. Während einer Bus-Schreib-Operation zu einem der in Fig. 2 gezeigten Register aktivieren eingehenden Datensignale auf der 3us bzw. Hauptleitung 30 Differentialempfänger 44. BD (Bus data)-Signale von den Empfängern 44 gelangen entweder durch eine Empfangs- und Sendeschaltung 45 als CDD (Control bus data)-Signale zu dem Datenabschnitt 35D der Hauptleitung 35 oder eine Sende- und Empfangsschaltung 46 als 13D (Data bus data)-Signale zu dem Datenabschnitt 37D der Hauptleitung 37. Wührend einer üus-Leseoperation durch eines der Register nach Fig. 2 gelangen ankommende Signale CBD und DBD durch die entsprechenden Sende- und Empfangsschaltungen 45 und 46 zu einem Multiplexer 47 mit vier Eingängen als CD (Steuerabschnitt-Daten)-und DD (Datenabschnitt-Daten)-Signale. Die übrigen Eingänge des Multiplexers empfangen Signale CCSR (Steuerabschnitt-Steuerzustandsregister) und DCSR (Datenabschnitts-Steuerzustandsregister). Adressensignale Al und A2 bewirken eine Wahl, welche Eingangssignale des Multiplexers durch den Multiplexer 47 zu den Differential-Sendern bzw. Differential-Gebern gekoppelt werden, wenn ein Signal MiJXEN abgegeben wird. Die Differentialgeber 48 geben die ausgewählten Signale auf die Hauptleitung 30 abhängig von einem Signal DREN (Freigabe für das Lesen von Daten).
Arbeitsweise der Ausführungsform
Übertragung der Steuerung an ein eine Anforderung abgebendes Datenverarbeitungssystem.
Die in den verschiedenen Figuren dargestellte Schaltung wird im folgenden unter Bezugnahme auf die Schritte zur Übertragung einer Datengruppe von dem Datenverarbeitungssystem 10 als anforderndes System an das Datenverarbeitungssystem Π als Zielsystem im einzelnen erläutert. Die Übertragungen von Datengruppen zwischen anderen Systemen wird auf gleiche oder ähnliche Weise ausgeführt.
909828/0789
Das Datenverarbeitungssystem 10 leitet die Übertragung durch Erhalt der Steuerung der Steuer- und Datenabschnitte 34 und 36 der Reihe nach ein. Obgleich die folgende Beschreibung eine Operation ohne Berücksichtigung anderer, gleichzeitiger Übertragungen von Datengruppen erläutert, ist ersichtlich, daß die Steuer- und Datenabschnitte voneinander unabhängig sind. "Unabhängig" wird dahingehend verstanden, daß die beiden Abschnitte getrennt arbeiten, so daß es für den Steuerabschnitt möglich ist, unter der exklusiven Steuerung eines Datenverarbeitungssystems zu stehen, während der Datenabschnitt unter exklusiver Steuerung eines anderen Datenverarbeitungssystems steht.
Eine Übertragung einer Datengruppe wird eingeleitet, wenn ein Datenverarbeitungssystem 10 mit einer Anforderung eine Bus-Schreib-Operation in das Steuerzustandsregister 40 in dem Steuerabschnitt 23C der Interface-Schaltung 23 ausführt. Während dieser Bus-Schreib-Operation werden die C INT-Stufe und die Control Address (Steueradressen)-Stufen 52 nicht benützt. Die C REQ-Stufe 53 ist gesetzt. Zum Zwecke dieser Erläuterung wird angenommen, daß die C IE-Stufe 54 ebenfalls gesetzt ist. Wenn die zentrale Recheneinheit 13 die Bus-Schreib-Operation beginnt, liefert sie ein BCI-Signal, das die Schreiboperation anzeigt und ein Haster-Synchronisiersignal BMSYN zusätzlich zu den Daten und der Adresse für das Steuerzustandsregister 40.
Diese Signale werden durch die Primärrechner-Interface-Schaltung empfangen, die im einzelnen in Fig. 6 dargestellt ist. Die Signale werden über Adressenleitungen 14A und Steuerleitungen 14C der Hauptleitung 14 zu einem Adressenkomparator 80 geführt. Das iiaster-Synchronisiersignal BHSYN läßt den Komparator 80 ein Ausgangssignal abgeben, wenn die eingehenden Adressensignale auf den
909828/0789
und Empfangseinheiten 45, 46 die Signale der Differentialempfänger 44 entweder auf den CBD-Leitungen 35D oder den DBD-Leitungen 37D übertragen, wenn das Signal C3 RDY oder das Signal DM RDY zugeführt wird.
Das Signal BMSYN steuert das Äusgangssignal des Decoders 90. Während einer Bus-Schreib-Operation erzeugt ein UND-Glied 93 einen Schreibimpuls WP. Das Signal BCI der Differentialempfänger 89 und das BMSYN-Signal der Differentialempfänger 91 steuern das UND-Glied 93 an, bis eine Verzögerungsschaltung 94 das UND-Glied 93 über einen Inverter 95 sperrt. Der resultierende Schreibimpuls steuert den Decoder 90 derart an, daß entweder ein Impuls LCCSR oder LDCSR abhängig von den Adressensignalen der Differntialempfänger 89A erzeugt wird. In diesem Fall überträgt der Decoder 90 einen Impuls LLCSR, der die verschiedenen Lese-Schreib- und Lesestufen des Steuerzustandsregisters 40 laden läßt.
Das Signal der Verzögerungsschaltung 94 und das Signal Al, welches das Steuerzustandsregister 40 spezifiziert, steuern ein UND-Glied 96 an, welches ein Signal CSRSSYN abgibt. Dieses Signal wird über ODER-Glieder 97, 98 und über ein UND-Glied 99 gekoppelt, das durch das Signal 3'iSYN angesteuert, d.h. durchgeschaltet wird. Das UND-Glied 99 steuert Differentialgeber 100 an, wodurch Signale SS abgegeben werden, die zu der Primärrechner-Interface-Schaltung 20 (Fig. 6) zurückgeleitet werden. Differentialgeber 101 führen die Signale SS auf der Hauptleitung 14 als ein Signal BiiSYN. Wie bekannt, endet dann das Signal BMSYN und das UND-Glied 99 in Fig.5 beendet dann die Signale SS. Dies beendet die Bus-Schreib-Operation. Wenn diese Bus- oder Hauptleitungs-Schreib-Operation beendet, d.h. vollständig ist, kann das Dcitenverarbeitungssystem damit beginnen, ein anderes Programm zu verarbeiten.
909828/0789
Leitern 14A irgendeiner von vorbestimmten Adressen für die Register nach Fig. 2 entsprechen. Wenn eine der vier Adressen empfangen wird, aktiviert der Komparator 80 und das BHSYN-Signal ein UND-Glied 81, um dadurch ein ME-Signal abzugeben.
Das Signal ME wird durch eine Verzögerungsschaltung 82 zu Differentialgebern 83 geführt, um als Signale MS auf der Hauptleitung aufzutreten. Das Signal ME wird auch an ein UND-Glied 84 angelegt, das durch das zugeführte Signal BCI während einer Schreiboperation angesteuert wird, um ein Signal DATO abzugeben. Das Signal DATO des UND-Glieds 84 während jeder Bus-Schreib-Operation steuert die Differentialgeber 85 derart an, daß Signale von den Datenleitungen 14D der Hauptleitung 14 auf Leitungen der Hauptleitung gekoppelt werden. Das Signal DATO steuert auch über einen Inverter 8ό und ein UND-Glied 87 die Übertragung von Datensignalen durch Treiberschaltungen in den Daten-Sende- und Empfangseinheiten 88 während der Bus-Lese-Operationen.
Die Differentialgeber 83 übertragen auch Adressensignale Al und A2 niedriger Ordnung, um eines von vier Registern zu identifizieren, sowie ein Signal Cl, das aus dem Signal BCl abgeleitet wird, auf entsprechenden Leitungen in der Hauptleitung 30 während der Bus-Lese- und Schreib-Operationen.
An den Bus-Steuerabschnitt 23C der Interface-Schaltung 23 nach Fig. 5 führen Differentialempfänger 89A die Adressensignale Al und A2 zu einem Decoder 90. Differentialsignale, die von den Signalen MS erzeugt werden, gelangen durch einen Differentialempfänger 91 und ergeben das Signal OMSW. Wenn das Signal BCl während einer Schreiboperation aktiv ist, überträgt ein UND-Glied 92 ein Steuersignal D-TO-M. Dieses Signal läßt die Sende-
909B28/0789
Nunmehr wird wieder auf Fig. 3 Dezug genommen/ ein Taktsignalgeber 102 erzeugt Taktimpulse Tl und T2, die phasenverschoben sind. Jeder Impuls Tl vird an einen TakteingangCLK eines Zählers 103 angelegt, der ein Modul entsprechend der Zahl von Datenverarbeitungssystemen hat, die an das Datenverarbeitungsnetzwerk angeschlossen sind. Bei der speziellen Ausführungsform beträgt das Modul 16. Komparatoren in jeder Interface-Schaltung, beispielsweise ein Komparator 104 nach Fig. 3 empfängt die Ausgangssignale des Zählers 103. Wenn der Zähler 103 eine Zahl entsprechend der Identität des Datenverarbeitungssystems 10 erzeugt, steuert der Komparator 104 ein UND-Glied 105 an,das durchgeschaltet wird,wenn das Flipflop 53 gesetzt ist. Das UND-Glied 105 überträgt ein Signal C REQ auf einer entsprechenden der Leitungen 35C.
Dieses Signal C REQ läßt ein C GRANT, Flipflop 106 in dem Steuerabschnitt 34 durch den nächsten Taktimpuls T2 der Taktsignalquelle 102 setzen. Wenn dieses Flpflop gesetzt ist, erzeugt es ein Signal C GRANT und sperrt den Zähler 103, so daß der Zähler 103 nicht auf die folgende Zahl erhöht werden kann. Das Signal C GRAtJT wird zu allen Interface-Schaltungen über eine entsprechende der Leitungen 35C zurückgekoppelt und steuert das UND-Glied 54 in der Interface-Schaltung 23 an, wenn dieses Glied durch das Flipflop 53 und den Komparator 104 durchgeschaltet ist, wodurch das Signal CD RDY übertragen wird. Die Zuführung des Signals CB RDY zeigt daher an, daß die exklusive Steuerung über den Kontrollabschnitt 34 dem Datenverarbeitungssystera 10 erteilt ist.
Eine positive Anzeige der Übertragung der Steuerung ist garantiert, falls die C IE-Stufe 55 gesetzt ist. Ist dies der Fall, steuert das Signal CB RDY ein UND-Glied 107 an, das in Fig. 3 und 5 dargestellt ist. Nach Fig. 5 steuert das UND-Glied 107 die Differential-
909828/0789
geber 108 an, um Signale CG auf der Hauptleitung 30 abzugeben. Die Differentialempfänger 101 in der Interface-Schaltung 20 des Primärrechners (Fig. ό) erzeugen ein Signal CGOINT aufgrund der Signale CG. Das Signal CGOINT stellt ein Eingangssignal zu einer dualen Unterbrechungsschaltung 109 dar, die auf das Signal CGOINT durch Unterbrechen der Operation des Datenverarbeitungssystems anspricht. Die Unterbrechungsschaltung 109 ist eine übliche Schaltung, die bei PDPlI Datenverarbeitungssystemen benutzt wird, so daß keine Einzelheiten dieser Schaltung beschrieben werden mUssen.
Bestimmung des Zielsystemzustandes
Normalerweise wird das Datenverarbeitungssystem 10 jede derartige Unterbrechung verarbeiten, indem bestimmt wird, ob der Abschnitt des Speichers 43 in Fig. 4, welcher dem ZMsystem zugeordnet ist, voll ist. Wie vorstehend angeceutet wurde, enthält ein Platz, der jedem der Datenverarbeitungssysteme in dem Speicher 41 entspricht, diese Information. Die zentrale Recheneinheit 13 nach Fig. 1 erhält diese Zustandsinformation durch Lesen der Information, die an dieser Speidierstejüe während einer Bus-Lese-Operation gespeichert ist.
Es ist derjenigen Bus-Schreib-Operation möglich, welche die Anforderung abgibt, gleichzeitig die Adresse des Speicherplatzes in das Adressen-Veniegelungsglied 52 einzugeben. Wenn dies nicht ausgeführt wird, muß der Leseoperation eine andere Dus-Schreib-Operation vorangehen.Während einer derartigen Bus-Schreib-Operation überträgt die zentrale Recheneinheit 13 auf den Datenleitungen 14D Signale entsprechend der Speicheradresse und das Signal C KEQ. Das Auftreten des Signals C REO. während der Schreiboperation läßt die Stufe 53 im gesetzten Zustand beibehalten, um die Steuerung über die Verbindungseinheit 17 beizubehalten. Solange ein Signal CB RDY
909828/0789
von der Stufe 54 abgegeben wird, koppeln in jedem Fall Gatter die Adressensignale über Adressenleitungen 35A zu einem Adresseneingang des Speichers 41.
Wenn das Datenverarbeitungssystem 10 eine Bus-Lese-Operation ausführt, adressiert es das Steuerdaten-Puffer 41. Auch das Signal BCl ist unwirksam, so daß das UND-Glied 84 nach Fig. 6 nicht angesteuert wird und somit das Signal DATO unwirksam ist bzw. nicht vorliegt. Daher sind die Diffejaitialgeber 85 inaktiv, während die Daten-Sende- und Empfangseinheit 88 so angesteuert ist, daß sie Signale von den Differentialempfängern 112 auf Leitungen 14D bei Empfang des Signals BSSW überträgt. Die Adressensignale Al und A2 der Differentüempfänger 89A in Fig. 5 steuern den Decoder 90 nunmehr derart an, daß er ein Signal CHiISYN bei Empfang des Signals BMSW der Differentialempfänger 91 abgibt. Wenn die Adressensignale eines der Datenpuffer identifizieren, kann der Decoder 90 weder das Signal LCCSR noch das SignalLDCSR übertragen, welche Informationen in die Steuerzustands-Register bzw. 42 eingeben. Das UND-Glied 115 ist jedoch während der Lese- oder Schreib-Operationen durch das Signal B! SSW nach der durch die Verzögerungsschaltung 94 bestimmten Verzögerung angesteuert. In diesem Fall überträgt der Decoder 90 ein verzögertes Signal CMHSYN, das auf einer entsprechenden Leitung der Leitungen 35A übertragen wird.
Dieses Signal CCMSW wird dann zu einer Speichersteuerschaltung 116 im Steuerabschnitt 34 geführt. Da das Signal Cl während der Lese-Operation unwirksam ist, werden die Daten in dem adressierten Platz abgerufen und an einem Ausgang des Speichers 41 erzeugt und dann durch die Sende- und Empfangseinheiten 117 (transceivers) auf Leitungen 35D als Signale CBD übertragen. Nach einem Intervall,
909828/0783
das durch die Zeit bestimmt ist, die erforderlich ist, um Informationen aus dem Speicher 41 abzurufen, überträgt die Speichersteuerschaltung 116 ein Signal CNSSW auf dem Hauptleitungsabschnitt 35A. Dieses Signal wird zum ODER-Glied 97 (Fig. 5) geführt. Wenn das ODER-Glied 97 durchgeschaltet ist, übeträgt es das Signal EiUXEN , das den Multiplexer 47 ansteuert, um die Signale von den CBD-Leitungen 35D auf die Hauptleitung 30 zu koppeln. Wie vorstehend beschrieben, lassen die ODER-Glieder 97 und 93 und das UND-Glied 99 den Differentialgeber 100 das Signal SS abgeben, wodurch die Bus-Lese-Operation beendet wird.
Wenn ein Datenverarbeitungssystem versucht, einen Zugriff zum Speicher 41 in Fig. 3 zu bekommen, während es den Steuerabschnitt 34 nicht steuert, erzeugt ein nicht dargestellter Schaltkreis ein Signal DEFCSSW als Signal zur Verhinderung eines Slave-Synchronisiersignals (default slave synchronizing signal). Auf ähnliche V/eise erzeugt der Versuch des Zugriffes zum Speicher 43 in Fig. 4 ein Signal DEFDSSW. Jedes Signal steuert das ODER-Glied 98 an, wodurch die Bus-Operation, d.h. die Operation der Hauptleitung, beendet wird. Die bei jeder derartigen Übertragung umfaßten Daten haben dann ersichtlicherweise einen Wert Null.
Freigabe der exklusiven Steuerung der Verbindungseinheit Sobald die vorstehend erwähnten Lese- und Schreiboperationen die Hauptleitung (Bus) und alle anderen, notwenigen Informationsübertragungen mit dem Steuerabschnitt beendet wurden, gibt die zentrale Rechnereinheit 18 ihre Steuerung über die Verbindungseinheit 17 frei. Dies wird dadurch getan, daß eine andere Busbzw. Hauptleitungs-Lese-Operation zu dem Steuerzustands-Register ausgeführt wird. Diese Schreib-Operation löscht jedoch die C REQ- Stufe 53. Infolgedessen wird das Flipflop 53 gelöscht und das UND-
9098 2 8/0789
Glied 105 ist gesperrt. Dadurch wird das C REQ Signal vom UNü-Glied 105 in einen nicht angehobenen Zustand (non-asserted state) bewegt, so daß der nächste Taktimpuls T2 der Taktsignalquelle das Flipflop 10ό löscht, wodurch das CB GRANT-Signal beendet wird. Wenn das CB GiWJT auf einen nicht angehobenen Pegel verschoben wird, steuert es den Zähler 103 an, um auf die Taktimpulse Tl der Taktsignalquelle 102 anzusprechen. Somit identifiziert der Zähler 103 aufeinanderfolgende Datenverarbeitungssysteme, bis er ein System identifiziert, in welchem das Signal C R£Q aktiv ist bzw. vorliegt, woraufhin die Steuerung auf dieses Datenverarbeitungssystem übergeht.
Übertragung einer Datengruppe zum Speicher 43 Der nächste Schritt bei der Datenübertragung in den Speidier 43 nach Fig. 4 besteht darin, die exklusive Steuerung über den Datenabschnitt 36 zu erhalten. Die zentrale Recheneinheit 13 oder Master-Einheit erhält die Steuerung durch Durchführung einer Bus-Schreib-Operation zum Datenabschnitt-Steuerzustands-Register 42. Die Signale, die in Verbindung mit dieser Operation übertragen werden, werden durch die Primärrechner-Interface-Einheit 20 in Fig. 6 geführt und durch die Schaltung in Fig. 5 empfangen. Die Signale Al und A2 identifizieren nunmehr das Register 42, so daß der Decoder 90 den Impuls LDCSR überträgt, der an die Schaltung angelegt wird, die den Schreib- und Lese-Schreib-Stufen des Registers 42 entsprechen.
Nunmehr wird Bezug genommen auf Fig. 2C; die von der zentralen Recheneinheit 13 abgegebenen Daten enthalten ein Signal zum Setzen der Schreib-Lese-Stufe 64, wodurch angezeigt wird, daß Daten in den Speicher 43 geschrieben werden, ein Signal zum Setzen der DM.REQ-Stufe 67 und ein Signal zum Setzen der D IE-
909828/0789
Stufe 70. Die Identifizierungsnummer für das datenverarbeitende Zielsystem erscheint in den Bestimmungstufen 66.
Wenn das Flipflop 67 in Fig. 4 gesetzt ist, steuert es das UND-Glied 130 an. Der Datenabschnitt 26 enthält auch einen Zähler 132, der so lange angesteuert wird, als ein D GRANT-Flipflop 130 gelöscht ist. Jedes Signal TI einer Taktsignalschaltung 192 (Fig. 3) läßt den Zähler weiterschalten. '.Venn der Inhalt des Zählers 132 der Zahl in einem bestimmten Interface-Steuerdatenabschnitt entspricht, steuert ein Komparator, beispielsweise der Komparator 131 (Fig. 4), das UND-Glied 130 an, falls das Flipflop 67 gesetzt ist. Das UND-Glied 130 überträgt ein D REQ-Signal auf Leitungen 37C. Dieses Signal wird von einem Flipflop 133 empfangen, welches dann beim folgenden Impuls T2 gesetzt ist, wodurch ein Weiterschalten des Zählers 1322 verhindert wird. Das Signal D GRANT des Flipflops wird dann über die Leitungen 37C zurückgeführt, um das UND-Glied anzusteuern, das durch das Flipflop 67 durchgeschaltet ist, und um den Komparator 131 das Signal Dl-I RDY übertragen zu lassen.
Wenn das Flipflop 70 nach Fig. 4 gesetzt ist, zeigt es an, daß Unterbrechungen· zugelassen sind/ das Signal DM RDY steuert ein ODER-Glied 134 an. Das NAND-Glied 71C steuert das UND-Glied 135 an, so daß ein UND-Glied 130 (Fig. 5) Signale DG auf Leitungen abgibt. Die Differentialempfänger 101 in Fig. 6 empfangen die Signale DG und geben ein Signal DGOINT ab, das an die Unterbrechungsschaltung 109 angelegt wird, wodurch das Datenverarbeitungssystem 10 unterbrochen wird.
Wenn das Daten-Adressen-Verriegelungsglied 66 (data address) die Zahl des Zielsystems enthält, führen Gatter 142 den Bestimmungscode auf Leitungen 37A. Diese Signale werden dann in Bitpositionen höherer Ordnung im Adresseneingang des Speichers 43 gekoppelt.
909828/0789
- 36 -
Der Zähler 62 liefert die übrigen Adressenbits. Wenn somit der Speicher 43 256 Speicherplätze hat, die jedem Datenverarbeitungssystem zugeordnet sind, d.h. zur Verfügung stehen, ist der Zähler 62 ein Achtbitzähler.
Normalerweise wird diese Bus-Schreib-Operation auch dazu benützt, um sicherzustellen, daß der Zähler 62 (Fig. 4) gelöscht ist. Dies wird dadurch erreicht, daß die FICLR-Stufe, die durch ein UND-Glied 61 dargestellt ist, gesetzt wird. Wenn dieses Glied angesteuert wird, d.h. ein Signal abgibt, wird ein anderes UND-Glied 61A durch das DM RDY-Signal des UND-Glieds 63 angesteuert und erzeugt ein Signal FIFOCLR, das an den Löscheingang des Zählers 62 aiplegt wird.
Wenn das anfordernde Datenverarbeitungssystem die Steuerung des DatenaDschnittes innehat, überträgt das anfordernde Datenverarbeitungssystem dann Datenwörter der Reihe nach in den Speicher 43. Während einer derartigen Übertragung überträgt die Master-Einheit die Adresse des fiktiven Datenpuffers 43 auf den Adressenleitungen 14A. Die Primärrechner-Interface-Schaltung 20 erzeugt das Signal ME, das über die Hauptleitung 30 an den Hauptleitungs-Steuerabschnitt 30 geführt wird. In dem Hauptleitungs-Steuerabschnitt 233 nach Fig. 5 steuert die Kombination des Signals EiHSYN der Differentialempfänger 91 und des Signals Al und A2 der Differntialempfanger 89A den Decoder 90 derart an, daß er einen Impuls DMMSYN abgibt.
Während einer Schreiboperation ist das Verriegelungsglied 64 (Fig. 4) gesetzt, so daß jedes Signal Df-IMSYN ein UND-Glied 143 (zur Signalabgabe) ansteuert, so daß das Signal OCl vorliegt. Ein ODER-Glied 144 und ein UND-Glied 145, das durch das Signal DM RDY des UND-Glieds 66 angesteuert wird, gibt einen Impuls
FIFOCUv ab, der an den Zähler 62 im Datenabschnitt 36 angelegt wird. Nach Beendigung jeder Übertragung in den Speicher 43 wird somit der Zähler 62 erhöht, um den nächsten (Speicher)-Platz zu identifizieren.
Das von dem Signal BCI abgeleitete Signal Cl auf der Hauptleitung 14 steuert ein UND-Glied 140 an und dieses Signal wird einer Speichersteuerung 147 im Datenabschnitt 3ό zugeführt. Die Speichersteuerung 147 setzt den Speicher 43 in einen solchen Zustand, daß eine Schreib-Operation ausgeführt wird, während Sende- und Empfangs-Einheiten 148 derart angesteuert werden, daß die Daten von den Datenleitungen 37D in den Dateneingang des Speichers 43 gekoppelt werden. Am Ende jeder Speicheroperation gibt die Speichersteuerung 147 ein Signal D3SSYN ab, das dem in Fig. 5 dargestellten ODER-Glied 97 zugeführt wird, wodurch die Differentialgeber 100 angesteuert werden, um das Signal SS abzugeben, welches zum Datenverarbeitungssystem als Slave-Synchronisiersignal zurückgeführt wird. Diese Folge von Schritten dauert an, bis alle zu übertragenden Wörter, normalerweise die 'Wörter in einem Sektor, in den Speicher 43 geladen sind.
Wenn diese Datenübertragung in den Speicher 43 beendet ist, wird das die Anforderung gebende Datenverarbeitungssysteni normalerweise programmiert werden, um das datenverarbeitende Zielsystem 11 zu unterbrechen. Dies wird erreicht, wenn das anfordernde Datenverarbeitungssystem eine andere Bus-Schreib-Operation in das Steuerzustands-Register 42 (Fig. 2) ausführt. Die Schreiboperation beinhaltet normalerweise die Übertragung von Signalen nur zu den Stufen D INT, D IE und DiI REQ, da die Information in den Bestimmungsstufen 66 üblicherweise das Zielsystem identifiziert. Zu diesem Zeitpunkt übertragen die Glieder 142 die Bestimmungsinformation auf Leitungen 37 A. Vie η η somit die Bu s-
909828/0789
Schreib-Operation (Schreiboperation auf der Hauptleitung) ausgeführt wird, gibt das UND-Glied 65 ein Signal DGOINT auf Leitungen 37A ab.
Um die Operation des datenverarbeitenden Zielsystems aufgrund einer Bus-Schreib-Operation zu verstehen, die eine Unterbrechung erzeugt, wird auf Fig. 4 Bezug genommen und angenommen, daß die Interface-Steuereinheit nach Fig. 4 mit dem datenverarbeitenden Zielsystem und nicht mitdem anfordernden Datenverarbeitungssystem verbunden ist. Der in Fig. 4 dargestellte Schaltkreis, der mit jeder Interface-Einheit verbunden ist, empfängt die Adressen- und DGOINT-Signale. Jeder Datenabschnitt enthält außerdem einen Datenadressen-Komparator, beispielsweise den Datenadressen-Komparator 150 in Fig. 4, der auf den Empfang seiner eigenen Adresse über die Leitungen 37A anspricht. Wenn die Adressensignale das entsprechende Datenverarbeitungssystem identifizieren, gibt der Datenadressen-Komparator 150 ein NAND-Glied 151 frei, das die hintere Flanke des Signals DGOINT der Hauptleitung 37A das DI PEN-Flipflop 72 setzt. Das resultierende DI PEN-Signal steuert das ODER-Glied 134 durch, so daß die UND-Glieder 135 und 136 das Signal DG abgeben. Wie vorstehend beschrieben ist, wird dadurch das System unterbrochen, welches mit der Interface-Schaltung verbunden ist, in diesem Fall das datenverarbeitende Zielsystem. Daher ermöglicht diese Schaltung eine Querunterbrechung (cross interruption).
Sobald eine Unterbrechung des Zielsystems ausgeführt ist, gibt das anfordernde Datenverarbeitungssystem den Datenabschnitt 37 frei. Dies wird dadurch erreicht, daß eine andere Bus-Schreib-Operation in das bzw. zu dem Steuerzustands-Register 42 ausgeführt wird, zu diesem Zeitpunkt jedoch das Löschen der Di1I REQ-
909828/0789
Stufe 67, so daß da* Flipflop 67 gelöscht wird und das UND-Glied 130 gesperrt wird. Infolgedessen löscht der nächste Impuls T2 das D GRANT-FIi ρ flop 133 und steuert den Zähler 132 an, damit der Zähler auf die nächste Nummer der Reihenfolge weitergeschaltet wird. Das Löschen des D GRANT-Flipflops 133 sperrt auch das UND-Glied 68, wodurch das Signal DH RDY beendet wird und alle Glieder bzw. Gatter, die Daten auf den Leitungen 37 übertragen, ebenfalls gesperrt werden.
Übertragung einer Datengruppe aus dem Speicher 43 Aufgrund dieser Unterbrechung verarbeitet das datenverarbeitende Zielsystem ein Unterbrechungsprogranim, welches eine Zahl von Operationen ausführt. Anfangs ruft das Zielsystem betimmte Steuerin fortnationen aus dem Speicher 41 ab. Dies wird ausgeführt, v/enn die zentrale Ziel-Rechnereinheit eine Bus-Schreib-Operation ausführt, um die Steuerungüber den Steuerabschnitt 34 zu eialten, wie dies vorstehend bereits erläutert ist. Sobald die Steuerung diesem Zielsystem zugeteilt ist, kann es bestimmte Speicherplätze in seinem Speicher auslesen, die dem Speicher 41 in Fig. 3 entsprechen und dann diese Information interpretieren. Die zentrale Rechnereinheit führt eine Bus-Schreib-Operation aus, um die Adresse des Steuerzustand-Registers 42 in die Adressen-Verriegelungsglieder einzugeben, welche den Verriegelungsgliedern 52 in Fig. 3 entsprechen, und um das Verriegelungsglied 53 im gesetzten Zustand zu halten.
Daraufhin führt das datenverarbeitende Zielsystem eine Bus-Lese-Operation aus, wobei der Steuerabschnitt-Datenpuffer 41 auf den Adressenleitungen 14A identifiziert wird. Aufgrund dieser Operation erzogt der Decoder 90 (Fig. 5) einen Impuls CMIiSYN infolge des Signals BMSW der Differentialempfänger 51 und der
909828/0789
Adressensignale Al und A2 der DiffeEntialempfanger 89A. Nach Fig. wird der Impuls CMMSW auf Leitungen 35A gegeben und dann zu der Speichersteuerung 116 geführt, wodurch die Daten vom Ausgang des Speichers 41 auf Leitungen 35D über die Sende- und Empfangs-i£inheiten 117 geführt werden. Während einer Leseoperation ist das UND-Glied in Fig. 5 gesperrt, während ein UND-Glied 153 ein Signal DREN abgibt. Wenn das UND-Glied 92 gesperrt ist, d.h. kein Signal abgibt, sind die Sende- und Empfangseinheiten 45 und 46 derart gesteuert, daß Daten aus den Speichern 41 und 43 zurück auf die Leitung 30 übertragen werden. In diesen Fall, .liegt das Signal CH RDY vor, so daß diese Signale über die Einheit 45 zum Multiplexer 47 geführt werden. Mit der Kombination aus den Signalen Al und A2 sowie des Signals HUXEN des ODER-Glieds 97 infolge des Signals CBSSW führt der Multiplexer 47 Signale zu den Differentialgebern 48, die aufgrund des Signals DREN des UND-Glieds 153 angesteuert sind, wodurch die Daten von dem entsprechenden Speicherplatz im Speicher 41 auf den Leitungen 30 übertragen werden. Wenn dies abgeschlossen ist, führt die zentrale Ziel-Recheneinheit eine andere Bus-Schreib-Operation aus, um die Stufe 53 zu löschen und dadurch die Kontrolle über die Verbindungseinheit 17 ab- bzw. freizugeben.
Daraufhin erhält das datenverarbeitende Zielsystem die Steuerung über den Datenabschnitt 36 nach Fig. 4, wie dies vorstehend beschrieben ist. Das System führt dann eine Folge von Bus-Lese-Operationen aus dem fiktiven Datenpuffer 42 aus. Während jeder folgenden Lese-Operation gibt der Decoder 90 in Fig. 5 den Impuls DMMSYN ab. Außerdem ist das UND-Glied 153 durchgesteuert, während das UND-Glied 92 nicht durchgesäuert ist.
Nach Fig. 4 steuert das Signal DMKSYN ein UND-Glied 152 an und das UND-Glied 152 wird durchgeschaltet, da die WR-Stufe 64 gelöscht
909828/0781
ist; das Signal 3Cl wird während einer Lese-Operation nicht erzeugt. Das ODER-Glied 144 und das UND-Glied 145 geben somit Impulse FIFOCLK ab, um den Inhalt des Zählers 62 zu erhöhen, wodurch aufeinanderfolgende Plätze identifiziert werden. Die Bits höherer Ordnung, welche das Zielsystem kennzeichnen, werden in die Datenadressen-Verriegelungsglieder όό übertragen. Während jeder übertragung gelangen die Daten vom Speicher 43 und den Sende- und Empfangseinheiten 143 über Leitungen 37D. Wie in Fig. 5 gezeigt ist,, werden diese Signale DBD von den Sende- und Empfangseinheiten 46 empfangen, die derart gesteuert sind, daß sie die Daten in den Multiplexer 47 leiten. Da das Datenpuffer adressiert ist, ist der Multiplexer 47 in einen solchen Zustand gesteuert, daß er die Signale DD von den Sende- und Empfangseinheiten 46 zu den Differentialgebern 48 leitet, wobei diese Sende- und Empfangseinheiten durch das Signal DREN des UND-Glieds 153 eingeschaltet wurden.
Wenn alle Daten Obertragen wurden, führt das datenverarbeitende Zielsystem eine andere Bus-Schreiboperation aus, wodurch die DM REQ-Stufe 67 gelöscht wird und ihre exklusive Steuerung über den Datenabschnitt der Verbindungseinheit 17 beendet.
Während einer typischen Datengruppen-Übertragungsfolge fordert das datenverarbeitende Zielsystem wiederum die Steuerung über den Steuerabschnitt 34 an, um alle Bits zu löschen, die anzeigen, daß dessen Puffer voll ist, wodurch andere Datenverarbeitungssysteme Datengruppen zu ihm übertragen kennen. Es kann auch eine Information an einen Platz im Speicher 41 übertragen, welcher der anfadernden zentralen Recheneinheit entspricht, um sicher seinen Empfang der Datengruppe zu bestätigen. Wenn ein solcher Vlechsel auftritt, wird eine Daten-Schreib-Operation in den Steuerabschnitt-
909828/0701
Datenpuffer 41 ausgeführt. Nachdem diese Information in dem Speicher 41 gespeichert ist, führt das Zielsystern eine andere üus-Schreib-Operation in sein Steuerzustands-Register 40 aus, um die Zahl des anfordernden Systems in das Verriegelungsglied 52 zu übertragen und um ein Signal C INT zu der C INT-Stufe 51 zu übertragen.
Gemäß Fig. 3 gibt ein NAND-Glied, welches dem NAND-Glied 51 entspricht, das Signal CGOINT ab, das von einem UND-Glied 160 empfangen wird. Wie vorstehend im Hinblick auf das DI PaJ-Vcrriegelungsglied 72 in Fig. 4 erläutert ist, enthält jeder Intcrface-Siuerabschnitt einen Steueradresse-Komparator lol. Das Datenverarbeitungssystem mit Anforderung empfängt die Adresse von dem Zielsystem und steuert das UND-Glied 160 an, wodurch das Verriegelungsglied 73 gesetzt wird. Gemäß Fig. 4 steuert das Signal CI PEN des Verriegelungsglieds 73 das ODEii-Glied 134 an, so daß die Signale DG erzeugt werden, welche das Datenverarbeitungssystem mit der Anforderung unterbrechen.
Das DI PEN-Verriegelungsglied 72 in Fig. 4 und das CI PEN-Verriegelungsglied 73 in Fig. 3 werden gelöscht, nachdem die Unterbrechungsfolgen ausgeführt wurden. Zum Löschen des CI P£N-Verriegelungsglieds 73 in Fig. 3 führt das Datenverarbeitungssystem, welches die Unterbrechung empfängt, eine Bus-Schreib-Opcration aus, um das Steuerzustands-Register 42 zu adressieren. Die Daten, die zu diesem Register übertragen worden, setzen die CLK INT-Stufe 71 und die CI PEN-Stufe 73. Demzufolge bewirkt das UND-Glied 71b eine Zurückstellung des Verriegelungsglieds 73. Auf ähnliche Weise bewirkt eine Bus-Schreib-Operation in das Steuerzustands-Register 42, welches die CU INT-Stufe 71 und die DI PEN-Stufe 72 löscht, daß das UND-Glied 71A das Verriegelungsglied 72 löscht.
909828/0789
Vorstehend wurde eine Ausführungsforin einer Verbindungseinheit beschrieben, die mehrere unabhängige Datenverarbeitungssysteme als ein aufgeteiltes Datenverarbeitungsnetzwerk unabhängig arbeiten läßt und bei dem die einzelnen Datenverarbeitungssysteme ah voneinander entfernt liegenden Stellen vorgesehen sein können. Die Verbindungseinheit hat zwei uasisabschnitte: einen Steuerabschnitt und einen Datenabschnitt. Jeder Abschnitt ist mit allen Datenverarbeitungssystemen des Netzwerks verbunden und jedes D tenverarbeitungsnetzwerk kann einen Zugriff zu den Daten- und Steuerabschnitten unabhängig voneinander über Uus-Schreib-Operationen erhalten. Zähler in der Steuerschaltung gewährleisten eine exklusive Steuerung des Daten- und Steuerabschnittes für ein eine Anforderung beinhaltendes Datenverarbeitungssysteni zu einem Zeitpunkt. Während ein Datenverarbeitungssystem eine Steuerung über einen entsprechenden Abschnitt hat, kann es Informationen in Speicherplätze übertragen oder Informationen aus Speicherplätzen in der Steuerschaltung abrufen, die ihr zugeteilt sind, oder zu einem anderen Datenverarbeitungssystem in dem Netzwerk. Außerdem kann jedes Datenverarbeitungssystem die Operationen jedes anderen Datenverarbeitungssystems unterbrechen. Diese Steuerungen ermöglichen daher die Operation jeder Datenverarbeitung in unabhängiger Weise, während die Übertragung von Datengruppen zwischen den notwendigen Datenverarbeitungssystemen erleichtert wird.
Die vorstehend beschriebene Verbindungseinheit wurde unter Bezugnahme auf ein spezielles Ausführungsbeispiel erläutert, das zur Verwendung mit einem speziellen Datenverarbeitungssystem geeignet ist. Es ist ersichtlich, daß auch andere Ausführungsformen unter Beibehaltung einiger oder aller vorstehend angegebenen Vorteile konzipierbar sind. Wenn alle Datenverarbeitungssysteme nahe
909828/0789 -
beieinander angeordnet sind, können die differentiellen Sende- und Empfangsfunktionen, die von der Primärrechner-Interface-Einheit und den Interface-Schaltungen ausgeführt v/erden, beseitigt werden. Oei einem derartigen Aufbau können die verbleibenden Funktionen in einer Interface-Schaltung kombiniert werden, wodurch die diskreten Schaltungen nach Fig. 1 beseitigt werden können. In Verbindung mit jedem dieser Abschnitte sind getrennte Speicher veranschaulicht. Obgleich diese Anordnung eine äußerst wirksame Operation ermöglicht, da die Steuer- und Datenabschnitte vollständig unabhängig voneinander sind, können die Speicher auch kombiniert werden. Es ist möglich, jedem System bestimmte Plätze zuzuordnen; bei einigen Netzwerken können diese Zuordnungen auf dynamischer Üasis ausgeführt werden.
Die Erfindung schafft eine Verbindungseinheit zur Verbindung mehrerer Datenverarbeitungssysteme in einem aufgeteilten, d.h. mehrgliedrigen Datenverarbeitungsnetzwerk. Die Verbindungseinheit enthält eine einzige Steuerung mit Steuer- und Datenabschnitten, die an jedes Datenverarbeitungssystem des i'letzwerkes über eine Interface-Einheit angeschlossen sind, sowie eine Priniürrechner-Interface-Einheit, die mit jedem Datenverarbeitungssystem verbunden ist. Wenn ein Datenverarbeitungssystem eine Informationsübertragung zu einem anderen System ausführen will, fordert dieses eine Datenverarbeitungssystem die Exklusivsteuerung entweder über den Daten- oder den Steuerabschnitt der Verbinclungseinheit an. Jeder Abschnitt testet unabhängig und der Reihe nach jede Interface-Einheit, um zu bestimmen, ob eine Anforderung für eine Steuerung besteht. Wenn ein Abschnitt einer Anforderung nachkommt, überträgt das die Anforderung beinhaltende Datenverarbeitungssystem Informationen zu und von einem Speicher in dem Abschnitt,
909828/0789
der dem anderen System im Netzwerk zugeordnet bzw, mit ihm verbunden ist. Dieser Speicher hat einen Zugriff von allen Datenverarbeitungssystemen. Die Steuereinheit sendet ein Signal zu
den übrigen Datenverarbeitungssystemen, um anzuzeigen, daß eine entsprechende Information im Speicher gespeichert ist. Das übrige System kann die Steuerung über die Verbindungseinheit danach anfordern und diese Information verarbeiten.
909828/0789
Leerseife

Claims (20)

  1. Patentansprüche
    Verbindungseinheit für Datenverarbeitungssysteme, bei der jedes Datenverarbeitungssystem eine System-!iauptleitung, mit der System-Hauptleitung verbundene Datengruppen-Speichereinrichtungen zur Speicherung von Informationsblücken als Datengruppen und eine an die System-!Iauptleitung zur Informationsübertragung angeschlossene Einrichtung aufweist, wobei die übertragenen Informationen Datengruppen- und Steueranforderungsinforinationen enthalten, welche zu und von der System-Hauptleitung übertragen werden,
    gekennzeichnet durch mehrere erste Übertragungseinrichtungen (30, 31, 32), die jeweils mit der System-iIauptleitung (14) eines der Datenverarbeitungssysteme (10, 11, 12) zum Empfang von Informationen und zur Übertragung von Informationen zu dem Datenverarbeitungssystem über die System-Iiaupt-
    90 9828/0789
    leitung anschließbar sind,
    eine Einrichtung (34) zur Auswahl einer Anforderung, welche an die ersten Übertragungseinrichtungen zur Übertragung der exklusiven Steuerung der Verbindungseinheit auf eines der Datenverarbeitungssysteme aufgrund des Empfangs einer Anforderungssteuerinformation in der ersten Übertragungseinrichtung angeschlossen ist,
    durch eine Vielzahl von Speicherplätzen, die jeweils einem der Datenverarbeitungssysteme zugeordnet sind, und durch eine zweite Übertragungseinrichtung, die an alle ersten Übertragungseinrichtungen und an die Speicherplätze zur Informationsübertragung zwischen den ersten Übertragungseinrichtungen und den Speichereinheiten geschaltet ist.
  2. 2. Verbindungseinheit nach Anspruch 1, dadurch gekennzeichnet, daß die erste Übertragungseinrichtung ein Steuerzustandsregister (40, 42) zur Speicherung einer Steueranforderungsinformation sowie eine Übertragungssteuerung aufweist, die mit dem Steuerzustandsregister verbunden ist und auf die Übertragung einer Steyerungsanforderungsinformation von dem entsprechenden Datenverarbeitungssystem Steueranforderungsinformation in das Steuerzustandsregister anspricht.
  3. 3. Verbindungseinheit nach Anspruch 2, dadurch gekennzeichnet, daß die Übertragungssteuereinrichtung eine mit der System-Hauptleitung verbindbare System-Hauptleitungs-Interface-Einheit (23, 24, 25) und eine Sende- und Empfangseinheit (117/ 148) enthält, welche die Interface-Einheit der System-Hauptleitung (14) mit der Übertragungssteuereinrichtung (33) verbindet, um ein in dem Netzwerk an entfernter Stelle befindliches Datenverarbeitungssystem anzusteuern.
    ., _, 309828/078«
    * zur übertragung der
  4. 4. Verbrindungseinheit nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung (34) zur Auswahl einer Anforderung eine mit der ersten Übertragungseinrichtung zur Identifizierung jedes Datenverarbeitungssystems der Reihe nach sowie eine die Steuerung gewährende Einrichtung enthält, die mit der Identifizierungseinheit verbunden ist, daß jede erste Übertragungseinrichtung eine Verriegelungsschaltung (52/ όό) als eine Stufe des Steuerzustandsregisters zur Erzeugung eines Steueranforderungssignals aufweist und daß die erste Übertragungseinrichtung eine Einheit zur Erzeugung eines Anforderungssignals infolge des Steuerungsanforderungssignals und der Signale der Identifizierungseinheit in der Anforderung auswählenden Einrichtung enthält, welche das entsprechende Datenverarbeitungssystem identifiziert, wobei die die Steuerung gewährende Einheit mit der das Anforderungssignal erzeugenden Einrichtung verbunden ist, um die Identifizierungsfolge in Abhängigkeit von dem Anforderungssignal anzuhalten.
  5. 5. Verbindungseinheit nach Anspruch 4, dadurch gekennzeichnet, daß die das Anforderungssignal abgebende Einrichtung in jeder ersten Übertragungseinrichtung eine signalgebende Einrichtung zur Abgabe von Signalen aufweist, die nur dasjenige Datenverarbeitungssystem identifizieren, an welches die erste Übertragungseinrichtung angeschlossen ist, sowie eine Komparatoreinrichtung, die auf diese Signale von der signalgebenden Einrichtung und der Identifizierungseinheit zur Abgabe eines Anforderungssignals anspricht.
  6. 6. Verbindungseinheit nach Anspruch 4, dadurch gekennzeichnet, daß die Identifizierungseinheit einen Zähler und eine Einrichtung zur Erhöhung des Inhalts des Zählers aufweist.
    909828/0789
    Λ'
  7. 7. Verbindungseinheit nach Anspruch A1 dadurch gekennzeichnet, daß die erste Übertragungseinrichtung eine mit der Verriegelungsschaltung verbundene Einrichtung zur Abgabe eines ßereit-Signals an die signalerzeugende Einrichtung und die die Steuerung gewährende Einrichtung zur Abgabe eines Bereit-Signals infolge der Signale der Verriegelungsschaltung, der signalerzeugenden Einrichtung und der die Steuerung gewährenden Einrichtung enthält.
  8. 8. Verbindungseinheit nach Anspruch 7, dadurch gekennzeichnet, daß die Steuer/anYorderungsinformation eine eine Unterbrechung ermöglichende Information enthält und daß die erste Übertragungseinrichtung eine zweite Verriegelungsschaltung als zweite Stufe des Steuerzustandsregisters, welches auf die die Unterbrechung ermöglichende Information anspricht, und einen Signalgenerator für ein Unterbrechungssignal aufweist, der mit der das Bereit-Signal abgebenden Einrichtung und der zweiten Verriegelungsschaltung zur Abgabe eines Unterbrechungssignals verbunden ist, wodurch das Datenverarbeitungssystem unterbrochen wird.
  9. 9. Verbindungseinheit nach Anspruch 4, dadurch gekennzeichnet, daß die Steuerungsanforderungsinformation oine Information zur Quersystem-Unterbrechung enthält und daß jede erste Übertragungseinrichtung eine Freigabeeinrichtung zur Querunterbrechung, die auf den Empfang der Information zur Quersystem-Unterbrechung zwecks Abgabe eines Querunterbrechungs-Freigabesignals anspricht, eine Adresseneinrichtung zur Erzeugung von Adressensignalen, welche ein anderes, zu unterbrechendes Datenverarbeitungssystem identifizieren, eine an alle eine Querunterbrechung freigebenden Einrichtungen sowie an die Adresseneinrichtung zum Empfang der Freigabesignale für die Querunterbrechung und der Adressensignale geschaltete Em fängseinrichfung,und eine Einrichtung zur Unterbrechung einer bestehenden Verbindung aufweist, welche auf den Empfang von
    909828/0789
    Adres.sensignalen von einer anderen ersten Übertragungseinrichtung anspricht, wobei die Adressensignale das entsprechende Datenverarbeitungssystem identifizieren, auf das Signal zur Freigabe bzw. Ermöglichung einer Querunterbrechung und die Signale der Auswahleinrichtung, welche das entsprechende Datenverarbeitungssystem identifizieren, um ein Unterbrechungssignal abzugeben, und daß die erste Übertragungseinrichtung das Unterbrechungssignal auf die System-Hauptleitung leitet, wodurch die Unterbrechung des durch die Adressensignale identifizierten Datenverarbeitungssystems ausgeführt wird.
  10. 10. Verbindungseinheit nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherflächen bzw. Speichereinheiten wenigstens einen adressierten Speicherplatz zur Speicherung von Datengruppeninformation aufweist und daß die erste Übertragungseinrichtung Adressen-Verriegelungsschaltungen (52) als übrige Stufen des Steuerzustandsregisters zum Empfang von eine bestimmte Speichereinheit identifizierenden Adressensignalen während der Informationsübertragung zu dem Steuerzustandsregister aufweisen und daß die erste Übertragungseinrichtung eine Einrichtung enthält, die auf die Adressensignale der Verriegelungsschaltungen sowie auf eine Anforderung von dem Datenverarbeitungssystem zur Übertragung von Datengruppeninformationen zu und von den Speichereinheiten enthält, um die Informationen zwischen der System-Hauptleitung und einem bestimmten der Speicherplätze zu übertragen.
  11. 11. Verbindungseinheit für Datenverarbeitungssysteme, wobei jedes üatenverarbeitungssystem eine System-Hauptleitung, Datengruppen-Speichereinrichtungen, die an die System-Hauptleitung zur Speicherung von Informationsblöcken als Datengruppen angeschlossen sind, sowie eine an die System-Hauptleitung zur Informations-
    80 9 828/0789
    übertragung angeschlossene Einrichtung aufweist, wobei die übertragene Information Datengruppeninformationen, Zustandsinformationen und Steuerungsanforderungsinformationen enthält und die Informationen zu und von der Hauptleitung übertragen werden, dadurch gekennzeichnet, daß ein erster Steuerabschnitt (23C) eine Steuerspeichereinheit zur Speicherung von Zustandsinformationen, eine Speichersteuereinrichtung (Π6) zur Übertragung von Informationen zu und von der Speichereinheit (41) und eine System-Wahleinrichtung zur selektiven Identifizierung bestimmter Datenverarbeitungssysteme (10, 11, 12) enthält, daß ein erster Datenabschnitt (23D) einen Datenspeicher (43) zur Speicherung von Datengruppen, eine Speichersteuerung (147) zur Übertragung von Datengruppen zu und von dem Speicher und eine System-Wähleinrichtung zur selektiven Identifizierung bestimmter Datenverarbeitungssysteme enthält, daß eine Vielzahl von System-Inferface-Schaltungen (24, 25) zur Übertragung von Signalen zu und von der System-Hauptleitung (14) vorgesehen sind, daß jede Interface-Schaltung Datenwege zum Anschluß an die System-Hauptleitung in einem Datenverarbeitungssystem enthält,
    daß eine Vielzahl von zweiten Steuerabschnitten (34) vorgesehen sind, die jeweils an eine entsprechende Interface-Schaltung und an den ersten Steuerabschnitt angeschlossen sind und eine Einrichtung zum Empfang einer Steuerungsanforderungsinformation von dem daran angeschlossenen Datenverarbeitungssystem zwecks Abgabe einer Anforderung für eine Steuerung des ersten Steuerabschnitts an den ersten Steuerabschnitt sowie eine Einrichtung zur Übertragung der übrigen Informationen aufweist, um die Information zu und von dem Speicher des ersten Steuerabschnittes zu übertragen, und daß eine Vielzahl von zweiten Datenabschnitten (3ό) vorgesehen sind, die jeweils sowohl mit einer entsprechenden System-Interface-Schaltung als auch mit dem ersten Datenabschnitt
    Ü09828/078S
    verbunden sind und Einrichtungen enthalten, die auf den Empfang einer Steuerungsanforderungsinformation von dem Datenverarbeitungssystem ansprechen, das daran angeschlossen ist, um zu dem ersten Datenabschnitt eine Anforderung für eine Steuerung des ersten Datenabschnittes zu leiten, und daß eine auf die Übertragung der Übrigen Informationen ansprechende Einrichtung angeordnet ist, um die Information zu und von dem Speicher des ersten Datenabschnittes zu übertragen.
  12. 12. Verbindungseinheit nach Anspruch 11, dadurch gekennzeichnet, daß jeder zweite Steuerabschnitt und jeder zweite Datenabschnitt Steuerzustandsregister zur Speicherung der Steuerungsanforderungsinformation, eine an das Steuerungszustandsregister angeschlossene Übertragungssteuerung, die auf die Übertragung der Steuarungsanforderungsinformation von dem entsprechenden Datenverarbeitungssystem zur Übertragung der Steuerungsanforderungsinfortnation in das Steuerungszustandsregister anspricht, aufweist,
  13. 13. Verbindungseinheit nach Anspruch 12, dadurch gekennzeichnet, daß jede Interface-Schaltung eine Interface-Schaltung für die System-Hauptleitung aufweist, die mit der System-Hauptleitung verbindbar ist, sowie eine Sende- und. Empfangseinheit, welche die Interface-Schaltung der System-Hauptleitung mit jedem der zweiten Steuerabschnitte und jeden der zweiten Datenabschnitte verbindet, wodurch Datenverarbeitungssysterne ansteuerbar sind, die in dem Datenverarbeitungsnetzwerk an entfernt liegender Stelle angeordnet sind.
  14. 14. Verbindungseinheit nach Anspruch 12, dadurch gekennzeichnet, daß jede System-Wähleinrichtung des ersten Steuer- und Datenabschnitts eine erste und zweite Identifizierungseinheit enthält, die mit
    909828/0789
    jedem der zweiten Steuerabschnitte bzw. Datenabschnitte zur Identifizierung jedes Datenverarbeitungssystems der Reihe nach verbunden sind, daß die System-Wähleinrichtung erste und zweite Einrichtungen zur Gewährung der Steuerung enthalten, die an dia erste bzw. zweite Identifizierungseinrichtung angeschlossen sind, daß jeder zweite Steuerabschnitt und jeder zweite Datenabschnitt eine Verriegelungsschaltung als eine Stufe des Steuerzustandsregisters zur Erzeugung eines Steuorungsanforderungssignals sowie einen Signalgenerator zur Erzeugung eines Anforderungssignals abhängig von dem Steuerungsanforderungssignal und den Signalen der Identifizierungseinrichtung der angeschlossenen Anforderungswähleinrichtung aufweist, welche das entsprechende Datenverarbeitungssystem identifiziert, daß die die Steusung gewährende Einrichtung an den Signalgenerator zum Anhalten der Identifizierungsfolge aufgrund des Anforderungssignals angeschlossen ist.
  15. 15. Verbindungseinheit nach Anspruch 14, dadurch gekennzeichnet, daß jeder Signalgenerator einen Signalgeber zur Abgabe von Signaion enthält, die nur das zugehörige Datenverarbeitungssystem identifizieren und daß ein Komparator auf die Signale der Signalgeber und auf die Signale der Identifizierungseinrichtung zur Abgabe eines Anforderungssignals anspricht.
  16. Ιό. Verbindungseinheit nach Anspruch 14, dadurch gekennzeichnet, daß jede Identifizierungseinrichtung einen Zähler und eine an den Zähler angeschlossene Einrichtung zur Erhöhung des Inhalts des Zählers aufweist.
  17. 17. Verbindungseinheit nach Anspruch 14, dadurch gekennzeichnet, daß jeder zweite Steuerabschnitt und jeder zweite Datenabschnitt außerdem eine Einrichtung zur Abgabe eines Bereit-Signals enthält, die an die Verrieaeliinfls^scjigltuag« den Signalgenerator
    909828/0789
    und die eine Steuarung gewährende Einrichtung zur Abgabe eines Bereit-Signals aufgrund der Signale der Verriegelungsschaltung, des Signalgebers und der die Steuerung gewährenden Einrichtung enthält.
  18. 18. Verbindungseinheit nach Anspruch 17, dadurch gekennzeichnet, daß die Steuerungsanforderungsinformation eine eine Unterbrechung freigebende Information enthält und daß jeder zweite Steuerungsund Datenabschnitt eine zweite Verriegelungsschaltung als zweite Stufe des Steuerzustandsregisters zum Ansprechen auf die die Unterbrechung freigebende Information sowie einen Signalgenerator zur Abgabe eines Unterbrechungssignals aufweist, v/elcher an die das Bereit-Signal abgebende Einrichtung und die zweite Verriegelungsschaltung zur Abgabe eines Unterbrechungssignals angeschlossen ist, wodurch das Datenverarbeitungssystem unterbrochen wird.
  19. 19. Verbindungseinheit nach Anspruch 14, dadurch gekennzeichnet, daß die Steuerungsanforderungsinformation eine Information zur Unterbrechung von Quersystemen aufweist und daß jeder zweite Steuerungsund Datenabschnitt eine Einrichtung zur Freigabe einer (.'.uerunterbrechung aufweist, die auf den empfang einer Unterbrechungsinformation für das Quersystem (cross system) zwecks Abgabe eines die Querunter'brechung freigebenden Signals anspricht, daß jeder zweite Steuerungs- und Üatenabschnitt eine Adresseneinrichtung zur Abgabe von Adressensignalen, welche ein zu unterbrechendes, anderes Datenverarbeitungssystem identifizieren, eine Empfangseinrichtung, die an alle eine Querunterbrechung freigebenden Einrichtungen und die Adresseneinrichtungen zum Empfang von eins Querunterbrechung freigebenden Signalen und von Adressensignalen angeschlossen sind, sowie eine Unterbrechungseinrichtung aufweist, die auf den Empfang von Adressensignalen von einer anderen der
    909828/0789
    ersten Übertragungseinrichtungen anspricht, welche das entsprechende Datenverarbeitungssystem identifizieren, sowie auf das eine Querunterbrechung ermöglichende Signal und auf die Signale von entsprechenden Systeni-Wähleinrichtungon, die das entsprechende Datenverarbeitungssystem zur Abgabe eines Unterbreciiungssignals identifizieren, daß die System-Interface-Schaltung, welche das Unterbrechungssignal zur System-Hauptleitung leitet, dadurch das durch die Adressensignale identifizierte Datenverarbeitungssystem unterbricht, so daß eine Unterbrechung arbeitender Systeme ausführbar ist.
  20. 20. Verbindungseinheit nach Anspruch 12, dadurch gekennzeichnet, daß jeder Speicher vfenigstens einen adressierten Speicherplatz zur Informationsspeicherung aufweist und daß jede: zweite Steuerungsund Datenabschnitt Adressen-Verriegelungsschaltungen als übrige Stufen des Steuerungszustandsregisters zum Empfang von Adressensignalen während einer Informationsübertragung zu dem Steuerungszustandsregister enthält, wobei die Adressensignale einen bestimmten Speicherplatz bzw. eine bestimmte Speicherflüche identifizieren, und daß die zweiten Steuerungs- und Datenabschnitte eine Einrichtung aufweisen, die auf die Adressensignale von den Adressen-Verriegelungsschaltungen und auf eine Anforderung von dem Datenverarbeitungssystem zur Informationsübertragung zu und von den Speicherplätzen zwecks Informationsübertragung zwischen der System-Hauptleitung und einem bestimmten Speicherplatz anspricht.
    909828/0789
DE19782856483 1977-12-28 1978-12-28 Verbindungseinheit fuer datenverarbeitungssysteme Granted DE2856483A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/865,116 US4204251A (en) 1977-12-28 1977-12-28 Interconnection unit for multiple data processing systems

Publications (2)

Publication Number Publication Date
DE2856483A1 true DE2856483A1 (de) 1979-07-12
DE2856483C2 DE2856483C2 (de) 1993-02-11

Family

ID=25344757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782856483 Granted DE2856483A1 (de) 1977-12-28 1978-12-28 Verbindungseinheit fuer datenverarbeitungssysteme

Country Status (4)

Country Link
US (1) US4204251A (de)
JP (1) JPS54102932A (de)
DE (1) DE2856483A1 (de)
GB (2) GB2011680B (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402046A (en) * 1978-12-21 1983-08-30 Intel Corporation Interprocessor communication system
IT1126475B (it) * 1979-12-03 1986-05-21 Honeywell Inf Systems Apparato di comunicazione tra piu' processori
US4390943A (en) * 1979-12-26 1983-06-28 Honeywell Information Systems Inc. Interface apparatus for data transfer through an input/output multiplexer from plural CPU subsystems to peripheral subsystems
DE3072127D1 (en) * 1980-02-28 1988-12-08 Intel Corp Data processing system
US4388686A (en) * 1980-10-20 1983-06-14 General Electric Company Communication system for distributed control arrangement
JPS5797133A (en) * 1980-12-05 1982-06-16 Minolta Camera Co Ltd Control system of data transfer
US4443846A (en) * 1980-12-29 1984-04-17 Sperry Corporation Dual port exchange memory between multiple microprocessors
EP0055374B1 (de) * 1980-12-29 1988-08-24 International Business Machines Corporation Datenverarbeitungsanlage mit einem Eingangs-Ausgangs-Verarbeitungskomplex
US4463417A (en) * 1980-12-29 1984-07-31 International Business Machines Corporation Modular, processor-controlled document distribution terminal
JPS57153359A (en) * 1981-03-18 1982-09-21 Ibm Data processing system with common memory
US4453211A (en) * 1981-04-28 1984-06-05 Formation, Inc. System bus for an emulated multichannel system
US4423482A (en) * 1981-06-01 1983-12-27 Sperry Corporation FIFO Register with independent clocking means
JPS5846428A (ja) * 1981-09-11 1983-03-17 Sharp Corp 文章編集装置の停電保護用処理方式
US4449182A (en) * 1981-10-05 1984-05-15 Digital Equipment Corporation Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems
US4484266A (en) * 1981-12-11 1984-11-20 The United States Of America As Represented By The Secretary Of The Navy Externally specified index peripheral simulation system
US4494190A (en) * 1982-05-12 1985-01-15 Honeywell Information Systems Inc. FIFO buffer to cache memory
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4698746A (en) * 1983-05-25 1987-10-06 Ramtek Corporation Multiprocessor communication method and apparatus
FR2549621B1 (fr) * 1983-07-19 1988-09-16 Telecommunications Sa Systeme multiprocesseur pour communication des processeurs entre eux
US4860244A (en) * 1983-11-07 1989-08-22 Digital Equipment Corporation Buffer system for input/output portion of digital data processing system
US4792896A (en) * 1983-12-07 1988-12-20 516277 Ontario Limited Storage controller emulator providing transparent resource sharing in a computer system
GB2138183B (en) * 1984-01-28 1986-09-24 Standard Telephones Cables Ltd Multi-procesor system
JPS6143370A (ja) * 1984-08-03 1986-03-01 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 多重処理システム
US4862350A (en) * 1984-08-03 1989-08-29 International Business Machines Corp. Architecture for a distributive microprocessing system
FR2573888B1 (fr) * 1984-11-23 1987-01-16 Sintra Systeme pour la transmission simultanee de blocs de donnees ou de vecteurs entre une memoire et une ou plusieurs unites de traitement de donnees
JPH07104826B2 (ja) * 1984-12-07 1995-11-13 日本電気株式会社 転送制御装置
GB2177824A (en) * 1985-07-02 1987-01-28 Director Computer Products Lim Computer peripheral controller system
JPH0756636B2 (ja) * 1985-12-11 1995-06-14 株式会社日立製作所 データ処理方法
US6379998B1 (en) * 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
DE3786583T2 (de) * 1986-03-12 1993-12-02 Hitachi Ltd Prozessor.
US5297260A (en) * 1986-03-12 1994-03-22 Hitachi, Ltd. Processor having a plurality of CPUS with one CPU being normally connected to common bus
US5283907A (en) * 1986-05-20 1994-02-01 Robert Bosch Gmbh Process for safeguarding transfer of data from a temporary part into a main part of a non-volatile memory
JPH0827738B2 (ja) * 1986-08-15 1996-03-21 株式会社日立製作所 オンラインテスト方法
US4885739A (en) * 1987-11-13 1989-12-05 Dsc Communications Corporation Interprocessor switching network
JPH01253059A (ja) * 1988-04-01 1989-10-09 Kokusai Denshin Denwa Co Ltd <Kdd> 並列信号処理方式
JP2675814B2 (ja) * 1988-05-16 1997-11-12 キヤノン株式会社 通信装置
US5146561A (en) * 1988-06-02 1992-09-08 Sears Communications Network, Inc. Communication network data manager system
GB8820369D0 (en) * 1988-08-26 1988-09-28 Int Computers Ltd Data processing system
EP0376003A3 (de) * 1988-12-29 1991-12-18 International Business Machines Corporation Mehrrechnersystem mit Zwischenprozessor-Datenkommunikationseinrichtungen
EP0422310A1 (de) * 1989-10-10 1991-04-17 International Business Machines Corporation Verteilter Mechanismus für die schnelle Planung von gemeinsamen Objekten
US5132973A (en) * 1989-11-06 1992-07-21 Hewlett-Packard Company Testable embedded RAM arrays for bus transaction buffering
US5544347A (en) * 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5528490A (en) * 1992-04-10 1996-06-18 Charles E. Hill & Associates, Inc. Electronic catalog system and method
US5450603A (en) * 1992-12-18 1995-09-12 Xerox Corporation SIMD architecture with transfer register or value source circuitry connected to bus
NL9301093A (nl) * 1993-06-23 1995-01-16 Nederland Ptt Processorcircuit omvattende een eerste processor, een geheugen en een periferiecircuit, en systeem omvattende het processorcircuit en een tweede processor.
GB2296797B (en) * 1994-12-13 2000-02-16 Antech Information Systems Int An interface system
US5970471A (en) 1996-03-22 1999-10-19 Charles E. Hill & Associates, Inc. Virtual catalog and product presentation method and apparatus
US6052797A (en) * 1996-05-28 2000-04-18 Emc Corporation Remotely mirrored data storage system with a count indicative of data consistency
US5901327A (en) * 1996-05-28 1999-05-04 Emc Corporation Bundling of write data from channel commands in a command chain for transmission over a data link between data storage systems for remote data mirroring
US5892926A (en) * 1996-12-30 1999-04-06 Compaq Computer Corporation Direct media independent interface connection system for network devices
US6738852B1 (en) * 2000-09-27 2004-05-18 Palm Source, Inc. Palmtop computer expansion using shared memory access
KR100842983B1 (ko) * 2001-11-19 2008-07-01 주식회사 엘지이아이 분산처리 기능이 있는 데이터 방송용 셋탑의 대가지불방법
EP1473638B1 (de) * 2003-04-28 2008-07-23 Texas Instruments Incorporated Bussystem für die Verwaltung eines Endgeräts
JP2013191202A (ja) * 2012-02-14 2013-09-26 Ricoh Co Ltd マルチコアプロセッサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665412A (en) * 1970-07-20 1972-05-23 Informalique Comp Int Numerical data multi-processor system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3400372A (en) * 1965-02-16 1968-09-03 Ibm Terminal for a multi-data processing system
US3753234A (en) * 1972-02-25 1973-08-14 Reliance Electric Co Multicomputer system with simultaneous data interchange between computers
US3940743A (en) * 1973-11-05 1976-02-24 Digital Equipment Corporation Interconnecting unit for independently operable data processing systems
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques
US3916380A (en) * 1974-11-06 1975-10-28 Nasa Multi-computer multiple data path hardware exchange system
JPS561653B2 (de) * 1975-03-03 1981-01-14
JPS51102529A (ja) * 1975-03-07 1976-09-10 Hitachi Ltd Kiokusochisenjuhoshiki

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665412A (en) * 1970-07-20 1972-05-23 Informalique Comp Int Numerical data multi-processor system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: Computer April 1977, S. 67-75 *

Also Published As

Publication number Publication date
US4204251A (en) 1980-05-20
GB2011680B (en) 1983-01-06
GB2091917A (en) 1982-08-04
JPS54102932A (en) 1979-08-13
GB2091917B (en) 1983-03-02
DE2856483C2 (de) 1993-02-11
GB2011680A (en) 1979-07-11
JPS6218949B2 (de) 1987-04-25

Similar Documents

Publication Publication Date Title
DE2856483A1 (de) Verbindungseinheit fuer datenverarbeitungssysteme
DE2212501C2 (de) Einrichtung zur Übertragung asynchroner, digitaler Signale
DE2628363C2 (de) Datenverarbeitungs-Netzwerk
DE2854485C2 (de) Datenverarbeitungsanlage
DE2635592C2 (de) Schaltungsanordnung zum Abruf von Prozessor- und Speicheranforderungen in einer Multiprozessoranlage
DE2162806C2 (de) Speichersteuereinheit zur vereinfachter Pufferung von Anforderungen der Ein- Ausgabekanäle
DE2522748C2 (de) Peripheriekopplungsadapter zur Steuerung der Informationsübertragung zwischen einer Datensammelleitung eines Zentralprozessors und daran angeschlossenen peripheren Einheiten
DE3300261C2 (de)
DE2750721A1 (de) Ein/ausgabe-system
DE2755371A1 (de) Ein/ausgabe-verarbeitungssystem
DE602005004508T2 (de) Speichersystem und Speichersteuerverfahren
DE2901762A1 (de) Datenuebertragungs- und verarbeitungsanlage
DE2755897A1 (de) Ein/ausgabe-system
DE1449532B2 (de) Datenverarbeitungsanlage
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
DE1449530B1 (de) Datenverarbeitungsanlage
DE1524136A1 (de) Parallel-Serien- bzw. Serien-Parallelwandler
DE3535436C2 (de)
DE2801611A1 (de) Verfahren und anordnung zum adressieren und speichern von daten in speichern mit wahlfreiem zugriff
DE2039040A1 (de) Einrichtung und Verfahren zum UEbertragen von Daten zwischen einer zentralen Datenverarbeitungsanlage und mehreren fernen Datenendstationen
DE2943149A1 (de) Schleifensammelschienen-prioritaetssteuerverfahren in einem schleifensammelschienen-netzwerksystem
DE1774052B1 (de) Rechner
DE2054830A1 (de) Informationsverarbeitungssystem mit wortstrukturiertem Speicher und Verfahren fur einen Zugriff zu einem derar tigen Speicher
DE2758151A1 (de) Einrichtung zum sortieren von datensaetzen
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ATEX PUBLISHING SYSTEMS CORP., BEDFORD, MASS., US

8328 Change in the person/name/address of the agent

Free format text: ENDLICH, F., DIPL.-PHYS., PAT.-ANW., 82110 GERMERING ENDLICH, K., DR., RECHTSANW., 8000 MUENCHEN LIECK, H., DIPL.-ING. RUPPRECHT, K., DIPL.-ING., PAT.-ANWAELTE, 80538 MUENCHEN

8339 Ceased/non-payment of the annual fee