JP3127517B2 - パルス発生装置及びパルス発生方法 - Google Patents

パルス発生装置及びパルス発生方法

Info

Publication number
JP3127517B2
JP3127517B2 JP03258039A JP25803991A JP3127517B2 JP 3127517 B2 JP3127517 B2 JP 3127517B2 JP 03258039 A JP03258039 A JP 03258039A JP 25803991 A JP25803991 A JP 25803991A JP 3127517 B2 JP3127517 B2 JP 3127517B2
Authority
JP
Japan
Prior art keywords
pulse
circuit
signal
output
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03258039A
Other languages
English (en)
Other versions
JPH05102801A (ja
Inventor
高元 渡辺
義則 大塚
服部　　正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP03258039A priority Critical patent/JP3127517B2/ja
Priority to US07/956,955 priority patent/US5331294A/en
Publication of JPH05102801A publication Critical patent/JPH05102801A/ja
Priority to US08/111,488 priority patent/US5465076A/en
Priority to US08/250,628 priority patent/US5420546A/en
Application granted granted Critical
Publication of JP3127517B2 publication Critical patent/JP3127517B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、出力するパルス信号の
出力タイミングを制御可能なパルス発生装置及びパルス
発生方法に関する。
【０００２】
【従来の技術】従来より、通信機器，モータ制御機器等
のＰＬＬ(PhaseLocked Loop)では、パルス発生装置とし
て、アナログ制御電圧によりその発振周波数を制御可能
な電圧制御発振器（所謂ＶＣＯ）が使用されている。
【０００３】
【発明が解決しようとする課題】しかしこうしたＶＣＯ
では、必要な中心発振周波数を得るために固有の抵抗や
コンデンサが必要となるため、中心発振周波数を変更す
るには抵抗やコンデンサを取り替えなければならず、し
かもその精度を確保するには、抵抗やコンデンサの微調
整が必要となるといった問題があった。
【０００４】また従来より、高度な制御を実現するため
にマイクロコンピュータ等を用いたデジタル制御システ
ムが多く利用されているが、こうしたデジタル制御シス
テムにて上記従来のＶＣＯを使用するには、マイクロコ
ンピュータ等から出力されるデジタルの制御信号をアナ
ログ信号に変換するＡ／Ｄ変換器が必要となり、その回
路構成が複雑で高価なものとなってしまうといった問題
があった。
【０００５】一方従来よりデジタル制御信号により直接
発振周波数を制御可能なパルス発生装置として、マイク
ロコンピュータ等の内部クロックを分周トリガリングす
る発振器が実用化されつつある。しかしこうした従来の
デジタル制御可能なパルス発生装置では、クロック信号
を分周することにより所望の発振信号を得るため、発振
周波数が１００ｋＨｚ以下の低周波数となり、数百ｋ〜
数十ＭＨｚの発振信号が必要な通信装置やモータ制御装
置等では使用することができなかった。
【０００６】本発明はこうした問題に鑑みなされたもの
で、その目的は、出力されるパルス信号の出力タイミン
グを任意に設定できるパルス発生装置及びパルス発生方
法を提供することである。 また、他の目的は、出力され
るパルス信号の出力タイミングを任意に設定でき、しか
もその出力タイミングを広範囲で制御可能なパルス発生
装置及びパルス発生方法を提供することである。
【０００７】即ち、上記目的を達成するためになされた
請求項１に記載の発明は、入力信号を反転して出力する
反転回路(NAND,INV)が複数個リング状に連結され、パル
ス信号を周回させるパルス周回回路(4) と、該パルス周
回回路における上記反転回路の連結段数を変更する連結
段数変更手段(SW1,SW2) と、外部から入力される連結段
数データ(CDL) に対応して上記連結段数変更手段を駆動
し、上記パルス周回回路における反転回路の連結段数を
制御する連結段数制御手段(20)と、外部から上記パルス
周回回路内でのパルス信号の周回回数を表す周回回数デ
ータ(CDU) が入力されると共に、上記パルス周回回路内
でのパルス信号の周回回数をカウントし、該カウント値
が上記周回回数データに達した旨を検出するカウント手
段(6) と、該カウント手段にてカウント値が上記周回回
数データに達した旨が検出されると、上記パルス周回回
路内の所定の反転回路(INV64,INV65) からの出力信号(R
CKA,RCKB) を取り込み、該出力信号の反転タイミングに
同期してパルス信号(P0)を発生するパルス信号発生手段
とを備えるパルス発生装置を要旨としている。請求項２
に記載の発明は、請求項１記載のパルス発生装置におい
て、外部から入力されるパルス信号の出力周期を表すデ
ジタルデータ(CDI) に基づき、上記パルス周回回路内で
のパルス信号の周回回数を表す上記周回回数データ(CD
U) 、及び上記連結段数制御手段が制御する上記反転回
路の連結段数を表す上記連結段数データ(CDL) を生成す
る制御データ生成手段(2) を更に備えることを要旨とし
ている。請求項３に記載の発明は、請求項１記載のパル
ス発生装置において、上記パルス周回回路は、上記反転
回路の一つが入力信号の反転動作を外部から制御可能な
起動用反転回路(NAND)として構成され、該起動用反転回
路の反転動作開始に伴い上記パルス信号を周回させるも
のであり、上記パルス信号発生手段がパルス信号を出力
している間上記起動用反転回路の動作を停止させ、上記
パルス信号発生手段が上記パルス信号の出力を停止する
と上記起動用反転回路を動作させて上記パルス周回回路
内でパルス信号を周回させる周回動作制御手段を備える
ことを要旨としている。上記目的を達成するためになさ
れた請求項４に記載の発明は、入力信号を遅延させて出
力する複数の遅延回路がリング状に連結され、パルス信
号を周回させる第１のパルス周回パスと、上記第１のパ
ルス周回パスの上記遅延回路の一部を含むとともに、上
記第１のパルス周回パスを構成する遅延回路の連結段数
とは異なる連結段数の複数の遅延回路がリング状に連結
され、上記パルス信号を周回させる第２のパルス周回パ
スと、外部から入力される連結段数データに対応して上
記第１のパルス周回パスおよび上記第２のパルス周回パ
スの何れかを選択する周回パス変更手段と、上記第１の
パルス周回パスおよび上記第２のパルス周回パスに共有
された遅延回路に設けられ、当該共有された遅延回路か
らの出力信号を外部に取り出す出力手段とを備えるパル
ス発生装置を要旨としている。請求項５に記載の発明
は、請求項４記載のパルス発生装置において、上記第
１、第２のパルス周回パスを構成する上記遅延回路は、
入力信号を反転して出力する反転回路からなることを要
旨としている。請求項６に記載の発明は、請求項５記載
のパルス発生装置において、外部から上記第１のパルス
周回パス内でのパルス信号の周回回数を表す周回回数デ
ータが入力されるとともに、上記第１のパルス周回パス
内でのパルス信号の周回回数をカウントし、該カウント
値が上記周回回数データに達した旨を検出するカウント
手段を有し、上記出力手段は、該カウント手段にてカウ
ント値が上記周回回数データに達した旨が検出される
と、上記第１のパルス周回パスおよび上記第２のパルス
周回パスに共有された反転回路からの出力信号を取り込
み、該出力信号の反転タイミングに同期してパルス信号
を発生するパルス信号発生手段を有することを要旨とし
ている。上記目的を達成するためになされた請求項７に
記載の発明は、入力される第１のデジタルデータ(CDU)
と第２のデジタルデータ(CDL,SEAB)に基づいた周期の出
力パルスを発生するパルス発生装置であって、入力信号
を反転して出力する反転回路が複数個リング状に連結さ
れると共に、該反転回路の一つが入力信号の反転動作を
外部から制御可能な起動用反転回路として構成され、該
起動用反転回路の反転動作開始に伴い上記パルス信号を
周回させるパルス周回回路と、上記パルス周回回路内で
の上記パルス信号の周回回数が、上記第１のデジタルデ
ータの値に対応したことを検出することで第１の時間を
測定する第１の時間測定手段(6) と、上記起動用反転回
路からの連結段数が上記第２のデジタルデータに対応し
た位置に連結された上記反転回路(INV64,INV65) から出
力を得ることで第２の時間を測定する第２の時間測定手
段(4)と、上記第１の時間と上記第２の時間との合計時
間を検出し、当該合計時間毎に出力パルスを出力する出
力手段(8)とを備えることを要旨としている。上記目的
を達成するためになされた請求項８に記載の発明は、入
力信号を反転して出力する反転回路が複数個リング状に
連結されると共に、該反転回路の一つが入力信号の反転
動作を外部から制御可能な起動用反転回路として構成さ
れ、該起動用反転回路の反転動作開始に伴い上記パルス
信号を周回させるパルス周回回路を用いて、入力される
第１のデジタルデータと第２のデジタルデータに基づい
た周期の出力パルスを発生するパルス発生方法であっ
て、上記パルス周回回路内での上記パルス信号の周回回
数が、上記第１のデジタルデータの値に対応したことを
検出することで第１の時間を測定すると共に、上記起動
用反転回路からの連結段数が上記第２のデジタルデータ
に対応した位置に連結された上記反転回路から出力を得
ることで第２の時間を測定し、上記第１の時間と上記第
２の時間との合計時間を検出し、当該合計時間毎に出力
パルスを出力することを要旨としている。
【０００８】
【作用及び発明の効果】上記のように構成された請求項
１に記載のパルス発生装置において、パルス周回回路で
は、反転回路が複数個リング状に連結されているため、
例えば特定の反転回路出力がHighレベルからLow レベル
に反転すると、その後、反転回路の反転動作時間経過後
に、次段の反転回路出力がLow レベルからHighレベルに
判定し、更にその後反転動作時間経過すると、その次の
反転回路出力がHighレベルからLow レベルとなる、とい
うように、各反転回路出力が順次反転する。このため、
パルス周回回路を構成する反転回路の連結段数をｘ、各
反転回路での反転動作時間をＴＤとすると、パルス周回
回路内では、時間（ｘ・ＴＤ）でパルス信号が遅延（反
転）されながら周回されることになる。
【０００９】また、本発明（請求項１）では、連結段数
制御手段が、外部から入力される連結段数データに対応
して連結段数変更手段を駆動し、パルス周回回路におけ
る反転回路の連結段数を変更させる。この場合、変更後
の連結段数をｘ’とすると、変更後のパルス周回回路内
では、時間（ｘ’・ＴＤ）でパルス信号が遅延（反転）
されながら周回されることになる。つまり、本発明（請
求項１）によれば、連結段数制御手段に入力する連結段
数データを適宜選択することにより、パルス周回回路内
でのパルス周回時間を任意に設定できる。
【００１０】また、本発明（請求項１）では、カウント
手段が、外部からパルス周回回路内でのパルス信号の周
回回数を表す周回回数データを入力し、パルス周回回路
内でのパルス信号の周回回数をカウントする。そして、
カウント手段にてカウント値が周回回数データに達した
旨が検出されると、パルス信号発生手段が、パルス周回
回路内の所定の反転回路からの出力信号を取り込み、そ
の出力信号の反転タイミングに同期して、パルス信号を
発生する。
【００１１】従って、請求項１記載のパルス発生装置に
よれば、連結段数制御手段に入力する連結段数データ
と、カウント手段に入力する周回回数データを適宜設定
することにより、パルス信号発生手段から出力されるパ
ルス信号の周期を、パルス周回回路での反転回路の連結
段数ｘ或いはｘ’で決まるパルス周回時間（ｘ・Ｔ
Ｄ）、（ｘ’・ＴＤ）の何れよりも長い任意の時間間隔
に設定でき、しかも、その時間間隔を広範囲に制御でき
るようになる。
【００１２】上記のように構成された請求項４に記載の
パルス発生装置において、第１のパルス周回パスでは、
遅延回路が複数個リング状に連結されているため、第１
のパルス周回パスを構成する遅延回路の連結段数をｘ、
各遅延回路での反転動作時間をＴＤとすると、第１のパ
ルス周回パス内では、時間（ｘ・ＴＤ）でパルス信号が
遅延されながら周回される。また、同様に第２のパルス
周回パスを構成する遅延回路の連結段数をｘ’とする
と、第２のパルス周回パス内では、時間（ｘ’・ＴＤ）
でパルス信号が遅延されながら周回される。
【００１３】ここで、周回パス変更手段は外部から入力
される連結段数データに対応して上記第１のパルス周回
パスおよび上記第２のパルス周回パスの何れかを選択す
る。すなわち、連結段数データを適宜選択することによ
り、第１のパルス周回パスおよび第２のパルス周回パス
に共有された遅延回路から出力されるパルス信号の出力
タイミングを任意に設定できる。
【００１４】上記のように構成された請求項５に記載の
パルス発生装置において、第１、第２のパルス周回パス
では、反転回路が複数個リング状に連結されているた
め、例えば特定の反転回路出力がLow レベルであれば、
次段の反転回路出力がHighレベルとなり、更にその次の
反転回路出力がLow レベルとなるように、各反転回路出
力が順次反転する。
【００１５】上記のように構成された請求項６に記載の
パルス発生装置は、請求項５記載のパルス発生装置にお
いて、カウント手段は、外部から第１のパルス周回パス
内でのパルス信号の周回回数を表す周回回数データを入
力し、第１のパルス周回パス内でのパルス信号の周回回
数をカウントする。カウント値が周回回数データに達し
た旨が検出されると、パルス信号発生手段は、第１のパ
ルス周回パスおよび上記第２のパルス周回パスに共有さ
れた反転回路からの出力信号を取り込み、該出力信号の
反転タイミングに同期してパルス信号を発生する。カウ
ント手段を有することで、反転回路の見かけ上の連結段
数を増加させることができ、出力されるパルス信号の出
力タイミングを時間（ｘ・ＴＤ）、時間（ｘ’・ＴＤ）
の何れよりも大きくすることができる。よって、出力さ
れるパルス信号の出力タイミングを任意に設定でき、し
かその出力タイミングを広範囲で制御可能となる。
【００１６】上記のように構成された請求項７、８に記
載のパルス発生装置、方法は、入力信号を反転して出力
する反転回路が複数個リング状に連結されると共に、該
反転回路の一つが入力信号の反転動作を外部から制御可
能な起動用反転回路として構成され、該起動用反転回路
の反転動作開始に伴い上記パルス信号を周回させるパル
ス周回回路を用いる。ここで、パルス周回回路内でのパ
ルス信号の周回回数が、外部から入力される第１のデジ
タルデータの値に対応したことを検出することで第１の
時間を測定すると共に、起動用反転回路からの連結段数
が第２のデジタルデータに対応した位置に連結された反
転回路から出力を得ることで第２の時間を測定する。
【００１７】すなわち、第１のデジタルデータの値で大
まかな時間を測定し、第２のデジタルデータの値で細か
い時間を測定し、これらの合計時間毎に出力パルスを出
力する。これにより、出力されるパルス信号の出力タイ
ミングを任意に設定でき、しかもその出力タイミングを
広範囲で制御可能となる。
【００１８】
【実施例】以下に本発明の実施例を図面と共に説明す
る。まず図１はパルス発生装置の一実施例のデジタル制
御発振装置の構成を表すブロック図である。図１に示す
如く、本実施例のデジタル制御発振装置は、当該装置か
らのパルス信号の所望の出力周期を表す１６ビットのデ
ジタルデータＣＤＩを入力とし、周回回数データ又は第
１のデジタルデータとしての制御データＣＤＵ（１１ビ
ット），連結段数データ又は第２のデジタルデータとし
てのＣＤＬ（５ビット），は第２のデジタルデータとし
てのＳＥＡＢ（１ビット）を出力する、制御データ生成
手段としてのデータ制御部２と、データ制御部２から出
力される５ビットの制御データＣＤＬに対応した周期で
パルス信号を周回させるパルス周回回路又は第２の時間
測定手段としての周波数可変リングオシレータ（以下単
にリングオシレータという）４と、リングオシレータ４
から出力される周回信号ＲＣＫＣによりリングオシレー
タ４内でのパルス信号の周回回数をカウントし、そのカ
ウント値がデータ制御部から出力される制御データＣＤ
Ｕと一致しているときに検出信号ＴＣＰを出力する、カ
ウント手段又は第１の時間測定手段としての周回数カウ
ンタ６と、周回数カウンタ６から検出信号ＴＣＰが出力
されているとき、データ制御部２から出力される１ビッ
トの制御データＳＥＡＢに基づき周波数可変リングオシ
レータ４から出力される２種の周回信号ＲＣＫＡ及びＲ
ＣＫＢのいずれか一方を選択的に取り込み、その周回信
号ＲＣＫＡ（又はＲＣＫＢ）の反転タイミングで所定幅
の出力パルスＰＯを発生する、パルス信号発生手段とし
てのパルスジェネレータ８と、当該装置を発振器として
動作させるか或は遅延パルス発生器として動作させるか
を表す選択信号ＳＥＭＤを受け、当該装置を発振器とし
て動作させる場合には、パルスジェネレータ８からの出
力パルスＰＯに同期して、リングオシレータ４の周回動
作の停止・開始を制御する制御パルスＰＴを出力し、当
該装置を遅延パルス発生器として動作させる場合には、
外部からの基準パルスＰＩを制御パルスＰＴとして出力
するセレクタ１０と、から構成されている。
【００１９】ここでまずリングオシレータ４は、図２に
示す如く構成されている。図２（ａ）に示す如く、リン
グオシレータ４は、遅延回路又は反転回路として、１個
の否定論理積回路ＮＡＮＤ（起動用反転回路）と６４個
のインバータＩＮＶとを備えている。これら各回路は、
前段の出力端が次段の入力端へと順次リング状に接続さ
れており、否定論理積回路ＮＡＮＤの他方の入力端に
は、セレクタ１０から出力される制御パルスＰＴが入力
される。
【００２０】また否定論理積回路ＮＡＮＤを始点(1) と
する３２段目(32)のインバータＩＮＶから４８段目(48)
のインバータＩＮＶまでの各インバータ間には、連結段
数変更手段又は周回パス変更手段としてのｎチャネルの
ＭＯＳトランジスタとｐチャネルのＭＯＳトランジスタ
とからなるスイッチング回路ＳＷ１が夫々設けられ、各
スイッチング回路ＳＷ１の次段(33)〜(48)のインバータ
ＩＮＶの入力端は、スイッチング回路ＳＷ２を介して、
夫々、３０段目(30)から１５段目(15)のインバータＩＮ
Ｖの出力端に接続されている。尚スイッチング回路ＳＷ
２は、スイッチング回路ＳＷ１と同様、ｎチャネルのＭ
ＯＳトランジスタとｐチャネルのＭＯＳトランジスタと
により構成されている。
【００２１】このように３３段目(33)から４８段目(48)
の各インバータＩＮＶの入力端に設けられた一対のスイ
ッチング回路ＳＷ１，ＳＷ２は、前述の連結段数切換手
段に相当し、当該リングオシレータ４内での否定論理積
回路ＮＡＮＤとインバータＩＮＶとの連結段数を、３
３，３５，…，６５というように、インバータ２個単位
で、１７段階（即ち３３段〜６５段）に切り換えるため
のもので、連結段数制御手段としてのデコーダ２０から
出力される切換信号ＤＣ０〜ＤＣ１６によりＯＮ・ＯＦ
Ｆされる。
【００２２】即ちデコーダ２０は、データ切替器２２を
介してデータ制御部２からの制御データＣＤＬ（５ビッ
ト）を受け、例えば制御データＣＤＬが値０を表す「０
００００」であれば切換信号ＤＣ０のみをLow レベル，
制御データＣＤＬが値「１」を表す「００００１」であ
れば切換信号ＤＣ１のみをLow レベル，制御データＣＤ
Ｌが値「１５」を表す「０１１１１」であれば切換信号
ＤＣ１５のみをLow レベル，制御データＣＤＬが値「１
６」を表す「１００００」であれば切換信号ＤＣ１６の
みをLow レベルというように、入力データに対応した番
号の切換信号のみがLow レベルとなり、他の信号はHigh
レベルとなるように、切換信号ＤＣ０〜ＤＣ１６を生成
するように構成されており、スイッチング回路ＳＷ１
は、対応する切換信号がLow レベルであるときＯＦＦ状
態、スイッチング回路ＳＷ２は、対応する切換信号ＤＣ
がLow レベルであるときＯＮ状態に制御される。
【００２３】そして上記６４個のインバータＩＮＶの
内、デコーダ２０からの切換信号ＤＣ０〜ＤＣ１６に影
響されず、常にリングを形成する１５段目(15)のインバ
ータＩＮＶの出力端は、このインバータ出力を周回信号
ＲＣＫＣとして周回数カウンタ６に出力するための出力
端子として構成され、また同様にデコーダ２０からの切
換信号ＤＣ０〜ＤＣ１６に影響されず常にリングを形成
する最終段(65)及びその前段(64)のインバータＩＮＶの
出力端は、これら各インバータ出力を周回信号ＲＣＫ
Ａ，ＲＣＫＢとしてパルスジェネレータ８に出力するた
めの出力端子として構成されている。
【００２４】尚上記各一対のスイッチング回路ＳＷ１，
ＳＷ２のＯＮ・ＯＦＦ制御のために、デコーダ２０から
の切換信号ＤＣ０〜ＤＣ１６は、対応するスイッチング
回路ＳＷ１のｎチャネルのＭＯＳトランジスタとスイッ
チング回路ＳＷ２のｐチャネルのＭＯＳトランジスタと
には直接入力され、スイッチング回路ＳＷ１のｐチャネ
ルのＭＯＳトランジスタとスイッチング回路ＳＷ２のｎ
チャネルのＭＯＳトランジスタとにはインバータＩＮＶ
を介して間接的に入力される。
【００２５】また上記各スイッチング回路ＳＷ１及びＳ
Ｗ２は、夫々、ｐチャネルのＭＯＳトランジスタとｎチ
ャネルのＭＯＳトランジスタとにより構成されている
が、これは、スイッチング回路ＳＷ１とＳＷ２を通過す
るパルス信号の立上がり時間と立下がり時間が等しくな
るようにするためである。
【００２６】このように本実施例のリングオシレータ４
においては、否定論理積回路ＮＡＮＤとインバータＩＮ
Ｖと連結段数が、デコーダ２０からの切換信号ＤＣ０〜
ＤＣ１６により、３３〜６５の範囲で、インバータＩＮ
Ｖ２個単位で増減され、その連結段数は、３３，３５，
…，６５というように必ず奇数となる。また初段(1)の
否定論理積回路ＮＡＮＤは、セレクタ１０からの制御パ
ルスＰＴがLow レベルであれば、最終段(65)のインバー
タ出力に関係なく、必ずHighレベルとなり、制御パルス
ＰＴがHighレベルであれば、最終段(65)のインバータ出
力を反転した出力レベルとなる。
【００２７】従って、セレクタ１０からの制御パルスＰ
ＴがLow レベルである場合には、２段目(2) のインバー
タＩＮＶの出力はLow レベル，３段目(3) のインバータ
ＩＮＶの出力はHighレベルというように、偶数番目のイ
ンバータＩＮＶの出力がLowレベル，奇数番目のインバ
ータＩＮＶの出力がHighレベルとなって安定する。
【００２８】またこの状態で、セレクタ１０からの制御
パルスＰＴがLow レベルからHighレベルに反転すると、
否定論理積回路ＮＡＮＤの出力が、所定の反転動作時間
経過した後Low レベルに反転し、２段目(2) のインバー
タＩＮＶの出力が、所定の反転動作時間経過した後High
レベルに、３段目(3) のインバータＩＮＶの出力が、所
定の反転動作時間経過した後Lowレベル に、というよう
に、各インバータＩＮＶの出力が順次反転して行き、最
終段(65)のインバータＩＮＶの出力が否定論理積回路Ｎ
ＡＮＤ出力と同一レベルとなった後、再び否定論理積回
路ＮＡＮＤの出力が反転して、各インバータＩＮＶの出
力が順次反転する、といった動作を繰り返す。
【００２９】このためセレクタ１０からの制御パルスＰ
ＴがHighレベルである場合、リングを構成している否定
論理積回路ＮＡＮＤ及びインバータＩＮＶの出力は、夫
々、各回路の反転動作時間ＴＤと接続段数ｘとにより決
定される時間（ｘ・ＴＤ）毎に反転することとなり、例
えば否定論理積回路ＮＡＮＤ及びインバータＩＮＶの反
転動作時間ＴＤが１nsec. で、その連結段数が最小の３
３段である場合には、リングオシレータ４内を３３nse
c. 毎に反転するパルス信号が周回し、周回信号ＲＣＫ
Ａ，ＲＣＫＢ，ＲＣＫＣは、夫々、図２（ｂ）に示す如
くなる。
【００３０】そして周回信号ＲＣＫＡは、最終段(65)の
インバータ出力であるため、否定論理積回路ＮＡＮＤの
出力が反転した後、１パルス時間（ｘ・ＴＤ）遅れて反
転することとなり、その前段(64)のインバータ出力であ
る周回信号ＲＣＫＢは、周回信号ＲＣＫＡに対して反転
動作時間ＴＤだけ速く，即ち否定論理積回路ＮＡＮＤの
出力反転後｛(ｘ−１)・ＴＤ｝時間経過した時点で反転
する。
【００３１】尚データ制御部２からの制御データＣＤＬ
（５ビット）をデコーダ２０に入力するデータ切替器２
２は、制御パルスＰＴと周回信号ＲＣＫＡとを受け、制
御パルスＰＴがHighレベルとなって、リングオシレータ
４が周回動作を開始した後、周回信号ＲＣＫＡが最初に
HighレベルからLowレベルに切り替わった時点，即ちパ
ルス信号が１周回した時点で、デコーダ２０への入力デ
ータを値０を表す「０００００」に切り換え、パルス信
号の周回２回目からは必ず切換信号ＤＣ０がLow レベル
となって、パルス信号の周回時間が最小時間（３３・Ｔ
Ｄ）となるようにされている。
【００３２】即ち、本実施例のリングオシレータ４は、
制御データＣＤＬが入力されると、最初の１回だけ、制
御データＣＤＬに対応した連結段数３３，３５，…，６
５のリングでパルス信号を周回させ、２回目以降の周回
は、最小の連結段数３３のリングでパルス信号を周回さ
せる。
【００３３】また本実施例では、リングオシレータ４か
らパルスジェネレータ８に対して、最終段(65)とその前
段(64)のインバータＩＮＶの出力を、周回信号ＲＣＫ
Ａ，ＲＣＫＢとして出力するように構成されているが、
これはデコーダ２０からの切換信号ＤＣ０〜ＤＣ１６に
より変更可能なインバータＩＮＶ連結段数の最小値が２
段であるためである。
【００３４】つまりパルスジェネレータ８に対して最終
段(65)のインバータＩＮＶの出力のみを周回信号として
出力するようにした場合、リングオシレータ４の周回動
作により計測可能な時間分解能が、インバータＩＮＶ２
段分の反転動作時間２・ＴＤとなるため、本実施例で
は、周回信号を最終段(65)のインバータＩＮＶとその前
段(64)のインバータＩＮＶとから取り出せるように構成
することにより、リングオシレータ４の周回動作により
計測可能な時間分解能を、インバータＩＮＶ１段分の反
転動作時間ＴＤとなるようにしているのである。
【００３５】次にデータ制御部２は、図３に示す如く、
外部から入力された１６ビット(0〜15) のデジタルデー
タＣＤＩを「３２」で除算して、１１ビット(5〜15) の
デジタルデータ「ａ」を生成する除算回路３０と、同じ
くデジタルデータＣＤＩを「１０２４」で除算して６ビ
ット(10〜15)のデジタルデータ「ｅ」を生成する除算回
路３２と、同じくデジタルデータＣＤＩを「３２」で除
算してその下位５ビット(5〜9)のデジタルデータ「ｆ」
を生成する除算回路３４と、デジタルデータＣＤＩの下
位５ビット(0〜4)のデジタルデータ「ｂ」から除算回路
３４により得られた５ビット(5〜9)のデジタルデータ
「ｆ」を減じて、正負を表す符号データＳ（正：０，
負：１）を含む６ビット(0〜4,S） のデジタルデータ
「ｂ−ｆ」を生成する減算回路３６と、このデジタルデ
ータ「ｂ−ｆ」と除算回路３２で得られたデジタルデー
タ「ｅ」とを加算して、正負を表す符号データＳ１
（正：０，負：１）を含む６ビット(0〜4,S2) のデジタ
ルデータ「ｂ−ｆ＋ｅ」を生成する加算回路３８と、除
算回路３０で得られたデジタルデータ「ａ」から除算回
路３２で得られたデジタルデータ「ｅ」を減じて、正負
を表す符号データＳ（正：０，負：１）を含む１２ビッ
ト(5〜15,S) のデジタルデータ「ａ−ｅ」を生成する減
算回路４０と、減算回路４０で得られたデジタルデータ
「ａ−ｅ」から加算回路３８で得られたデジタルデータ
「ｂ−ｆ＋ｅ」の正負を表す符号データＳ１（０又は
１）を減じて、正負を表す符号データＳを含む１２ビッ
ト(5〜15,S) のデジタルデータ「ａ−ｅ」又は「ａ−ｅ
−１」を生成する減算回路４２と、加算回路３８で得ら
れたデジタルデータ「ｂ−ｆ＋ｅ」から予め設定された
値「３３」を表す７ビット(0〜5,S)のデジタルデータを
減じて、正負を表す符号データＳ２（正：０，負：１）
を含む６ビット(0〜4,S2) のデジタルデータ「（ｂ−ｆ
＋ｅ）−３３」を生成する減算回路４４と、減算回路４
２で得られたデジタルデータ「ａ−ｅ」又は「ａ−ｅ−
１」と減算回路４４で得られたデジタルデータ「（ｂ−
ｆ＋ｅ）−３３」の正負を表す符号データＳ２（０又は
１）の反転値（１又は０）とを加算して、１１ビット(5
〜15) の制御データＣＤＵを生成する加算回路４６と、
予め設定された値「３３」を表す７ビット(0〜5,S)のデ
ジタルデータに加算回路３８で得られたデジタルデータ
「ｂ−ｆ＋ｅ」を加えて、６ビット(0〜5)のデジタルデ
ータ「３３＋（ｂ−ｆ＋ｅ）」を生成する加算回路４８
と、減算回路４４で得られたデジタルデータ「（ｂ−ｆ
＋ｅ）−３３」の正負を表す符号データＳ２を受け、符
号データＳ２が「０」，即ちデジタルデータ「（ｂ−ｆ
＋ｅ）−３３」が正であるとき減算回路４４で得られた
デジタルデータ「（ｂ−ｆ＋ｅ）−３３」を選択し、符
号データＳ２が「１」，即ちデジタルデータ「（ｂ−ｆ
＋ｅ）−３３」が負であるとき加算回路３８で得られた
デジタルデータ「ｂ−ｆ＋ｅ」を選択する選択回路５０
と、加算回路３８で得られたデジタルデータ「ｂ−ｆ＋
ｅ」の正負を表す符号データＳ１を受け、符号データＳ
１が「０」，即ちデジタルデータ「ｂ−ｆ＋ｅ」が正で
あるとき選択回路５０にて選択されたデジタルデータ
「（ｂ−ｆ＋ｅ）−３３」又は「ｂ−ｆ＋ｅ」を選択
し、符号データＳ１が「１」，即ちデジタルデータ「ｂ
−ｆ＋ｅ」が負であるとき加算回路４８で得られたデジ
タルデータ「３３＋（ｂ−ｆ＋ｅ）」を選択して、６ビ
ット(0〜5)の選択データを出力すると共に、その選択デ
ータの最下位ビット(0) をそのまま制御データＳＥＡＢ
として出力する選択回路５２と、選択回路５２からの出
力データ（６ビット(0〜5)）を２倍する乗算回路５４
と、この乗算回路５４から出力されるデジタルデータの
下位２ビット(0，1)と選択回路５２からの出力データ
（６ビット(0〜5)）とを加算し、下位２ビットから下位
６ビットまでの５ビット(1〜5)を制御データＣＤＬとし
て出力する加算回路５６と、から構成されている。
【００３６】このデータ制御部２は、デジタルデータＣ
ＤＩを、リングオシレータ４における否定論理積回路Ｎ
ＡＮＤ及びインバータＩＮＶの最小連結段数３３に対応
して３３進のデジタル信号に変換することにより、リン
グオシレータ４内でのパルス信号の周回回数を表す制御
データＣＤＵを決定し、３３進のデジタル信号に変換し
た余りを、パルス信号の最初の周回時に連結するインバ
ータＩＮＶの段数を表す制御データＣＤＬと、パルスジ
ェネレータ８による周回信号の取出位置を特定する制御
データＳＥＡＢとに変換するものである。
【００３７】即ち本実施例では、デジタルデータＣＤＩ
が１６ビットであるため、上位１１ビットをａ，下位５
ビットをｂとすれば、 ＣＤＩ＝３２・ａ＋ｂ …(1) と記述でき、更に上位１１ビットの内、上位６ビットを
ｅ，下位５ビットをｆとすれば、 ＣＤＩ＝１０２４・ｅ＋３２・ｆ＋ｂ …(2) と記述できる。従ってこのデジタルデータＣＤＩを３３
進に変換すると、 ＣＤＩ＝３３・ａ＋（ｂ−ａ） ＝３３・ａ＋｛ｂ−（３２・ｅ＋ｆ）｝ ＝３３・ａ＋｛ｂ−（３３・ｅ−ｅ＋ｆ）｝ ＝３３・（ａ−ｅ）＋（ｂ−ｆ＋ｅ） …(3) となり、（ａ−ｅ）にて３３段リングオシレータ４の周
回数を、（ｂ−ｆ＋ｅ）にてその余りを、得ることがで
きる。
【００３８】また上式(3) において、０≦（ｂ−ｆ＋
ｅ）≦３２であれば、（ｂ−ｆ＋ｅ）を表す６ビットの
デジタルデータの上位５ビットに対して下位１ビットが
「０」のとき切捨て、「１」のとき切上げして上位５ビ
ットに１を加算することにより、デコーダ２０で切換信
号ＤＣ０〜ＤＣ１６を生成するための５ビットの制御デ
ータＣＤＬを、また下位１ビットで制御データＳＥＡＢ
を、得ることができるものの、上式(3) では、（ｂ−ｆ
＋ｅ）＜０、或は３２＜（ｂ−ｆ＋ｅ）となることがあ
り、この場合には、上式(3) で得られる値（ａ−ｅ）及
び（ｂ−ｆ＋ｅ）をそのまま制御データに使用すること
ができない。
【００３９】このため、当該データ制御部２は、上記図
３に示す如く構成することにより、以下に示す表１に従
い制御データＣＤＵ，ＣＤＬ，ＳＥＡＢを生成するため
の論理回路を形成している。
【００４０】
【表１】
【００４１】尚ＳＥＡＢは、「端数２」が奇数のとき周
回信号ＲＣＫＢを選択するための値「１」，「端数２」
が偶数のとき周回信号ＲＣＫＡを選択するための値
「０」となる。従って例えば当該データ制御部２に、値
「６０５１３」を表す１６ビットのデジタルデータＣＤ
Ｉ（＝「１１１０１１０００１１００００１」）を入力
すると、ａ＝１８９１，ｂ＝１，ｅ＝５９，ｆ＝３とな
り、ａ−ｅ＝１８３２，ｂ−ｆ＋ｅ＝５７となるため、
制御データＣＤＵは「１８３３」（＝１８３２＋１），
ＣＤＬは「１２」｛＝（５７−３３）／２｝，ＳＥＡＢ
は「１」となる。
【００４２】次にリングオシレータ４から出力される周
回信号ＲＣＫＣによりリングオシレータ４内でのパルス
信号の周回回数をカウントする周回数カウンタ６は、図
４（ａ）に示す如く、周回信号ＲＣＫＣが反転する度に
パルス信号ＲＣＬＫを発生する反転信号発生回路６０
と、データ制御部２から出力される制御データＣＤＵに
よりカウント値が初期設定され、反転信号発生回路６０
からの出力パルスＲＣＬＫによりカウント値のカウント
ダウンを行ない、カウント値が０となっているときに検
出信号ＴＣＰを発生するダウンカウンタ６２とから構成
されている。
【００４３】また反転信号発生回路６０は、排他的論理
和回路ＥＸＯＲを備え、排他的論理和回路ＥＸＯＲの一
方の入力端に周回信号ＲＣＫＣを直接入力し、他方の入
力端に偶数段のインバータＩＮＶからなる遅延回路を介
して周回信号ＲＣＫＣを入力するように構成されてい
る。このため反転信号発生回路６０内では、排他的論理
和回路ＥＸＯＲの一方の入力端には、周回信号ＲＣＫＣ
がそのまま入力され、排他的論理和回路ＥＸＯＲの他方
の入力端には、周回信号ＲＣＫＣがインバータＩＮＶの
連結数とその反転動作時間とにより決定される遅延時間
だけ遅れて入力されることとなり、周回信号ＲＣＫＣの
反転時には、その遅延時間だけ排他的論理和回路ＥＸＯ
Ｒの各入力端レベルが異なる値となって、排他的論理和
回路ＥＸＯＲからHighレベルの信号、即ちパルス信号Ｒ
ＣＬＫが出力されることとなる。
【００４４】このように構成された周回数カウンタ６に
おいては、図４（ｂ）に示す如く、例えば制御データＣ
ＤＵが「５０」であれば、ダウンカウンタ６２にその値
「５０」が初期設定され、その後周回信号ＲＣＫＣの反
転に伴い反転信号発生回路６０から出力されるパルス信
号ＲＣＬＫにより、ダウンカウンタ６２のカウント値が
「４９」，「４８」…と低下して行き、そのカウント値
が「０」となった時点で検出信号ＴＣＰが出力されるこ
ととなる。尚ダウンカウンタ６２の初期設定は、セレク
タ１０から出力される制御パルスがLow レベルであると
き、即ちリングオシレータ４が周回動作を停止している
ときに行われる。
【００４５】また次にパルスジェネレータ８は、図５
（ａ）に示す如く、データ制御部２から出力される制御
データＳＥＡＢに基づき、リングオシレータ４から出力
される周回信号ＲＣＫＡ，ＲＣＫＢのいずれかを選択す
る選択スイッチ６４と、この選択スイッチ６４を介して
入力された周回信号ＲＣＫＡ又はＲＣＫＢが反転する度
にパルス信号Ｐ１を発生する反転信号発生回路６６と、
周回数カウンタ６からの検出信号ＴＣＰを受け、その信
号がHighレベルであるときに反転信号発生回路６６から
のパルス信号Ｐ１をパルス発生開始信号Ｐ２として通過
させ、検出信号ＴＣＰがLow レベルであれば反転信号発
生回路６６からのパルス信号Ｐ１を遮断して、出力端を
接地する選択スイッチ６８と、選択スイッチ６８を通過
してくるパルス発生開始信号Ｐ２を受け、パルス発生開
始信号Ｐ２入力後所定時間ＴDD経過した時点でパルス発
生停止信号Ｐ３を出力する遅延線７０と、パルス発生開
始信号Ｐ２によりセットされ、パルス発生停止信号Ｐ３
によりリセットされるセット・リセット型のフリップフ
ロップ回路Ｆ／Ｆと、により構成されている。
【００４６】尚選択スイッチ６４は、制御データＳＥＡ
Ｂが「１」であるとき、周回信号ＲＣＫＢを選択し、制
御データＳＥＡＢが「０」であるとき、周回信号ＲＣＫ
Ａを選択する。また反転信号発生回路６６は、偶数段の
インバータＩＮＶと排他的論理和回路ＥＸＯＲとから構
成されており、周回数カウンタ６に設けられた反転信号
発生回路６０と同様に動作する。
【００４７】このように構成されたパルスジェネレータ
８においては、図５（ｂ）に示す如く、周回数カウンタ
６からHighレベルの検出信号ＴＰＣが出力されていると
き、選択スイッチ６４を介して入力された周回信号ＲＣ
ＫＡ（又はＲＣＫＢ）が反転した時点で、パルス発生開
始信号Ｐ２によりフリップフロップ回路Ｆ／Ｆがセット
され、その後遅延線７０による遅延時間ＴDD経過した時
点で、フリップフロップ回路Ｆ／Ｆがリセットされる。
従ってフリップフロップ回路Ｆ／Ｆでは、リングオシレ
ータ４内を制御データＣＤＵに対応した周回回数だけパ
ルス信号が周回して、周回信号ＲＣＫＡ（又はＲＣＫ
Ｂ）が反転した後、遅延時間ＴDDが経過するまでの間、
Highレベルとなる信号が生成されることとなり、この信
号が出力パルスＰＯとして外部に出力される。
【００４８】次にセレクタ１０は、図６（ａ）に示す如
く、パルスジェネレータ８からの出力パルスＰＯを反転
して入力するインバータＩＮＶと、外部から入力される
選択信号ＳＥＭＤがHighレベルであればインバータＩＮ
Ｖを介して入力された出力パルスＰＯの反転信号を制御
パルスＰＴとして出力し、選択信号ＳＥＭＤがLow レベ
ルであれば外部から入力される基準パルスＰＩを制御パ
ルスＰＴとして出力する選択スイッチ８０とにより構成
されている。
【００４９】このため図６（ｂ）に示す如く、選択信号
ＳＥＭＤがHighレベルである場合、セレクタ１０は、パ
ルスジェネレータ８が出力パルスＰＯを発生していると
きにリングオシレータ４の周回動作を停止させ、パルス
ジェネレータ８が出力パルスＰＯを発生していないとき
にリングオシレータ４の周回動作を実行させる、制御パ
ルスＰＴを出力することとなり、この制御パルスＰＴに
よって、当該装置を出力パルスＰＯの発生周期（即ち発
振周期）を制御可能な発振器として作動させることが可
能となる。
【００５０】また選択信号ＳＥＭＤがLow レベルである
場合、セレクタ１０からは、基準パルスＰＩが制御パル
スＰＴとして出力されることから、この制御パルスＰＴ
によって、当該装置を、基準パルスＰＩ入力後パルスジ
ェネレータ８が出力パルスＰＯを発生するまでの時間
（遅延時間）を制御可能な遅延パルス発生器として動作
させることが可能となる。
【００５１】即ち、本実施例のデジタル制御発振装置に
おいては、図７に示す如く、制御パルスＰＴがLow レベ
ルであるとき、リングオシレータ４が周回動作を停止す
ると共に、データ制御部２から出力される制御データＣ
ＤＵにより周回数カウンタ６のカウント値が初期設定さ
れ、制御パルスＰＴがLow レベルからHighレベルに切り
替わると、リングオシレータ４が周回動作を開始して、
最初の周回時には、パルス信号をデータ制御部２から出
力される制御データＣＤＬに対応した連結段数３３＋α
（α：０，２，４，…３２）の反転回路（否定論理積回
路ＮＡＮＤ及びインバータＩＮＶ）にて周回させ、２回
目以降の周回時には、パルス信号を最小連結段数３３の
反転回路にて周回させる。
【００５２】またこの周回動作中には、周回数カウンタ
のカウント値が、リングオシレータ４から出力される周
回信号ＲＣＫＣによりカウントダウンされ、そのカウン
ト値が０となってリングオシレータ４内でのパルス信号
の周回回数が制御データＣＤＵによる指定回数となる
と、パルスジェネレータ８がデータ制御部２から出力さ
れる制御データＳＥＡＢに基づき、リングオシレータ４
から出力される周回信号ＲＣＫＡ，ＲＣＫＢのいずれか
一方を取り込み、その後一定時間ＴDD、出力パルスＰＯ
を発生する。このためセレクタ１０にHighレベルの選択
信号ＳＥＭＤを入力して、セレクタ１０から出力パルス
ＰＯに同期した制御パルスＰＴを出力させれば、パルス
ジェネレータ８が出力パルスＰＯを発生した後、次に出
力パルスＰＯを発生するまでの時間を、データ制御部２
がデジタルデータＣＤＩに応じて生成する制御データＣ
ＤＵ，ＣＤＬ，ＳＥＡＢにより、繰り返し制御すること
ができ、当該装置を発振周期をデジタル制御可能な発振
器として動作させることが可能となり、逆にセレクタ１
０にLow レベルの選択信号ＳＥＭＤを入力して、セレク
タ１０から基準パルスＰＩを制御パルスＰＴとして出力
させれば、基準パルス入力後、パルスジェネレータ８が
出力パルスＰＯを発生するまでの時間を、データ制御部
２がデジタルデータＣＤＩに応じて生成する制御データ
ＣＤＵ，ＣＤＬ，ＳＥＡＢにより制御することができ、
当該装置を遅延時間をデジタル制御可能な遅延パルス発
生器として動作させることが可能となるのである。
【００５３】尚パルスジェネレータ８が発生する出力パ
ルスＰＯのパルス幅、即ち遅延線７０による遅延時間Ｔ
DDは、出力パルスＰＯ発生時にリングを構成している否
定論理積回路ＮＡＮＤ及びインバータＩＮＶの連結段数
と１段当りの反転動作時間ＴＤとにより決定されるパル
ス信号１周回当りの時間（本実施例では３３・ＴＤとな
る）以上となるように設定されている。これはセレクタ
１０からの制御パルスＰＴがLow レベルとなってから、
リングオシレータ４の周回動作が完全に停止するのは、
リングオシレータ４内の最終段(65)のインバータＩＮＶ
出力と、否定論理積回路ＮＡＮＤ出力とが共にHighレベ
ルになったときであり、このためには初段(1) の否定論
理積回路ＮＡＮＤから最終段(65)のインバータＩＮＶま
でパルス信号を１周回させる必要があるからである。
【００５４】このように本実施例のデジタル制御発振装
置によれば、外部から入力する選択信号ＳＥＭＤによ
り、動作モードを、出力パルスＰＯの発振周期をデジタ
ル制御可能な発振器として動作するモードと、遅延時間
をデジタル制御可能な遅延パルス発生器として動作する
モードとに変更することができる。また出力パルスＰＯ
の発振周期（或は遅延時間）を、外部から入力するデジ
タルデータＣＤＩにより指定することができると共に、
出力パルスＰＯの発振周期（或は遅延時間）を、リング
オシレータ４内のインバータ１段当りの反転動作時間を
１単位として変更することができる。またリングオシレ
ータ４内での周回回数により、出力パルスの発生周期を
広範囲にわたって制御できる。従って本実施例のデジタ
ル制御発振装置を発振器として動作させた場合、発振周
波数を、数Ｈｚ〜数十ＭＨｚの広範囲にわたって、しか
も高分解能でデジタル制御することが可能となる。
【００５５】尚本実施例では、リングオシレータ４を用
いて出力パルスＰＯの発生周期を制御するに当たって、
リングオシレータ４内での初回のパルス信号周回時にリ
ングを構成する否定論理積回路ＮＡＮＤ及びインバータ
ＩＮＶの連結段数を制御し、２回目以降のパルス信号の
周回時には、その連結段数を最小の段数３３にするよう
にしたが、連結段数の制御は、リングオシレータ４内で
のパルス信号の周回時間を正確に計測できればどの様に
してもよく、例えば通常は最大の連結段数６５のリング
でパルス信号を周回させ、１回だけその連結段数を制御
するようにしてもよく、或はその連結段数を所定条件で
繰り返し変更するようにしてもよい。
【００５６】以上のように本実施例のデジタル制御発振
装置によれば、外部から入力するデジタルデータＣＤＩ
によって、出力パルスＰＯの発振周期（即ち発振周波
数）を設定することができるのであるが、その発振周波
数は、リングオシレータ４内でのパルス信号の周回動作
によって決定されるため、リングオシレータ４を構成し
ている反転回路（否定論理積回路ＮＡＮＤ及びインバー
タＩＮＶ）の反転動作時間ＴＤが変動すると、デジタル
データＣＤＩに対応して発振周波数を正確に制御できな
くなってしまう。
【００５７】しかし本実施例のデジタル制御発振装置
は、発振周期をデジタル制御可能であるため、デジタル
制御発振装置からの出力パルスの発振周期と、水晶発振
器等の基準発振器からの出力パルスの基準周期とを比較
して、その割合に応じた補正データを予め設定してお
き、この補正データにより外部から入力されるデジタル
データＣＤＩを補正してデータ制御部２に入力するよう
にすれば、発振周波数の補正を簡単，且つ確実に行なう
ことができるようになる。以下、この補正データを求め
るための補正データ演算装置の一例について、図８及び
図９を用いて説明する。
【００５８】図８に示す如く、この補正データ演算装置
は、入力パルスの位相差を符号化するパルス位相差符号
化回路８１，８２と、パルス位相差符号化回路８１，８
２からの符号化データに基づき補正データＤｏを算出す
る補正値演算回路８３とから構成されており、一方のパ
ルス位相差符号化回路８１には、水晶発振器等の基準発
振器からの基準パルスＰＡと上記実施例のデジタル制御
発振装置からの出力パルスＰＯとを入力し、他方のパル
ス位相差符号化回路８２には、水晶発振器等の基準発振
器からの基準パルスＰＡとこの基準パルスＰＡを一定時
間遅延させた基準パルスＰＢとを入力するようにされて
いる。尚パルス位相差符号化回路８１に入力する出力パ
ルスＰＯは、デジタル制御発振装置を、発振周期が基準
パルスＰＡと同じ周期となるようにデジタルデータＣＤ
Ｉを入力して動作させたときの信号である。
【００５９】また上記各パルス位相差符号化回路８１，
８２は、図９に示す如く、論理和回路ＯＲ，否定論理積
回路ＮＡＮＤ，及び偶数個のインバータＩＮＶをリング
状に連結したリング遅延パルス発生回路８４と、カウン
タ８６と、パルスセレクタ８８と、エンコーダ９０とか
ら構成されている。このパルス位相差符号化回路８１，
８２は、本願出願人が特願平２−１５８６５号等にて先
に提案した回路であり、次のように動作する。
【００６０】即ち上記各パルス位相差符号化回路８１，
８２においては、リング遅延パルス発生回路８４の論理
和回路ＯＲの入力端に基準パルスＰＡが与えられる。す
るとリング遅延パルス発生回路８４の途中から、その基
準パルスＰＡが通過したインバータＩＮＶの段数によっ
て遅延時間が決まるところの複数の遅延パルスが出力さ
れ、パルスセレクタ８８に入力される。またパルスセレ
クタ８８には、もう一つの入力パルスＰＯ又はＰＢが入
力され、このパルスＰＯ又はＰＢが入力されると、基準
パルスＰＡが達している段のリング遅延パルス発生回路
８４からの入力だけをパルスセレクタ８８が選択し、こ
の選択された入力に対応する信号をエンコーダ９０に出
力する。するとエンコーダ９０からはその入力に対応す
る２進数デジタル信号が出力される。またリング遅延パ
ルス発生回路８４の最終段のインバータＩＮＶ出力は論
理和回路ＯＲに接続されているため、リングを構成して
いる全回路による遅延時間を伴って、基準パルスＰＡが
論理和回路ＯＲに戻り、この結果、基準パルスＰＡはリ
ング遅延パルス発生回路８４内を周回する。カウンタ８
６はこの周回回数をカウントするために、最終段のイン
バータＩＮＶ出力に接続されており、そのカウント結果
をエンコーダ９０の出力の上位ビットとして出力する。
【００６１】この結果、図８（ｂ）に示す如く、上記各
パルス位相差符号化回路８１，８２からの出力により、
パルスＰＡとＰＯ，又はパルスＰＡとＰＢの時間差が、
デジタル値ＤAO又はＤABとして得られることとなる。尚
上記パルス位相差符号化回路８１，８２の構成等につい
ては、特願平２−１５８６５号等に詳述されているた
め、これ以上の説明は省略する。
【００６２】このようにパルス位相差符号化回路８１に
より、デジタル制御発振装置からの出力パルスＰＯと水
晶発振器等の基準発振器からの基準パルスＰＡとの時間
差を表すデジタル値ＤAOが得られ、パルス位相差符号化
回路８２により、基準パルスＰＡと基準パルスＰＢとの
時間差を表すデジタル値ＤABが得られる。そしてこうし
て得られたデジタル値ＤAB，ＤAOの内、デジタル値ＤAB
は同じ周期の基準信号ＰＡ，ＰＢの入力時間差を表すも
のであり、その時間差も既知であるため、得られたデジ
タル値ＤABは基準時間データとして使用することができ
る。一方デジタル値ＤAOは、単に基準パルスＰＡの立上
がりと出力パルスＰＯの立上がりの時間差を表すもので
あるため、このデジタル値ＤAOから基準パルスＰＡと出
力パルスＰＯとの周期のずれを直接求めることができな
い。
【００６３】そこで補正値演算回路８３では、まずパル
ス位相差符号化回路８１により連続して２回得られたデ
ジタル値ＤAO1 及びＤAO2 の差をとることにより、基準
パルスＰＡに対する出力パルスＰＯの周期の時間差に対
応したデジタル値△ＤAO（＝ＤAO2 −ＤAO1 ）を求め
る。尚このデジタル値△ＤAOは、正であれば出力パルス
ＰＯの周期が基準パルスＰＡより長く、逆に△ＤAOが負
であれば出力パルスＰＯの周期が基準パルスＰＡより短
いことを表している。
【００６４】そして次に、このデジタル値△ＤAOを、上
記デジタル値ＤABとそのデジタル値ＤABが表す既知の時
間ＴABとを用いて、出力パルスＰＯと出力パルスＰＡと
の時間差を正確に表す時間差データＴAO（＝ＴAB・△Ｄ
AO／ＤAB）を求め、この時間差データＴAOを、基準パル
スＰＡの基準発振周期ＴＡに加えて、出力パルスＰＯの
実際の発振周期ＴＯ（＝ＴＡ＋ＴAO）を求め、この発振
周期ＴＯにより基準発振周期ＴＡを除算することによ
り、補正データＤｏ（＝ＴＡ／ＴＯ）を求める。
【００６５】この結果、例えば発振周波数１ＭＨｚ（発
振周期１０００nsec.） の基準発振器を使って補正デー
タを求めるために、デジタルデータＣＤＩによりデジタ
ル制御発振装置を１０００nsec. の発振周期で動作させ
たとき、実際の発振周期が８００nsec. である場合に
は、時間差データＴAOとして−２００nsec. が求めら
れ、発振周期ＴＯがこの値ＴAOと基準発振周期ＴＡ（＝
１０００nsec.） とから８００nsec. となり、補正デー
タＤｏとして、１．２５（＝１０００／８００）が求め
られる。
【００６６】従ってその後デジタル制御発振装置を動作
させる際には、デジタルデータＣＤＩをこの補正データ
Ｄｏにより補正した値ＣＣＤＩ（＝Ｄｏ・ＣＤＩ）をデ
ータ制御部２に入力することにより、デジタルデータＣ
ＤＩに対応した発振周期で出力パルスＰＯを発生させる
ことができる。
【００６７】また次に上記実施例のデジタル制御発振装
置は、データ制御部２に入力するデジタルデータＤＣＩ
により発振周波数を数十ＭＨｚの高周波領域までデジタ
ル制御可能であるため、通信装置やモータ制御装置等で
使用される高周波用のＰＬＬにも適用することができ、
例えば図１０（ａ）に示す如く、周波数可変発振器９２
に上記実施例のデジタル制御発振装置を、位相比較器９
４に上記図９に示したパルス位相差符号化回路を、ルー
プフィルタ９６に周知のデジタルフィルタを用いて、Ｐ
ＬＬを構成すれば、Ａ／Ｄ変換器等を必要としない、高
周波のデジタルＰＬＬを構成することができる。
【００６８】尚図１０（ｂ）はこのデジタルＰＬＬの動
作を表すタイムチャートであり、周波数可変発振器９２
からの出力パルスＰＯと外部から入力される基準パルス
ＰＣとの位相差が、位相比較器９４によりデジタル値Ｄ
Ａとして求められ、そのデジタル値ＤＡがループフィル
タ９６にてデジタル値ＤＢに変換されて、周波数可変発
振器９２に入力され、この結果、出力パルスＰＯが基準
パルスＰＣに制御されることを表している。そしてこの
ようなＰＬＬでは、上述のデジタル制御発振装置のリン
グオシレータのインバータ反転時間変動は自動的に補正
されるため（フィードバックがかかっているため）、発
振周波数制御データの補正を行なう必要はない。
【図面の簡単な説明】
【図１】実施例のデジタル制御発振装置の構成を表すブ
ロック図である。
【図２】実施例のリングオシレータ４の構成及びその動
作を表す説明図である。
【図３】実施例のデータ制御部２の構成を表す論理回路
図である。
【図４】実施例の周回数カウンタ６の構成及びその動作
を表す説明図である。
【図５】実施例のパルスジェネレータの構成及びその動
作を表す説明図である。
【図６】実施例のセレクタ１０の構成及びその動作を表
す説明図である。
【図７】実施例のデジタル制御発振装置全体の動作を表
すタイムチャートである。
【図８】実施例のデジタル制御発振装置の発振周期を補
正するための補正データを求める補正データ演算装置の
構成及びその動作を表す説明図である。
【図９】補正データ演算装置のパルス位相差符号化回路
８１，８２の構成を表す回路図である。
【図１０】実施例のデジタル制御発振装置を用いたデジ
タルＰＬＬの構成を及びその動作を表す説明図である。
【符号の説明】
２…データ制御部 ４…リングオシレータ ６…周
回数カウンタ ８…パルスジェネレータ １０…セレクタ ２０…
デコーダ ２２…データ切替器 ３０，３２，３４…除算回路
５４…乗算回路 ３６，４０，４２，４４…減算回路 ３８，４６，４
８，５６…加算回路 ５０，５２…選択回路 ６０，６６…反転信号発生回
路 ６２…ダウンカウンタ ６４，６８，８０…選択スイ
ッチ ７０…遅延線 ＩＮＶ…インバータ ＮＡＮＤ…否定論理積回路 ＳＷ１，ＳＷ２…スイッチング回路 Ｆ／Ｆ…フリッ
プフロップ回路 ＯＲ…論理和回路 ＥＸＯＲ…排他的論理和回路

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力信号を反転して出力する反転回路が
    複数個リング状に連結され、パルス信号を周回させるパ
    ルス周回回路と、 該パルス周回回路における上記反転回路の連結段数を変
    更する連結段数変更手段と、 外部から入力される連結段数データに対応して上記連結
    段数変更手段を駆動し、上記パルス周回回路における反
    転回路の連結段数を制御する連結段数制御手段と、外部から上記パルス周回回路内でのパルス信号の周回回
    数を表す周回回数データが入力されると共に、上記パル
    ス周回回路内でのパルス信号の周回回数をカウントし、
    該カウント値が上記周回回数データに達した旨を検出す
    るカウント手段と、 該カウント手段にてカウント値が上記周回回数データに
    達した旨が検出されると、上記パルス周回回路内の所定
    の反転回路からの出力信号を取り込み、該出力信号の反
    転タイミングに同期してパルス信号を発生するパルス信
    号発生手段と を備えることを特徴とするパルス発生装
    置。
  2. 【請求項２】 外部から入力されるパルス信号の出力周
    期を表すデジタルデータに基づき、上記パルス周回回路
    内でのパルス信号の周回回数を表す上記周回回数デー
    タ、及び上記連結段数制御手段が制御する上記反転回路
    の連結段数を表す上記連結段数データを生成する制御デ
    ータ生成手段を更に備えることを特徴とする請求項１記
    載のパルス発生装置。
  3. 【請求項３】 上記パルス周回回路は、上記反転回路の
    一つが入力信号の反転動作を外部から制御可能な起動用
    反転回路として構成され、該起動用反転回路の反転動作
    開始に伴い上記パルス信号を周回させるものであり、 上記パルス信号発生手段がパルス信号を出力している間
    上記起動用反転回路の動作を停止させ、上記パルス信号
    発生手段が上記パルス信号の出力を停止すると上記起動
    用反転回路を動作させて上記パルス周回回路内でパルス
    信号を周回させる周回動作制御手段を備えることを特徴
    とする請求項１記載のパルス発生装置。
  4. 【請求項４】 入力信号を遅延させて出力する複数の遅
    延回路がリング状に連結され、パルス信号を周回させる
    第１のパルス周回パスと、 上記第１のパルス周回パスの上記遅延回路の一部を含む
    とともに、上記第１のパルス周回パスを構成する遅延回
    路の連結段数とは異なる連結段数の複数の遅延回路がリ
    ング状に連結され、上記パルス信号を周回させる第２の
    パルス周回パスと、 外部から入力される連結段数データに対応して上記第１
    のパルス周回パスおよび上記第２のパルス周回パスの何
    れかを選択する周回パス変更手段と、 上記第１のパルス周回パスおよび上記第２のパルス周回
    パスに共有された遅延回路に設けられ、当該共有された
    遅延回路からの出力信号を外部に取り出す出力手段とを
    備えることを特徴とするパルス発生装置。
  5. 【請求項５】 上記第１、第２のパルス周回パスを構成
    する上記遅延回路は、入力信号を反転して出力する反転
    回路からなることを特徴とする請求項４記載のパルス発
    生装置。
  6. 【請求項６】 外部から上記第１のパルス周回パス内で
    のパルス信号の周回回数を表す周回回数データが入力さ
    れるとともに、上記第１のパルス周回パス内でのパルス
    信号の周回回数をカウントし、該カウント値が上記周回
    回数データに達した旨を検出するカウント手段を有し、 上記出力手段は、該カウント手段にてカウント値が上記
    周回回数データに達した旨が検出されると、上記第１の
    パルス周回パスおよび上記第２のパルス周回パスに共有
    された反転回路からの出力信号を取り込み、該出力信号
    の反転タイミングに同期してパルス信号を発生するパル
    ス信号発生手段を有することを特徴とする請求項５記載
    のパルス発生装置。
  7. 【請求項７】 入力される第１のデジタルデータと第２
    のデジタルデータに基づいた周期の出力パルスを発生す
    るパルス発生装置であって、 入力信号を反転して出力する反転回路が複数個リング状
    に連結されると共に、該反転回路の一つが入力信号の反
    転動作を外部から制御可能な起動用反転回路として構成
    され、該起動用反転回路の反転動作開始に伴い上記パル
    ス信号を周回させるパルス周回回路と、 上記パルス周回回路内での上記パルス信号の周回回数
    が、上記第１のデジタルデータの値に対応したことを検
    出することで第１の時間を測定する第１の時間測定手段
    と、 上記起動用反転回路からの連結段数が上記第２のデジタ
    ルデータに対応した位置に連結された上記反転回路から
    出力を得ることで第２の時間を測定する第２の時間測定
    手段と、 上記第１の時間と上記第２の時間との合計時間を検出
    し、当該合計時間毎に出力パルスを出力する出力手段と
    を備えることを特徴とするパルス発生装置。
  8. 【請求項８】 入力信号を反転して出力する反転回路が
    複数個リング状に連結されると共に、該反転回路の一つ
    が入力信号の反転動作を外部から制御可能な起動用反転
    回路として構成され、該起動用反転回路の反転動作開始
    に伴い上記パルス信号を周回させるパルス周回回路を用
    いて、入力される第１のデジタルデータと第２のデジタ
    ルデータに基づいた周期の出力パルスを発生するパルス
    発生方法であって、 上記パルス周回回路内での上記パルス信号の周回回数
    が、上記第１のデジタルデータの値に対応したことを検
    出することで第１の時間を測定すると共に、上記起動用
    反転回路からの連結段数が上記第２のデジタルデータに
    対応した位置に連結された上記反転回路から出力を得る
    ことで第２の時間を測定し、 上記第１の時間と上記第２の時間との合計時間を検出
    し、当該合計時間毎に出力パルスを出力することを特徴
    とするパルス発生方法。
JP03258039A 1991-10-04 1991-10-04 パルス発生装置及びパルス発生方法 Expired - Lifetime JP3127517B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03258039A JP3127517B2 (ja) 1991-10-04 1991-10-04 パルス発生装置及びパルス発生方法
US07/956,955 US5331294A (en) 1991-10-04 1992-10-02 Oscillation circuit including a ring oscillator having a changeable number of inverter circuits
US08/111,488 US5465076A (en) 1991-10-04 1993-08-25 Programmable delay line programmable delay circuit and digital controlled oscillator
US08/250,628 US5420546A (en) 1991-10-04 1994-05-27 Variable frequency oscillator having an output frequency that is controllable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03258039A JP3127517B2 (ja) 1991-10-04 1991-10-04 パルス発生装置及びパルス発生方法

Publications (2)

Publication Number Publication Date
JPH05102801A JPH05102801A (ja) 1993-04-23
JP3127517B2 true JP3127517B2 (ja) 2001-01-29

Family

ID=17314692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03258039A Expired - Lifetime JP3127517B2 (ja) 1991-10-04 1991-10-04 パルス発生装置及びパルス発生方法

Country Status (2)

Country Link
US (2) US5331294A (ja)
JP (1) JP3127517B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127517B2 (ja) * 1991-10-04 2001-01-29 株式会社デンソー パルス発生装置及びパルス発生方法
US5465076A (en) * 1991-10-04 1995-11-07 Nippondenso Co., Ltd. Programmable delay line programmable delay circuit and digital controlled oscillator
JP2596313B2 (ja) * 1993-05-25 1997-04-02 日本電気株式会社 位相同期発振回路
JPH0774596A (ja) * 1993-08-31 1995-03-17 Mitsubishi Electric Corp リング発振器
JP3443896B2 (ja) * 1993-10-08 2003-09-08 株式会社デンソー デジタル制御発振装置
JP2906966B2 (ja) * 1993-12-08 1999-06-21 ヤマハ株式会社 パルス切換回路
DE4342266C2 (de) * 1993-12-10 1996-10-24 Texas Instruments Deutschland Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
JP2900772B2 (ja) * 1993-12-24 1999-06-02 株式会社デンソー パルス位相差符号化回路とパルス発生回路との複合装置及びデジタル制御ｐｌｌ装置
JP3329088B2 (ja) * 1994-02-16 2002-09-30 株式会社デンソー パルス発生装置，周波数可変発振装置及びｐｌｌ装置
US5553100A (en) * 1994-04-01 1996-09-03 National Semiconductor Corporation Fully digital data separator and frequency multiplier
US5438300A (en) * 1994-04-01 1995-08-01 National Semiconductor Corporation Digital frequency multiplier utilizing digital controlled oscillator
US5451911A (en) * 1994-04-07 1995-09-19 Media Vision, Inc. Timing generator
JP3986572B2 (ja) * 1995-03-23 2007-10-03 株式会社デンソー 周波数逓倍装置
US5646968A (en) * 1995-11-17 1997-07-08 Analog Devices, Inc. Dynamic phase selector phase locked loop circuit
US5739725A (en) * 1996-01-29 1998-04-14 International Business Machines Corporation Digitally controlled oscillator circuit
JP3758285B2 (ja) * 1997-03-17 2006-03-22 ソニー株式会社 遅延回路およびそれを用いた発振回路
JP2908398B1 (ja) 1998-01-14 1999-06-21 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路および発振器の遅延素子
JPH11205094A (ja) * 1998-01-20 1999-07-30 Fujitsu Ltd 周波数可変発振器
JPH11312959A (ja) 1998-04-27 1999-11-09 Toshiba Corp 電圧制御発振回路
US6560296B1 (en) 1999-05-04 2003-05-06 Lucent Technologies Inc. Method and apparatus for modulating digital data
FR2804521B1 (fr) * 2000-01-27 2002-04-05 St Microelectronics Sa Dispositif de regeneration d'une horloge
US6359519B1 (en) * 2000-02-11 2002-03-19 Agere Systems Guardian Corp. Self-timed numerically controlled ring oscillator
FR2816135B1 (fr) * 2000-10-30 2003-01-03 St Microelectronics Sa Generateur digital de taille reduite produisant des signaux d'horloge
FR2816136B1 (fr) * 2000-10-30 2003-04-18 St Microelectronics Sa Generateur digital ameliore produisant des signaux d'horloge
JP4904620B2 (ja) * 2000-12-26 2012-03-28 富士通株式会社 周波数及びデューティ比制御可能な発振器
WO2003005585A1 (en) * 2001-07-06 2003-01-16 Telefonaktiebolaget L.M. Ericsson A signal generator device, method for generating a signal and devices including such a signal generator device
US7321601B2 (en) 2001-09-26 2008-01-22 General Atomics Method and apparatus for data transfer using a time division multiple frequency scheme supplemented with polarity modulation
US7342973B2 (en) * 2001-09-26 2008-03-11 General Atomics Method and apparatus for adapting multi-band ultra-wideband signaling to interference sources
US7236464B2 (en) * 2001-09-26 2007-06-26 General Atomics Flexible method and apparatus for encoding and decoding signals using a time division multiple frequency scheme
US7609608B2 (en) * 2001-09-26 2009-10-27 General Atomics Method and apparatus for data transfer using a time division multiple frequency scheme with additional modulation
JP3974577B2 (ja) * 2001-09-26 2007-09-12 ジェネラル アトミックス 時分割多重周波数方式を使用したデータ転送のための方法および装置
US7403575B2 (en) * 2001-09-26 2008-07-22 General Atomics Method and apparatus for adapting signaling to maximize the efficiency of spectrum usage for multi-band systems in the presence of interference
AU2002337701A1 (en) * 2001-09-26 2003-04-07 General Atomics Tunable oscillator
JP2003152507A (ja) 2001-11-15 2003-05-23 Mitsubishi Electric Corp 電圧制御型発振回路
US6657504B1 (en) * 2002-04-30 2003-12-02 Unisys Corporation System and method of determining ring oscillator speed
JP2008535305A (ja) * 2005-03-22 2008-08-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 非同期遅延を実現する電子回路
US7382165B2 (en) * 2006-08-23 2008-06-03 International Business Machines Corporation Method for matching semiconductor device behavior
US20080180182A1 (en) * 2007-01-25 2008-07-31 Yen-An Chang Delay unit
US7793235B2 (en) * 2007-10-25 2010-09-07 International Business Machines Corporation Method and circuit for matching semiconductor device behavior
JP4807407B2 (ja) * 2008-12-22 2011-11-02 株式会社デンソー 偶数段パルス遅延装置
US8553503B2 (en) * 2008-12-31 2013-10-08 Intel Corporation On-die signal timing measurement
JP6782193B2 (ja) * 2017-05-23 2020-11-11 株式会社東芝 情報処理装置、半導体装置および情報処理方法
JP7087517B2 (ja) 2018-03-22 2022-06-21 セイコーエプソン株式会社 遷移状態取得装置、時間デジタル変換器及びａ／ｄ変換回路
US11264949B2 (en) 2020-06-10 2022-03-01 Analog Devices International Unlimited Company Apparatus and methods for rotary traveling wave oscillators
US11456729B1 (en) * 2021-03-26 2022-09-27 Analog Devices, Inc. Deskew cell for delay and pulse width adjustment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250712A (ja) * 1984-05-28 1985-12-11 Toshiba Corp デイジタル制御可変周波数発振回路
JPS61125218A (ja) * 1984-11-21 1986-06-12 Nec Ic Microcomput Syst Ltd プログラマブル遅延回路
JPH01117514A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd 半導体遅延集積回路
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
US4978927A (en) * 1989-11-08 1990-12-18 International Business Machines Corporation Programmable voltage controlled ring oscillator
JP2868266B2 (ja) * 1990-01-25 1999-03-10 株式会社日本自動車部品総合研究所 信号位相差検出回路及び信号位相差検出方法
US5045811A (en) * 1990-02-02 1991-09-03 Seagate Technology, Inc. Tuned ring oscillator
JP3127517B2 (ja) * 1991-10-04 2001-01-29 株式会社デンソー パルス発生装置及びパルス発生方法

Also Published As

Publication number Publication date
US5331294A (en) 1994-07-19
US5420546A (en) 1995-05-30
JPH05102801A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
JP3127517B2 (ja) パルス発生装置及びパルス発生方法
US5465076A (en) Programmable delay line programmable delay circuit and digital controlled oscillator
JP3443896B2 (ja) デジタル制御発振装置
JP3232351B2 (ja) デジタル回路装置
US5517155A (en) Phase locked loop having digitally controlled oscillator and pulse signal generator
JPH07183800A (ja) パルス位相差符号化装置，発振装置及びその複合装置
JPH05259907A (ja) Ａ／ｄ変換回路
US5708395A (en) Frequency multiplying device and digitally-controlled oscillator
JPH06164339A (ja) デジタル制御遅延装置及びデジタル制御発振装置
JPH11251909A (ja) アナログ／ディジタル変換器
JPH07239240A (ja) 物理量検出装置
JPH06188693A (ja) デジタル制御発振装置
JP3170961B2 (ja) パルス位相差符号化回路
JPH0677791A (ja) 遅延装置，プログラム可能遅延線及び発振装置
JP3438342B2 (ja) パルス位相差符号化回路
JP3427423B2 (ja) デジタル制御遅延装置及びデジタル制御発振装置
JPH06104741A (ja) ディジタルｐｌｌ装置
JP3262088B2 (ja) パルス発生装置
JP3123525B2 (ja) パルス信号処理装置
JP3239997B2 (ja) 自動周波数制御回路
JP2994307B2 (ja) 可変周期信号発生回路
JPH0461421A (ja) Ｐｌｌ回路
JP4269500B2 (ja) フレーム・タイミング補正方式
JP2807337B2 (ja) Ｃｃｄイメージセンサの駆動回路
JPH043275Y2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 11

EXPY Cancellation because of completion of term