JP4807407B2 - 偶数段パルス遅延装置 - Google Patents
偶数段パルス遅延装置 Download PDFInfo
- Publication number
- JP4807407B2 JP4807407B2 JP2008325661A JP2008325661A JP4807407B2 JP 4807407 B2 JP4807407 B2 JP 4807407B2 JP 2008325661 A JP2008325661 A JP 2008325661A JP 2008325661 A JP2008325661 A JP 2008325661A JP 4807407 B2 JP4807407 B2 JP 4807407B2
- Authority
- JP
- Japan
- Prior art keywords
- delay line
- circuit
- pulse
- ring delay
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Description
そして、再起動手段は、動作判定手段にてリングディレイラインによる周回動作の停止が判定されると、リングディレイラインによるパルスのエッジの周回動作を再開させるための再起動用の第1制御信号を発生する。
Claims (5)
- 入力信号を反転して出力する反転回路を偶数個リング状に連結し、前記偶数個の反転回路の一つを、第1制御信号により入力信号の反転動作を開始する第1起動用反転回路として構成し、前記偶数個の反転回路の内、前記第1起動用反転回路及び前記第1起動用反転回路の次段に接続される反転回路を除く反転回路の一つを、第2制御信号により入力信号の反転動作を開始する第2起動用反転回路として構成してなるリングディレイラインと、
前記リングディレイラインの第1起動用反転回路に前記第1制御信号が入力されて前記第1起動用反転回路が反転動作を開始してから、その反転動作により最初に発生したパルスのエッジがメインエッジとして次段以降の反転回路の反転動作により順次伝達されて前記第2起動用反転回路に入力されるまでの間に、前記第2起動用反転回路に前記第2制御信号を入力して該第2起動用反転回路に反転動作を開始させることにより、前記リングディレイライン内にて、前記メインエッジと、前記メインエッジとは反対のレベルに反転するパルスのエッジとを周回させる第2制御信号入力手段と、
を備えた偶数段パルス遅延装置において、
前記リングディレイライン内で前記各パルスのエッジが周回しているか否かを判定する動作判定手段と、
前記動作判定手段が前記リングディレイライン内でのパルスのエッジの周回動作が停止していると判定すると、前記リングディレイラインによる前記パルスのエッジの周回動作を再開させるための再起動用の第1制御信号を発生する再起動手段と、
外部から入力される初期起動用の第1制御信号と、前記再起動手段が発生した再起動用の第1制御信号とをそれぞれ取り込み、前記第1起動用反転回路に選択的に出力する第1制御信号選択回路と、
を備えたことを特徴とする偶数段パルス遅延装置。 - 前記動作判定手段は、前記リングディレイラインを構成する反転回路の一つから出力される出力信号を取り込み、前記パルスのエッジが前記リングディレイライン内を一周回するのに要する周回時間よりも長い判定時間の間、前記出力信号が変化しないときに、前記リングディレイラインによる前記パルスのエッジの周回動作が停止していると判定することを特徴とする請求項1に記載の偶数段パルス遅延装置。
- 前記動作判定手段は、前記リングディレイラインを構成する偶数個の反転回路の内、特定の反転回路を1段目とする偶数段目若しくは奇数段目の反転回路から出力信号を取り込み、その出力信号が全て同一レベルであるときに、前記リングディレイラインによる前記パルスのエッジの周回動作が停止していると判定することを特徴とする請求項1に記載の偶数段パルス遅延装置。
- 前記リングディレイラインを構成する反転回路は、論理ゲート回路からなることを特徴とする請求項1〜請求項3の何れか1項に記載の偶数段パルス遅延装置。
- 前記リングディレイライン及び前記動作判定手段は、CMOSプロセスによって形成されることを特徴とする請求項1〜請求項4の何れか1項に記載の偶数段パルス遅延装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325661A JP4807407B2 (ja) | 2008-12-22 | 2008-12-22 | 偶数段パルス遅延装置 |
US12/653,664 US7825696B2 (en) | 2008-12-22 | 2009-12-16 | Even-number-stage pulse delay device |
DE102009059852.9A DE102009059852B4 (de) | 2008-12-22 | 2009-12-21 | Impulsverzögerungs-Vorrichtung mit gerader Stufenanzahl |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325661A JP4807407B2 (ja) | 2008-12-22 | 2008-12-22 | 偶数段パルス遅延装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010148005A JP2010148005A (ja) | 2010-07-01 |
JP4807407B2 true JP4807407B2 (ja) | 2011-11-02 |
Family
ID=42263100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008325661A Expired - Fee Related JP4807407B2 (ja) | 2008-12-22 | 2008-12-22 | 偶数段パルス遅延装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7825696B2 (ja) |
JP (1) | JP4807407B2 (ja) |
DE (1) | DE102009059852B4 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5206833B2 (ja) | 2010-09-28 | 2013-06-12 | 株式会社デンソー | A/d変換回路 |
RU2450432C1 (ru) * | 2011-05-05 | 2012-05-10 | Александр Иосифович Иванов | Управляемая линия задержки |
JP5753013B2 (ja) | 2011-07-06 | 2015-07-22 | オリンパス株式会社 | リングオシュレータ回路、a/d変換回路、および固体撮像装置 |
TWI444017B (zh) | 2011-12-16 | 2014-07-01 | Ind Tech Res Inst | 具相位掃瞄的正交相位解調裝置與方法 |
JP6447335B2 (ja) | 2014-05-19 | 2019-01-09 | 株式会社デンソー | A/d変換回路 |
JP2020072549A (ja) * | 2018-10-31 | 2020-05-07 | 株式会社豊田中央研究所 | 電源装置 |
EP4293907A1 (en) * | 2022-06-16 | 2023-12-20 | STMicroelectronics S.r.l. | Clock generator circuit, corresponding device and method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63185121A (ja) * | 1987-01-27 | 1988-07-30 | Matsushita Electric Ind Co Ltd | 発振停止防止回路 |
JPH01232827A (ja) * | 1988-03-14 | 1989-09-18 | Matsushita Electric Ind Co Ltd | リングカウンタ装置 |
JP2659594B2 (ja) * | 1989-10-11 | 1997-09-30 | 株式会社日本自動車部品総合研究所 | 物理量検出装置 |
JP2868266B2 (ja) * | 1990-01-25 | 1999-03-10 | 株式会社日本自動車部品総合研究所 | 信号位相差検出回路及び信号位相差検出方法 |
JP3127517B2 (ja) * | 1991-10-04 | 2001-01-29 | 株式会社デンソー | パルス発生装置及びパルス発生方法 |
JPH05122032A (ja) * | 1991-10-28 | 1993-05-18 | Okuma Mach Works Ltd | 発振停止検出装置 |
JP3455982B2 (ja) * | 1993-01-14 | 2003-10-14 | 株式会社デンソー | 偶数段リングオシレータ及びパルス位相差符号化回路 |
JP3427423B2 (ja) * | 1993-07-07 | 2003-07-14 | 株式会社デンソー | デジタル制御遅延装置及びデジタル制御発振装置 |
JP3443896B2 (ja) * | 1993-10-08 | 2003-09-08 | 株式会社デンソー | デジタル制御発振装置 |
JP2900772B2 (ja) * | 1993-12-24 | 1999-06-02 | 株式会社デンソー | パルス位相差符号化回路とパルス発生回路との複合装置及びデジタル制御pll装置 |
JP2739102B2 (ja) | 1994-05-13 | 1998-04-08 | セイコープレシジョン株式会社 | バックライト用el |
JPH08162946A (ja) * | 1994-11-30 | 1996-06-21 | Fujitsu Ltd | カウンタ回路 |
JPH11317663A (ja) * | 1998-05-07 | 1999-11-16 | Sony Corp | Pll回路 |
JP2990171B1 (ja) * | 1998-08-24 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | Pll回路とその制御方法 |
JP3633374B2 (ja) * | 1999-06-16 | 2005-03-30 | 株式会社デンソー | クロック制御回路 |
JP4904620B2 (ja) * | 2000-12-26 | 2012-03-28 | 富士通株式会社 | 周波数及びデューティ比制御可能な発振器 |
JP2004221697A (ja) * | 2003-01-09 | 2004-08-05 | Ricoh Co Ltd | Pll回路 |
US7710208B2 (en) * | 2007-04-18 | 2010-05-04 | Vns Portfolio Llc | Multi-speed ring oscillator |
-
2008
- 2008-12-22 JP JP2008325661A patent/JP4807407B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-16 US US12/653,664 patent/US7825696B2/en not_active Expired - Fee Related
- 2009-12-21 DE DE102009059852.9A patent/DE102009059852B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102009059852A1 (de) | 2010-07-22 |
US7825696B2 (en) | 2010-11-02 |
DE102009059852B4 (de) | 2020-10-15 |
JP2010148005A (ja) | 2010-07-01 |
US20100156468A1 (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4807407B2 (ja) | 偶数段パルス遅延装置 | |
TWI673595B (zh) | 半導體裝置之輸出時序控制電路及其方法 | |
US7586337B2 (en) | Circuit for switching between two clock signals independently of the frequency of the clock signals | |
JP2011180736A (ja) | クロック制御信号生成回路、クロックセレクタ、及び情報処理装置 | |
US10033389B2 (en) | Clock signal stop detection circuit | |
JP2011059851A (ja) | 半導体集積回路及び半導体集積回路の発振異常検出方法 | |
JP4127283B2 (ja) | リセット回路とディジタル通信装置 | |
JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
JP5743092B2 (ja) | 情報処理システム | |
CN109521863B (zh) | 芯片及芯片上电启动方法 | |
US9384794B2 (en) | Semiconductor device and method of operating the same | |
JP2013206149A (ja) | 半導体集積回路装置及びそれを用いたシステム | |
JP2009038128A (ja) | 半導体集積回路装置 | |
WO2001069606A1 (fr) | Circuit generateur de signaux monostables | |
JP2008181170A (ja) | 非同期式回路の制御回路 | |
JP2008072573A (ja) | 出力制御装置 | |
JP2008021340A (ja) | 半導体装置 | |
JP4951739B2 (ja) | 半導体集積回路及び動作条件制御方法 | |
JP2008252864A (ja) | 半導体装置及びその駆動方法 | |
JP2003122600A (ja) | ウォッチドッグタイマ装置 | |
JP6580815B2 (ja) | バスアクセスタイミング制御回路 | |
JP2010003199A (ja) | 半導体集積回路装置 | |
JP2013102371A (ja) | 半導体集積回路装置 | |
JP2006059008A (ja) | 監視装置 | |
JP2011134063A (ja) | ウォッチドッグタイマ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4807407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |