JPH01232827A - リングカウンタ装置 - Google Patents
リングカウンタ装置Info
- Publication number
- JPH01232827A JPH01232827A JP63059707A JP5970788A JPH01232827A JP H01232827 A JPH01232827 A JP H01232827A JP 63059707 A JP63059707 A JP 63059707A JP 5970788 A JP5970788 A JP 5970788A JP H01232827 A JPH01232827 A JP H01232827A
- Authority
- JP
- Japan
- Prior art keywords
- ring counter
- circuit
- malfunction
- sequence
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 claims abstract description 28
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多段の計数状態をもつリングカウンタ装置に
関するものである。
関するものである。
従来の技術
従来のツイストリングカウンタ装置では、第５図の回路
図に示すように、たとえば、フリップフロップ１１〜１
８による８段構成のもめでは、初段の７リツプフロツブ
１１の入力を最終段のフリップフロップ１８の反転出力
信号とし、その他は前段のフリップフロップの各出力を
各次段のフリップフロップの入力データとして第６図の
波形図で示す波形を得ていた。
図に示すように、たとえば、フリップフロップ１１〜１
８による８段構成のもめでは、初段の７リツプフロツブ
１１の入力を最終段のフリップフロップ１８の反転出力
信号とし、その他は前段のフリップフロップの各出力を
各次段のフリップフロップの入力データとして第６図の
波形図で示す波形を得ていた。
しかし、上記のような構成では、ひとたび誤動作状態に
陥った場合、永久にその状態から抜は出すことができな
い、このため、誤動作状態を検出して正常状態に戻す必
要が生じる。そこで、従来の８段ツイストリングカウン
タ装置では、第７図に示すように、ツイストリングカウ
ンタ回路１の各段のフリップフロップの全出力を入力信
号とする誤動作検出回路２を設け、これによって誤動作
状態を検出し、その信号により、リセット回路３をはた
らかせて、ツイストリングカウンタ回路１にリセットを
かけ、正常状態に戻している。
陥った場合、永久にその状態から抜は出すことができな
い、このため、誤動作状態を検出して正常状態に戻す必
要が生じる。そこで、従来の８段ツイストリングカウン
タ装置では、第７図に示すように、ツイストリングカウ
ンタ回路１の各段のフリップフロップの全出力を入力信
号とする誤動作検出回路２を設け、これによって誤動作
状態を検出し、その信号により、リセット回路３をはた
らかせて、ツイストリングカウンタ回路１にリセットを
かけ、正常状態に戻している。
発明が解決しようとする課題
このような従来回路では、ツイストリングカウンタのフ
リップフロップの段数が太き（なるにつれて誤動作検出
回路が膨大になるという問題を有していた。
リップフロップの段数が太き（なるにつれて誤動作検出
回路が膨大になるという問題を有していた。
本発明は、上記の問題を解決するために、最小回路構成
で実現できるリングカウンタ装置を提供することを目的
とする。
で実現できるリングカウンタ装置を提供することを目的
とする。
課題を解決するための手段
この目的を達成するために、本発明のリングカウンタ装
置は、リングカウンタを構成する多段のフリップフロッ
プのうち、全段未満の適当な出力段のフリップフロップ
の出力だけを選択し、それにより誤動作状態を検出して
正常動作に戻すリセット回路をもつもので構成される。
置は、リングカウンタを構成する多段のフリップフロッ
プのうち、全段未満の適当な出力段のフリップフロップ
の出力だけを選択し、それにより誤動作状態を検出して
正常動作に戻すリセット回路をもつもので構成される。
作用
この構成によって、リングカウンタの誤動作状態を、外
部から強制的にリセットをかけることなく、自動的に正
常状態に復帰することができる。
部から強制的にリセットをかけることなく、自動的に正
常状態に復帰することができる。
実施例
第１図は本発明の一実施例の８段フリップフロップ構成
によるツイストリングカウンタ装置を示す回路図である
。この装置は、ツイストリングカウンタ回路１．誤動作
検出回路２．リセット回路３からなり、また、ツイスト
リングカウンタ回路１は８段のフリップフロップ１１〜
１８．誤動作検出回路２は論理ゲート回路２１〜２５で
構成されている。８段ツイストリングカウンタの全ての
フリップフロップの状態の数は２８＝２５６通りある。
によるツイストリングカウンタ装置を示す回路図である
。この装置は、ツイストリングカウンタ回路１．誤動作
検出回路２．リセット回路３からなり、また、ツイスト
リングカウンタ回路１は８段のフリップフロップ１１〜
１８．誤動作検出回路２は論理ゲート回路２１〜２５で
構成されている。８段ツイストリングカウンタの全ての
フリップフロップの状態の数は２８＝２５６通りある。
また、ツイストリングカウンタの周期的要素、すなわち
計数シーケンスを考えると前記ツイストリングカウンタ
の場合、一つの計数シーケンスは１６通りの状態を持っ
ていることから、２５６÷１６＝１６組の計数シーケン
スが存在することになる。この１６組の計数シーケンス
の中で第２図（ａ）および（ｂ）の波形図および論理値
系図に示す計数シーケンスを正常動作と考えると、残り
の１６−１＝１５組の計数シーケンスは全て誤動作シー
ケンスとなる。この誤動作シーケンスの一例を第３図（
ａ） ｔ’ （ｂ）の波形図、論理値系図に示す。
計数シーケンスを考えると前記ツイストリングカウンタ
の場合、一つの計数シーケンスは１６通りの状態を持っ
ていることから、２５６÷１６＝１６組の計数シーケン
スが存在することになる。この１６組の計数シーケンス
の中で第２図（ａ）および（ｂ）の波形図および論理値
系図に示す計数シーケンスを正常動作と考えると、残り
の１６−１＝１５組の計数シーケンスは全て誤動作シー
ケンスとなる。この誤動作シーケンスの一例を第３図（
ａ） ｔ’ （ｂ）の波形図、論理値系図に示す。
なお、各図中の符号１１１〜１１８は各フリップフロッ
プの出力点を示す。従って、誤動作を検出するためには
、前記の１５個の各々の誤動作シーケンスからひとつづ
つ誤動作状態を第４図の論理値系図で示すように選び、
それを検出すればよい。この１５通りの状態を検出する
ための回路は、冗長性を考慮すると第１図の誤動作検出
回路２で示す論理ゲート回路２１〜２５の組み合わせと
なる。すなわち、第４図のシーケンス系Ａ。
プの出力点を示す。従って、誤動作を検出するためには
、前記の１５個の各々の誤動作シーケンスからひとつづ
つ誤動作状態を第４図の論理値系図で示すように選び、
それを検出すればよい。この１５通りの状態を検出する
ための回路は、冗長性を考慮すると第１図の誤動作検出
回路２で示す論理ゲート回路２１〜２５の組み合わせと
なる。すなわち、第４図のシーケンス系Ａ。
Ｂ、Ｃ，Ｄ、Ｅの各誤動作シーケンスは第１図中の論理
ゲート回路２１、第４図Ｆ、Ｇ、Ｈ，Ｉ。
ゲート回路２１、第４図Ｆ、Ｇ、Ｈ，Ｉ。
Ｊの各誤動作シーケンスは第１図中の論理ゲート回路２
２、第４図に、Ｌ、Ｍの各誤動作シーケンスは第１図中
の論理ゲート回路２３、第４図Ｏ９Ｐの各誤動作シーケ
ンスは第１図中の論理ゲート回路２４で検出できる。従
って、第１図の誤動作検出回路２により前記の１５組の
誤動作シーケンス、すなわち状態の数では２４０通りの
誤動作状態が、最大１６クロツクパルス周期までには必
ず検出される。この誤動作検出信号によって、第１図の
フリップフロップ１１〜１８にリセットをかけることに
より、誤動作シーケンスに陥った前記のツイストリング
カウンタ回路１は正常シーケンスに復帰する。
２、第４図に、Ｌ、Ｍの各誤動作シーケンスは第１図中
の論理ゲート回路２３、第４図Ｏ９Ｐの各誤動作シーケ
ンスは第１図中の論理ゲート回路２４で検出できる。従
って、第１図の誤動作検出回路２により前記の１５組の
誤動作シーケンス、すなわち状態の数では２４０通りの
誤動作状態が、最大１６クロツクパルス周期までには必
ず検出される。この誤動作検出信号によって、第１図の
フリップフロップ１１〜１８にリセットをかけることに
より、誤動作シーケンスに陥った前記のツイストリング
カウンタ回路１は正常シーケンスに復帰する。
なお、実施例では８段ツイストリングカウンタとしたが
ＮただしＮ２２の整数段ツイストリングカウンタとして
も良いことはいうまでもない。
ＮただしＮ２２の整数段ツイストリングカウンタとして
も良いことはいうまでもない。
発明の効果
以上に述べてきたように、本発明によれば、きわめて簡
易な回路構成で、ノイズ等の影響により陥った誤動作シ
ーケンスを正常シーケンスに自動的に復帰することがで
きるため、信頼性の高いツイストリングカウンタ装置を
構成することができ、実用的にきわめて有用である。
易な回路構成で、ノイズ等の影響により陥った誤動作シ
ーケンスを正常シーケンスに自動的に復帰することがで
きるため、信頼性の高いツイストリングカウンタ装置を
構成することができ、実用的にきわめて有用である。
第１図は本発明の一実施例における８段ツイストリング
カウンタ装置の回路図、第２図（ａ） 、 （ｂ）は同
実施例装置の正常シーケンスを示す波形図、論理値系図
、第３図（ａ） 、 （ｂ）は同実施例装置の誤動作シ
ーケンスの一例を示す波形図、論理値系図、第４図は第
１図で示したツイストリングカウンタの１５組の誤動作
シーケンスの中から選んだ誤動作状態を示す論理値系図
、第５図は従来例のツイストリングカウンタの回路図、
第６図は同従来例のツイストリングカウンタの正常動作
を示した波形図、第７図は従来のツイストリングカウン
タ装置の回路図である。 １・・・・・・ツイストリングカウンタ回路、２・・・
・・・誤動作検出回路、３・・・・・・リセット回路。 代理人の氏名 弁理士 中尾敏男 はか１名第２図 （ｂン 第３図 （ｂ） 第４図
カウンタ装置の回路図、第２図（ａ） 、 （ｂ）は同
実施例装置の正常シーケンスを示す波形図、論理値系図
、第３図（ａ） 、 （ｂ）は同実施例装置の誤動作シ
ーケンスの一例を示す波形図、論理値系図、第４図は第
１図で示したツイストリングカウンタの１５組の誤動作
シーケンスの中から選んだ誤動作状態を示す論理値系図
、第５図は従来例のツイストリングカウンタの回路図、
第６図は同従来例のツイストリングカウンタの正常動作
を示した波形図、第７図は従来のツイストリングカウン
タ装置の回路図である。 １・・・・・・ツイストリングカウンタ回路、２・・・
・・・誤動作検出回路、３・・・・・・リセット回路。 代理人の氏名 弁理士 中尾敏男 はか１名第２図 （ｂン 第３図 （ｂ） 第４図
Claims (1)
- 多段のフリップフロップによって構成されたリングカ
ウンタ回路と、その全段未満の前記フリップフロップの
各出力を入力とする誤動作状態検出回路と、その誤動作
状態検出回路によって前記リングカウンタ回路をリセッ
トする回路とからなるリングカウンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059707A JPH01232827A (ja) | 1988-03-14 | 1988-03-14 | リングカウンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059707A JPH01232827A (ja) | 1988-03-14 | 1988-03-14 | リングカウンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01232827A true JPH01232827A (ja) | 1989-09-18 |
Family
ID=13120956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059707A Pending JPH01232827A (ja) | 1988-03-14 | 1988-03-14 | リングカウンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01232827A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176354A (ja) * | 2000-12-08 | 2002-06-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010148005A (ja) * | 2008-12-22 | 2010-07-01 | Denso Corp | 偶数段パルス遅延装置 |
-
1988
- 1988-03-14 JP JP63059707A patent/JPH01232827A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176354A (ja) * | 2000-12-08 | 2002-06-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010148005A (ja) * | 2008-12-22 | 2010-07-01 | Denso Corp | 偶数段パルス遅延装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346854B2 (ja) | ||
| JPH01232827A (ja) | リングカウンタ装置 | |
| US5454018A (en) | Counter circuit with automatic reset | |
| KR940018761A (ko) | 효율적인 데이타 인터페이스를 갖는 종속 접속가능한 주변장치 및 그 인터페이싱 방법 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| US9715437B2 (en) | Pulsed-latch based razor with 1-cycle error recovery scheme | |
| JPH01119153A (ja) | データ転送方式 | |
| Kia et al. | Designs for self checking flip-flops | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| SU1591192A1 (ru) | УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η | |
| SU1487048A1 (ru) | Уctpoйctbo для kohtpoля блokob цифpoboй oбpaбotkи cигhaлob | |
| JPH0425948A (ja) | ウォッチドッグ・タイマ | |
| SU666645A1 (ru) | Двоичный счетчик с контролем ошибок | |
| SU1149400A2 (ru) | Пересчетное устройство с контролем | |
| RU82968U1 (ru) | Счетчик джонсона | |
| JPH02181518A (ja) | リングカウンタ回路 | |
| JP3134354B2 (ja) | 動作モード設定装置 | |
| SU1522383A1 (ru) | Цифровой генератор импульсов | |
| SU1679667A1 (ru) | Устройство для мажоритарного выбора асинхронных сигналов | |
| SU1598164A1 (ru) | Счетное устройство с исправлением сбоев | |
| SU600737A1 (ru) | Самовосстанавливающийс кольцевой счетчик | |
| JPS63298661A (ja) | パッケ−ジ検出回路 | |
| JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
| JPH1131023A (ja) | 誤動作・誤設定検出機能を備えたタイミング発生器 | |
| JPH048015A (ja) | カウンタ回路 |