JP3134354B2 - 動作モード設定装置 - Google Patents
動作モード設定装置Info
- Publication number
- JP3134354B2 JP3134354B2 JP03135932A JP13593291A JP3134354B2 JP 3134354 B2 JP3134354 B2 JP 3134354B2 JP 03135932 A JP03135932 A JP 03135932A JP 13593291 A JP13593291 A JP 13593291A JP 3134354 B2 JP3134354 B2 JP 3134354B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input terminal
- mode
- counter
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の動作モードを有
する集積回路に設けられ、動作モード指定信号に基づい
て集積回路の動作モードを設定する動作モード設定装置
に関する。
する集積回路に設けられ、動作モード指定信号に基づい
て集積回路の動作モードを設定する動作モード設定装置
に関する。
【０００２】
【従来の技術】図５は、ＬＳＩ（大規模集積回路）に設
けられた従来の動作モード設定装置を示す回路図であ
る。
けられた従来の動作モード設定装置を示す回路図であ
る。
【０００３】デコーダ３０は、テストモード指定信号入
力端子４０〜４３から入力されたテストモード指定信号
Ａ0 〜Ａ3 をデコードして、デコード信号Ｓ0 〜Ｓn を
出力する。これらのデコード信号Ｓ0 〜Ｓn は夫々２入
力アンドゲート３１〜３ｎに与えられるようになってい
る。これらのアンドゲート３１〜３ｎには、テストモー
ド指定信号入力端子４４からテストモード指定信号ＩＮ
が与えられるようになっている。
力端子４０〜４３から入力されたテストモード指定信号
Ａ0 〜Ａ3 をデコードして、デコード信号Ｓ0 〜Ｓn を
出力する。これらのデコード信号Ｓ0 〜Ｓn は夫々２入
力アンドゲート３１〜３ｎに与えられるようになってい
る。これらのアンドゲート３１〜３ｎには、テストモー
ド指定信号入力端子４４からテストモード指定信号ＩＮ
が与えられるようになっている。
【０００４】次に、このように構成された従来の動作モ
ード設定装置の動作について説明する。
ード設定装置の動作について説明する。
【０００５】先ず、設定すべき動作モードに応じて、入
力端子４０〜４３に夫々所定のレベルのテストモード指
定信号Ａ0 〜Ａ3 が与えられる。そうすると、デコーダ
３０は、予め設定された論理でテストモード指定信号Ａ
0 〜Ａ3 をデコードし、デコード信号Ｓ0 〜Ｓn のうち
のいずれか１つを選択的にアクティブ状態（“１”）に
する。
力端子４０〜４３に夫々所定のレベルのテストモード指
定信号Ａ0 〜Ａ3 が与えられる。そうすると、デコーダ
３０は、予め設定された論理でテストモード指定信号Ａ
0 〜Ａ3 をデコードし、デコード信号Ｓ0 〜Ｓn のうち
のいずれか１つを選択的にアクティブ状態（“１”）に
する。
【０００６】次に、入力端子４４に与えられるテストモ
ード指定信号ＩＮがアクティブ状態になると、アンドゲ
ート３１〜３ｎから出力されるテストモード信号ｔ0 〜
ｔnのうち前記アクティブ状態のデコード信号が与えら
れたアンドゲートの出力がアクティブ状態になる。この
アクティブ状態のテストモード信号に対応して、ＬＳＩ
の複数のテストモードのうちから１つのテストモードが
選択される。
ード指定信号ＩＮがアクティブ状態になると、アンドゲ
ート３１〜３ｎから出力されるテストモード信号ｔ0 〜
ｔnのうち前記アクティブ状態のデコード信号が与えら
れたアンドゲートの出力がアクティブ状態になる。この
アクティブ状態のテストモード信号に対応して、ＬＳＩ
の複数のテストモードのうちから１つのテストモードが
選択される。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
動作モード設定装置においては、複数の動作モードを有
するＬＳＩの場合に、モード指定信号入力端子が複数本
必要であり、換言するとモード指定信号入力端子の数に
より設定可能なモード数が決定されてしまうという欠点
がある。例えば、８種類の動作モードのうちから１つの
動作モードを選択する場合には、最低３本のモード指定
信号入力端子が必要であり、９種類以上且つ１６種類以
下の動作モードを有する場合には、最低４本のモード指
定信号入力端子が必要である。しかし、ＬＳＩにおいて
は、配設可能なピンの数には限界があり、モード指定の
ためのピンの数が多いと、他の信号等の入出力に使用で
きるピンの数が制限されてしまう。
動作モード設定装置においては、複数の動作モードを有
するＬＳＩの場合に、モード指定信号入力端子が複数本
必要であり、換言するとモード指定信号入力端子の数に
より設定可能なモード数が決定されてしまうという欠点
がある。例えば、８種類の動作モードのうちから１つの
動作モードを選択する場合には、最低３本のモード指定
信号入力端子が必要であり、９種類以上且つ１６種類以
下の動作モードを有する場合には、最低４本のモード指
定信号入力端子が必要である。しかし、ＬＳＩにおいて
は、配設可能なピンの数には限界があり、モード指定の
ためのピンの数が多いと、他の信号等の入出力に使用で
きるピンの数が制限されてしまう。
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、複数の動作モードのうちから所望の動作モ
ードを選択することが可能であると共に動作モード指定
のための入力端子が１本で足りる動作モード設定装置を
提供することを目的とする。
のであって、複数の動作モードのうちから所望の動作モ
ードを選択することが可能であると共に動作モード指定
のための入力端子が１本で足りる動作モード設定装置を
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る動作モード
設定装置は、モード指定信号入力端子と、クロック信号
をカウントする複数個のカウンタと、前記モード指定信
号入力端子に与えられるモード指定信号に基づいて前記
カウンタのカウントデータを転送するデータ転送手段
と、このデータ転送手段を介して与えられた前記カウン
トデータをデコードするデコーダと、このデコーダから
出力されたデコード信号を保持し動作モード信号を出力
するデコード信号保持回路と、前記カウンタ及び前記デ
コード信号保持回路の状態値を初期化する初期化手段と
を有し、前記データ転送手段は、前記モード指定信号入
力端子がインアクティブになると前記カウンタの値を前
記デコーダの出力のいずれもがアクティブとならない状
態に設定する手段と、前記モード指定信号入力端子がイ
ンアクティブになるときに前記カウンタの前記カウント
データを前記デコーダに転送する手段とを有することを
特徴とする。
設定装置は、モード指定信号入力端子と、クロック信号
をカウントする複数個のカウンタと、前記モード指定信
号入力端子に与えられるモード指定信号に基づいて前記
カウンタのカウントデータを転送するデータ転送手段
と、このデータ転送手段を介して与えられた前記カウン
トデータをデコードするデコーダと、このデコーダから
出力されたデコード信号を保持し動作モード信号を出力
するデコード信号保持回路と、前記カウンタ及び前記デ
コード信号保持回路の状態値を初期化する初期化手段と
を有し、前記データ転送手段は、前記モード指定信号入
力端子がインアクティブになると前記カウンタの値を前
記デコーダの出力のいずれもがアクティブとならない状
態に設定する手段と、前記モード指定信号入力端子がイ
ンアクティブになるときに前記カウンタの前記カウント
データを前記デコーダに転送する手段とを有することを
特徴とする。
【００１０】
【作用】本発明においては、クロック信号をカウントす
るカウンタが設けられており、このカウンタのカウント
データは、モード指定信号入力端子に与えられるモード
指定信号に基づき、データ転送手段を介してデコーダに
転送される。デコーダは、このカウントデータをデコー
ドして、デコード信号を生成する。また、デコード信号
保持回路は、このデコード信号を保持する。つまり、本
発明においては、初期化手段によりカウンタ及びデコー
ド信号保持回路が初期化されてからモード指定信号入力
端子に与えられるモード指定信号の状態値が変化するま
での間にカウンタがクロック信号をカウントしたカウン
トデータに基づいて、複数の動作モードのうちから特定
の動作モードを選択する。従って、本発明においては、
モード指定信号入力端子が１つで足りる。
るカウンタが設けられており、このカウンタのカウント
データは、モード指定信号入力端子に与えられるモード
指定信号に基づき、データ転送手段を介してデコーダに
転送される。デコーダは、このカウントデータをデコー
ドして、デコード信号を生成する。また、デコード信号
保持回路は、このデコード信号を保持する。つまり、本
発明においては、初期化手段によりカウンタ及びデコー
ド信号保持回路が初期化されてからモード指定信号入力
端子に与えられるモード指定信号の状態値が変化するま
での間にカウンタがクロック信号をカウントしたカウン
トデータに基づいて、複数の動作モードのうちから特定
の動作モードを選択する。従って、本発明においては、
モード指定信号入力端子が１つで足りる。
【００１１】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１２】図１は本発明の第１の実施例に係る動作モ
ード設定装置を示す回路図である。
ード設定装置を示す回路図である。
【００１３】モード指定信号入力端子９に入力されたモ
ード指定信号ＩＮは、アンドゲート５〜８に与えられ
る。これらのアンドゲート５〜８の出力は、夫々リセッ
ト付きＤフリップフロップ回路１〜４に与えられる。こ
れらのフリップフロップ回路１〜４はカウンタを構成し
ている。即ち、フリップフロップ回路１の出力Ｑ0 はア
ンドゲート６に与えられ、フリップフロップ回路２の出
力Ｑ1 はアンドゲート７に与えられ、フリップフロップ
回路３の出力Ｑ2 はアンドゲート８に与えられるように
なっている。また、フリップフロップ回路３，４の出力
Ｑ2 ，Ｑ3 は排他的論理和ゲート（ＥＸＯＲ）１０に与
えられるようになっており、この排他的論理和ゲート１
０の出力はアンドゲート５に与えられる。そして、フリ
ップフロップ回路１〜４には、いずれもクロック信号φ
1 ，φ2 が与えられる。
ード指定信号ＩＮは、アンドゲート５〜８に与えられ
る。これらのアンドゲート５〜８の出力は、夫々リセッ
ト付きＤフリップフロップ回路１〜４に与えられる。こ
れらのフリップフロップ回路１〜４はカウンタを構成し
ている。即ち、フリップフロップ回路１の出力Ｑ0 はア
ンドゲート６に与えられ、フリップフロップ回路２の出
力Ｑ1 はアンドゲート７に与えられ、フリップフロップ
回路３の出力Ｑ2 はアンドゲート８に与えられるように
なっている。また、フリップフロップ回路３，４の出力
Ｑ2 ，Ｑ3 は排他的論理和ゲート（ＥＸＯＲ）１０に与
えられるようになっており、この排他的論理和ゲート１
０の出力はアンドゲート５に与えられる。そして、フリ
ップフロップ回路１〜４には、いずれもクロック信号φ
1 ，φ2 が与えられる。
【００１４】アンドゲート１１〜１４には、夫々フリッ
プフロップ回路１〜４の出力Ｑ0 〜Ｑ3 が与えられると
共に、端子９に入力されたモード指定信号ＩＮがインバ
ータ１５により反転されて与えられる。デコーダ２０
は、これらのアンドゲート１１〜１４から与えられた信
号を予め設定された論理でデコードして、デコード信号
Ｓ0 〜Ｓn を出力する。これらのデコード信号Ｓ0 〜Ｓ
n は、夫々セット／リセット型フリップフロップ回路Ｆ
0 〜Ｆn のセット端子に与えられ、これらのフリップフ
ロップ回路Ｆ0 〜Ｆn に保持される。これらのフリップ
フロップ回路Ｆ0〜Ｆn の出力は、夫々テストモード信
号Ｔ0 〜Ｔn として出力される。なお、これらのフリッ
プフロップ回路Ｆ0 〜Ｆn にもクロック信号φ1 ，φ2
が与えられるようになっている。また、フリップフロッ
プ回路１〜４，Ｆ0 〜Ｆn は、いずれもリセット端子を
備えており、リセット信号ＲＥＳＥＴが与えられるよう
になっている。
プフロップ回路１〜４の出力Ｑ0 〜Ｑ3 が与えられると
共に、端子９に入力されたモード指定信号ＩＮがインバ
ータ１５により反転されて与えられる。デコーダ２０
は、これらのアンドゲート１１〜１４から与えられた信
号を予め設定された論理でデコードして、デコード信号
Ｓ0 〜Ｓn を出力する。これらのデコード信号Ｓ0 〜Ｓ
n は、夫々セット／リセット型フリップフロップ回路Ｆ
0 〜Ｆn のセット端子に与えられ、これらのフリップフ
ロップ回路Ｆ0 〜Ｆn に保持される。これらのフリップ
フロップ回路Ｆ0〜Ｆn の出力は、夫々テストモード信
号Ｔ0 〜Ｔn として出力される。なお、これらのフリッ
プフロップ回路Ｆ0 〜Ｆn にもクロック信号φ1 ，φ2
が与えられるようになっている。また、フリップフロッ
プ回路１〜４，Ｆ0 〜Ｆn は、いずれもリセット端子を
備えており、リセット信号ＲＥＳＥＴが与えられるよう
になっている。
【００１５】図２は、本実施例の動作を示すタイミング
チャート図である。但し、以下の説明においては、テス
トモード信号Ｔ1 をアクティブにする場合について説明
する。また、デコーダ２０はアンドゲート１１〜１４の
出力が全て“０”のときにはデコード対象外として設定
されており、この場合はデコード信号Ｓ0 〜Ｓn は全て
“０”になる。
チャート図である。但し、以下の説明においては、テス
トモード信号Ｔ1 をアクティブにする場合について説明
する。また、デコーダ２０はアンドゲート１１〜１４の
出力が全て“０”のときにはデコード対象外として設定
されており、この場合はデコード信号Ｓ0 〜Ｓn は全て
“０”になる。
【００１６】先ず、リセット信号ＲＥＳＥＴがアクティ
ブ状態（“１”）になると、フリップフロップ回路１〜
４は初期化されて出力Ｑ0 〜Ｑ3 は“１”になり、フリ
ップフロップ回路Ｆ0 〜Ｆn の出力Ｔ0 〜Ｔn は“０”
になる。このとき、入力端子９にはテストモード指定信
号ＩＮとして“１”が与えられている。
ブ状態（“１”）になると、フリップフロップ回路１〜
４は初期化されて出力Ｑ0 〜Ｑ3 は“１”になり、フリ
ップフロップ回路Ｆ0 〜Ｆn の出力Ｔ0 〜Ｔn は“０”
になる。このとき、入力端子９にはテストモード指定信
号ＩＮとして“１”が与えられている。
【００１７】次に、リセット信号ＲＥＳＥＴがアクティ
ブ状態からインアクティブ状態（“０”）になると、フ
リップフロップ回路１〜４により構成されるカウンタが
カウントを開始する。そして、フリップフロップ回路１
〜４の出力Ｑ0 〜Ｑ3 は、クロック信号に同期して順次
変化する。
ブ状態からインアクティブ状態（“０”）になると、フ
リップフロップ回路１〜４により構成されるカウンタが
カウントを開始する。そして、フリップフロップ回路１
〜４の出力Ｑ0 〜Ｑ3 は、クロック信号に同期して順次
変化する。
【００１８】次に、カウンタのカウント値が所定の値
（図２の場合、“１０００”）になるタイミングで入力
端子９に与えるテストモード指定信号ＩＮを“０”にす
る。そうすると、インバータ１５の出力が“０”から
“１”に変化し、デコーダ２０にはアンドゲート１１〜
１４を介してフリップフロップ１〜４の出力Ｑ0 〜Ｑ3
が与えられる。デコーダ２０は、予め設定された論理に
基づいてこれらの信号をデコードし、その結果デコード
値があれば、デコード信号Ｓ0 〜Ｓn のうちの１つを選
択的に“１”にする。この場合、カウンタの出力が“１
０００”のときにデコード信号Ｓ1 が“１”となるよう
に設定されているので、前述のカウンタからの出力によ
りフリップフロップ回路Ｆ1 がセットされ、テストモー
ド信号Ｔ1 が“１”になり、このテストモード信号Ｔ1
により所定のテストモードが選択される。
（図２の場合、“１０００”）になるタイミングで入力
端子９に与えるテストモード指定信号ＩＮを“０”にす
る。そうすると、インバータ１５の出力が“０”から
“１”に変化し、デコーダ２０にはアンドゲート１１〜
１４を介してフリップフロップ１〜４の出力Ｑ0 〜Ｑ3
が与えられる。デコーダ２０は、予め設定された論理に
基づいてこれらの信号をデコードし、その結果デコード
値があれば、デコード信号Ｓ0 〜Ｓn のうちの１つを選
択的に“１”にする。この場合、カウンタの出力が“１
０００”のときにデコード信号Ｓ1 が“１”となるよう
に設定されているので、前述のカウンタからの出力によ
りフリップフロップ回路Ｆ1 がセットされ、テストモー
ド信号Ｔ1 が“１”になり、このテストモード信号Ｔ1
により所定のテストモードが選択される。
【００１９】次いで、入力端子９に与える信号ＩＮを
“０”とすることにより、次のクロック信号に同期した
タイミングでフリップフロップ回路１〜４はリセットさ
れ、出力信号Ｑ0 〜Ｑ3 は全て“０”になる。そうする
と、排他的論理和ゲート１０の出力も“０”になるた
め、アンドゲート５の出力は“０”に固定される。従っ
て、カウンタの出力は“００００”に固定される。この
場合は、デコーダ２０の出力信号Ｓ0 〜Ｓn はいずれも
“０”になる。
“０”とすることにより、次のクロック信号に同期した
タイミングでフリップフロップ回路１〜４はリセットさ
れ、出力信号Ｑ0 〜Ｑ3 は全て“０”になる。そうする
と、排他的論理和ゲート１０の出力も“０”になるた
め、アンドゲート５の出力は“０”に固定される。従っ
て、カウンタの出力は“００００”に固定される。この
場合は、デコーダ２０の出力信号Ｓ0 〜Ｓn はいずれも
“０”になる。
【００２０】このようにして、本実施例においては、入
力端子９に与える信号ＩＮのレベルを“１”から“０”
に変化させるタイミングにより、所望の動作モードに設
定することができる。
力端子９に与える信号ＩＮのレベルを“１”から“０”
に変化させるタイミングにより、所望の動作モードに設
定することができる。
【００２１】なお、本実施例においては、４個のフリッ
プフロップ回路１〜４により構成された４段のカウンタ
を備えており、最大１５種類までのテストモードを設定
することができる。しかし、これにより本発明に係る動
作モード設定装置の動作モード数が限定されるものでは
なく、カウンタの段数を増加することにより、モード指
定信号入力端子は１つのままで所望の数だけ動作モード
数を増加することができる。
プフロップ回路１〜４により構成された４段のカウンタ
を備えており、最大１５種類までのテストモードを設定
することができる。しかし、これにより本発明に係る動
作モード設定装置の動作モード数が限定されるものでは
なく、カウンタの段数を増加することにより、モード指
定信号入力端子は１つのままで所望の数だけ動作モード
数を増加することができる。
【００２２】図３は本発明の第２の実施例に係る動作モ
ード設定装置を示す回路図である。
ード設定装置を示す回路図である。
【００２３】本実施例が第１の実施例と異なる点はフリ
ップフロップ回路Ｆ0 〜Ｆn の出力がアンドゲート２１
〜２ｎを介して出力されることにあり、その他の構成は
基本的には第１の実施例と同様であるので、図３におい
て図１と同一物には同一符号を付してその詳しい説明は
省略する。
ップフロップ回路Ｆ0 〜Ｆn の出力がアンドゲート２１
〜２ｎを介して出力されることにあり、その他の構成は
基本的には第１の実施例と同様であるので、図３におい
て図１と同一物には同一符号を付してその詳しい説明は
省略する。
【００２４】本実施例においては、フリップフロップ回
路Ｆ0 〜Ｆn の出力は夫々アンドゲート２１〜２ｎに与
えられる。これらのアンドゲート２１〜２ｎには、モー
ド指定信号入力端子９に与えられた信号ＩＮが入力され
るようになっている。
路Ｆ0 〜Ｆn の出力は夫々アンドゲート２１〜２ｎに与
えられる。これらのアンドゲート２１〜２ｎには、モー
ド指定信号入力端子９に与えられた信号ＩＮが入力され
るようになっている。
【００２５】図４は本実施例の動作を示すタイミングチ
ャート図である。本実施例においても、モード指定信号
入力端子９に与える信号ＩＮを“１”から“０”に変化
させるタイミングでデコーダ２０から出力される信号Ｓ
1 が“０”から“１”に変化する。しかし、第１の実施
例においては信号Ｓ1 が“０”から“１”に変化した次
のクロックパルスに同期してテストモード信号Ｔ1 が
“０”から“１”に変化するのに対し、本実施例におい
ては、入力端子９に与える信号ＩＮが“１”になるまで
テストモード信号Ｔ1′は変化しない。つまり、本実施
例においては、第１の実施例と同様に１つのモード指定
信号入力端子により複数の動作モードのうちから所望の
動作モードを設定することが可能であると共に、テスト
モードに入るタイミングを任意に設定することができる
という効果を奏する。
ャート図である。本実施例においても、モード指定信号
入力端子９に与える信号ＩＮを“１”から“０”に変化
させるタイミングでデコーダ２０から出力される信号Ｓ
1 が“０”から“１”に変化する。しかし、第１の実施
例においては信号Ｓ1 が“０”から“１”に変化した次
のクロックパルスに同期してテストモード信号Ｔ1 が
“０”から“１”に変化するのに対し、本実施例におい
ては、入力端子９に与える信号ＩＮが“１”になるまで
テストモード信号Ｔ1′は変化しない。つまり、本実施
例においては、第１の実施例と同様に１つのモード指定
信号入力端子により複数の動作モードのうちから所望の
動作モードを設定することが可能であると共に、テスト
モードに入るタイミングを任意に設定することができる
という効果を奏する。
【００２６】
【発明の効果】以上説明したように本発明においては、
クロック信号をカウントするカウンタ及びモード指定信
号入力端子に与えられるモード指定信号に基づいて前記
カウンタのカウントデータをデコーダに転送するデータ
転送手段が設けられているから、１つのモード指定信号
入力端子に与えるモード指定信号で複数の動作モードの
うちの任意の動作モードを設定することができる。この
ため、ＬＳＩにおいて動作モード設定に使用するピンの
数を低減できて、ＬＳＩを設計する際の自由度が拡大す
るという効果を奏する。
クロック信号をカウントするカウンタ及びモード指定信
号入力端子に与えられるモード指定信号に基づいて前記
カウンタのカウントデータをデコーダに転送するデータ
転送手段が設けられているから、１つのモード指定信号
入力端子に与えるモード指定信号で複数の動作モードの
うちの任意の動作モードを設定することができる。この
ため、ＬＳＩにおいて動作モード設定に使用するピンの
数を低減できて、ＬＳＩを設計する際の自由度が拡大す
るという効果を奏する。
【図１】本発明の第１の実施例に係る動作モード設定装
置を示す回路図である。
置を示す回路図である。
【図２】同じくその動作を示すタイミングチャート図で
ある。
ある。
【図３】本発明の第２の実施例に係る動作モード設定装
置を示す回路図である。
置を示す回路図である。
【図４】同じくその動作を示すタイミングチャート図で
ある。
ある。
【図５】従来の動作モード設定装置を示す回路図であ
る。
る。
１〜４，Ｆ0 〜Ｆn ；フリップフロップ回路 ５〜８，１１〜１４，２１〜２ｎ，３１〜３ｎ；アンド
ゲート ９，４０〜４４；モード指定信号入力端子 １０；排他的論理和ゲート １５；インバータ ２０，３０；デコーダ
ゲート ９，４０〜４４；モード指定信号入力端子 １０；排他的論理和ゲート １５；インバータ ２０，３０；デコーダ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 G01R 31/28 H01L 21/822
Claims (1)
- 【請求項１】 モード指定信号入力端子と、クロック信
号をカウントする複数個のカウンタと、前記モード指定
信号入力端子に与えられるモード指定信号に基づいて前
記カウンタのカウントデータを転送するデータ転送手段
と、このデータ転送手段を介して与えられた前記カウン
トデータをデコードするデコーダと、このデコーダから
出力されたデコード信号を保持し動作モード信号を出力
するデコード信号保持回路と、前記カウンタ及び前記デ
コード信号保持回路の状態値を初期化する初期化手段と
を有し、前記データ転送手段は、前記モード指定信号入
力端子がインアクティブになると前記カウンタの値を前
記デコーダの出力のいずれもがアクティブとならない状
態に設定する手段と、前記モード指定信号入力端子がイ
ンアクティブになるときに前記カウンタの前記カウント
データを前記デコーダに転送する手段とを有することを
特徴とする動作モード設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03135932A JP3134354B2 (ja) | 1991-05-10 | 1991-05-10 | 動作モード設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03135932A JP3134354B2 (ja) | 1991-05-10 | 1991-05-10 | 動作モード設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335562A JPH04335562A (ja) | 1992-11-24 |
| JP3134354B2 true JP3134354B2 (ja) | 2001-02-13 |
Family
ID=15163219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03135932A Expired - Fee Related JP3134354B2 (ja) | 1991-05-10 | 1991-05-10 | 動作モード設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134354B2 (ja) |
-
1991
- 1991-05-10 JP JP03135932A patent/JP3134354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04335562A (ja) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635261A (en) | On chip test system for configurable gate arrays | |
| IL113230A (en) | Method and device for synchronous transmission of data between digital devices that are operated at frequencies with a Q / P ratio of integers | |
| JP3134354B2 (ja) | 動作モード設定装置 | |
| JPH10512084A (ja) | インターリーブド及び順次カウンタ | |
| JPH06311127A (ja) | ディジタルデータ調停装置 | |
| JPH083514B2 (ja) | カウンタ・テスト装置 | |
| US6091794A (en) | Fast synchronous counter | |
| JP2618669B2 (ja) | 半導体集積回路装置のテストモード設定回路 | |
| JPH05327479A (ja) | 半導体集積回路装置 | |
| KR19990029006A (ko) | 확장 칩 선택 리셋 장치 및 방법 | |
| JP2000304831A (ja) | テスト回路 | |
| JPH04212521A (ja) | リングカウンタ | |
| JPH0582905B2 (ja) | ||
| JP2618024B2 (ja) | スキャンパス回路 | |
| JP2581318B2 (ja) | 半導体集積回路装置 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JPH11312078A (ja) | 乱数発生回路を有する半導体装置 | |
| JPS62151775A (ja) | 集積回路のテスト回路 | |
| JPH0161265B2 (ja) | ||
| JPS59211317A (ja) | フリツプフロツプ | |
| JP2827679B2 (ja) | 半導体装置 | |
| JP2565189B2 (ja) | 信号処理回路 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JP2564812B2 (ja) | 計数回路 | |
| KR960000814Y1 (ko) | N분주 클록발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |