RU82968U1 - Счетчик джонсона - Google Patents
Счетчик джонсона Download PDFInfo
- Publication number
- RU82968U1 RU82968U1 RU2008150274/22U RU2008150274U RU82968U1 RU 82968 U1 RU82968 U1 RU 82968U1 RU 2008150274/22 U RU2008150274/22 U RU 2008150274/22U RU 2008150274 U RU2008150274 U RU 2008150274U RU 82968 U1 RU82968 U1 RU 82968U1
- Authority
- RU
- Russia
- Prior art keywords
- triggers
- inputs
- nth
- trigger
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Счетчик Джонсона, содержащий N триггеров, С-входы которых подключены к шине тактовой частоты, а R-входы соединены между собой, прямые выходы 1-го…(N-1)-го триггеров подключены соответственно к D-входам 2-го…N-го триггеров, а инверсный выход N-го триггера подключен к D-входу 1-го триггера, отличающийся тем, что в него введены логическая схема И и элемент задержки, при этом первый и второй входы логической схемы И подключены соответственно к инверсным выходам 1-го и N-го триггеров, шина тактовой частоты через элемент задержки подключена к третьему входу логической схемы И, выход которой подключен к R-входам 1-го…N-го триггеров.
Description
Предлагаемая полезная модель относится к цифровой электронной технике и может быть использована в цифровых системах для формирования распределенных импульсов.
Известны счетчики Джонсона (Johnson_counter, http://www. play-hookey.com/digital/johnson_counter.html.) содержащие пять триггеров, С-входы которых соединены с шиной тактовой частоты, а R-входы подключены к шине сброса. Прямой выход первого триггера подключен к D-входу второго триггера, прямой выход третьего триггера подключен к D-входу четвертого триггера, прямой выход четвертого триггера подключен к D-входу пятого триггера, инверсный выход пятого триггера подключен к D-входу первого триггера. Инверсный выход первого триггера подключен к первому входу логической схемы И, второй вход которой подключен к инверсному входу третьего триггера, а выход - к первому входу логической схемы ИЛИ-НЕ, второй вход которой подключен к инверсному выходу второго триггера, а выход - ко входу D третьего триггера.
Недостатком устройства является возможность исключения запретных состояний счетчика Джонсона с разрядностью не более пяти, а для большего количества разрядов его надежность мала, т.к. если после начальной установки произойдет сбой, то нормальная работа счетчика Джонсона уже не восстановится.
Наиболее близким техническим решением к предлагаемому является счетчик Джонсона (Ring_counters, http://www.electronics-tutorials.ws/sequential/seq_6.html), содержащий N триггеров, С-входы которых соединены с шиной тактовой частоты, а R-входы подключены к шине сброса, прямые выходы 1-гo...(N-1)-гo триггеров подключены соответственно к D-
входам 2-го...N-го триггеров, а инверсный выход N-го триггера подключен к D-входу 1-го триггера.
Недостатком устройства является его малая надежность, т.к. если после начальной установки произойдет сбой, то нормальная работа счетчика Джонсона уже не восстановится.
Техническим результатом предлагаемой полезной модели является повышение надежности счетчика Джонсона из-за периодической автоматической установки его в исходное состояние.
Сущность полезной модели состоит в том, что счетчик Джонсона содержит N триггеров, С-входы которых подключены к шине тактовой частоты, а R-входы соединены между собой, прямые выходы 1-гo...(N-1)-гo триггеров подключены соответственно к D-входам 2-го... N-го триггеров, а инверсный выход N-го триггера подключен к D-входу 1-го триггера.
Новым в предлагаемой полезной модели является введение логической схемы И и элемента задержки, причем первый и второй входы логической схемы И подключены соответственно к инверсным выходам 1-го и N-го триггеров, шина тактовой частоты через элемент задержки подключена к третьему входу логической схемы И, выход которой подключен к R-входам 1-гo...N-го триггеров. При переходе 1-го и N-го триггеров в нулевое состояние на логической схеме И происходит совпадение единичных значений инверсных выходов 1-го и N-го триггеров и полуволны входной частоты и сигнал с выхода логической схемы И сбрасывает счетчик Джонсона в исходное состояние. Этим обеспечивается повышение надежности устройства, т.к. в случае сбоя нормальная работа счетчика Джонсона восстанавливается.
На Фиг.1 представлена схема счетчика Джонсона.
Счетчик Джонсона содержит N триггеров 1, 2, 3, 4, логическую схему И 5 и элемент задержки 6. С-входы триггеров 1, 2, 3, 4 объединены и являются входом тактовой частоты. Прямые выходы предыдущих триггеров 1, 2, 3 подключены соответственно к D-входам последующих 2, 3 и 4 триггеров, а инверсный выход N-го триггера 4 подключен к D-входу 1-го триггера 1. Первый и второй входы логической схемы И 5 подключены соответственно к инверсным выходам 1-го и N-го триггеров 1 и 4. Шина тактовой частоты через элемент задержки 6 подключена к третьему входу логической схемы И 5, выход которой подключен к R-входам триггеров 1, 2, 3, 4.
Счетчик Джонсона функционирует следующим образом. Предположим, что в начале работы все триггеры счетчика Джонсона сброшены в нулевое состояние. Тогда (в
предположении, что триггеры срабатывают от положительного фронта) с приходом первого положительного фронта тактовой частоты единичное состояние инверсного выхода N-го триггера 4 перепишется в первый триггер 1, а нули сдвинутся со всех предыдущих триггеров 1, 2, 3 во все последующие триггеры 2, 3, 4. Процесс заполнения счетчика Джонсона единицами будет продолжаться до N-го положительного фронта тактовой частоты включительно. Далее начнется перепись нулевого значения инверсного выхода N-го триггера 4 в 1-й триггер 1, и в момент прихода 2N-гo фронта тактовой частоты счетчик Джонсона заполнится нулями. Будет иметь место прохождения волн из N нулей и N единиц со сдвигом в каждом разряде на один такт, как показано на временной диаграмме Фиг.2.
Очевидно, что при правильной работе счетчика Джонсона из 2^N возможных комбинаций допустимыми являются 2*N, а остальные - запрещенные. Согласно диаграмме рис.2 комбинации типа 11...100...0 или 00...011...1 являются разрешенными, а комбинации, где нули перемежаются с единицами - запрещенными. При любом чередовании нулей и единиц всегда наступит момент, когда (N-1)-й и N-й триггеры 3 и 4 примут значения «01» соответственно. Тогда с очередным положительным фронтом тактовой частоты 1-й и N-й триггеры 1 и 4 примут значения «00». Положительная полуволна тактовой частоты совпадет с единичными уровнями инверсных выходов 1-го и N-гo триггеров и сигнал с выхода логической микросхемы И 5 обнулит счетчик Джонсона. Элемент задержки необходим, чтобы при поступлении следующей за обнуляющим полуволны тактовой частоты не произошло ложного сброса. Моделирование на САПР MAX+plusII показало, что в качестве элемента задержки достаточно взять два последовательно соединенных логических элемента НЕ.
Таким образом, при
работе счетчика Джонсона его исходное состояние будет подтверждаться, а при случайных сбоях - восстанавливаться, чем обеспечивается увеличение его надежности.
Claims (1)
- Счетчик Джонсона, содержащий N триггеров, С-входы которых подключены к шине тактовой частоты, а R-входы соединены между собой, прямые выходы 1-го…(N-1)-го триггеров подключены соответственно к D-входам 2-го…N-го триггеров, а инверсный выход N-го триггера подключен к D-входу 1-го триггера, отличающийся тем, что в него введены логическая схема И и элемент задержки, при этом первый и второй входы логической схемы И подключены соответственно к инверсным выходам 1-го и N-го триггеров, шина тактовой частоты через элемент задержки подключена к третьему входу логической схемы И, выход которой подключен к R-входам 1-го…N-го триггеров.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008150274/22U RU82968U1 (ru) | 2008-12-18 | 2008-12-18 | Счетчик джонсона |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008150274/22U RU82968U1 (ru) | 2008-12-18 | 2008-12-18 | Счетчик джонсона |
Publications (1)
Publication Number | Publication Date |
---|---|
RU82968U1 true RU82968U1 (ru) | 2009-05-10 |
Family
ID=41020705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008150274/22U RU82968U1 (ru) | 2008-12-18 | 2008-12-18 | Счетчик джонсона |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU82968U1 (ru) |
-
2008
- 2008-12-18 RU RU2008150274/22U patent/RU82968U1/ru not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI453427B (zh) | 時鐘突變檢測電路 | |
US10187040B2 (en) | Configurable delay line | |
RU82968U1 (ru) | Счетчик джонсона | |
RU174047U1 (ru) | Устройство для селекции признаков структурированных объектов | |
CN105425926B (zh) | 异步复位同步释放带宽可控的复位电路 | |
CN103312307A (zh) | 时钟频偏检测方法及装置 | |
CN102541643A (zh) | 嵌入式系统中逻辑信号的延时处理方法 | |
RU166359U1 (ru) | Триггерное устройство | |
RU184013U1 (ru) | Кольцевой счётчик | |
RU84650U1 (ru) | Распределитель импульсов | |
RU41940U1 (ru) | Счетчик с коэффициентом счета девять | |
RU85705U1 (ru) | Делитель частоты | |
SU1487062A1 (ru) | Устройство для моделирования отказов в сложных системах | |
RU125002U1 (ru) | Преобразователь углового положения вала в код | |
RU169671U1 (ru) | Делитель частоты с переменным коэффициентом деления | |
SU368594A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЛОГИЧЕСКИХ | |
JPH0683066B2 (ja) | カウンタ回路 | |
SU799120A1 (ru) | Устройство задержки и формировани иМпульСОВ | |
SU964662A1 (ru) | Модель формального нейрона | |
SU452827A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1056190A1 (ru) | Устройство дл определени разности двух чисел | |
RU163222U1 (ru) | Делитель частоты с переменным коэффициентом деления | |
CN104868899B (zh) | 半导体器件及其操作方法 | |
RU41941U1 (ru) | Счетчик по модулю пять | |
US9354611B2 (en) | Event driven signal converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20171219 |