JPH01119153A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH01119153A JPH01119153A JP62275605A JP27560587A JPH01119153A JP H01119153 A JPH01119153 A JP H01119153A JP 62275605 A JP62275605 A JP 62275605A JP 27560587 A JP27560587 A JP 27560587A JP H01119153 A JPH01119153 A JP H01119153A
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- data
- data transfer
- parallel
- transfer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000007257 malfunction Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送方式、特に、複数のＦＩＦＯ（Ｆｉ
ｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）を並列に使用した
並列データ転送システムにおけるデータ転送方式に関す
る。
ｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）を並列に使用した
並列データ転送システムにおけるデータ転送方式に関す
る。
従来、この種の並列データ転送システムは、複数のＦＩ
ＦＯを並列に使用して８本の信号を並列に転送する構成
となっていた。このような並列データ転送システムにお
ける従来のデータ転送方式では、並列に配置したＦＩＦ
Ｏの同期検出が行われていないために、ＦＩＦＯが誤動
作した場合に、その誤動作を検出できないという欠点が
ある。
ＦＯを並列に使用して８本の信号を並列に転送する構成
となっていた。このような並列データ転送システムにお
ける従来のデータ転送方式では、並列に配置したＦＩＦ
Ｏの同期検出が行われていないために、ＦＩＦＯが誤動
作した場合に、その誤動作を検出できないという欠点が
ある。
本発明の目的は、このような欠点を除去し、ＦＩＦＯの
誤動作を゛検出できるデータ転送方式を提供することに
ある。
誤動作を゛検出できるデータ転送方式を提供することに
ある。
本発明のデータ転送方式は、
ライトポインタ及びリードポインタを有するＭ入力ＦＩ
ＦＯを複数使用して８本（Ｍ＜Ｎ）のデータ転送を行う
並列データ転送システムにおいて、前記８本のデータの
うちの任意の１本のデータを前記各ＦＩＦＯに入力し前
記任意の１本のデータの各ＦＩＦｏ出力をそれぞれ比較
し、不一致を検出した場合にＦＩＦＯの誤動作と判定し
ＦＩＦＯをリセットすることにより、ＦＩＦＯのライト
ポインタ及びリードポインタを初期設定状態に戻すこと
を特徴としている。
ＦＯを複数使用して８本（Ｍ＜Ｎ）のデータ転送を行う
並列データ転送システムにおいて、前記８本のデータの
うちの任意の１本のデータを前記各ＦＩＦＯに入力し前
記任意の１本のデータの各ＦＩＦｏ出力をそれぞれ比較
し、不一致を検出した場合にＦＩＦＯの誤動作と判定し
ＦＩＦＯをリセットすることにより、ＦＩＦＯのライト
ポインタ及びリードポインタを初期設定状態に戻すこと
を特徴としている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例に用いられる並列データ転送
システムの構成図であり、２個のＦＩＦＯを並列に使用
した例を示す。この並列データ転送システムは、第１の
ＦＩＦＯＩＯＩと、第２０ＦＩＦＯ１０２と、比較部１
０３ と、リード／ライト（Ｒｅａｄ／Ｗｒ ｉ ｔｅ
）制御部１０４とを備えている。
システムの構成図であり、２個のＦＩＦＯを並列に使用
した例を示す。この並列データ転送システムは、第１の
ＦＩＦＯＩＯＩと、第２０ＦＩＦＯ１０２と、比較部１
０３ と、リード／ライト（Ｒｅａｄ／Ｗｒ ｉ ｔｅ
）制御部１０４とを備えている。
第１のＦＩＦＯＩＯＩは、ライトポインタ及びリードポ
インタを有する８人力ＦＩＦＯである。
インタを有する８人力ＦＩＦＯである。
また、第２のＦＩＦＯ１０２は、ライトポインタ及びリ
ードポインタを有する８人力ＦＩＦＯである。
ードポインタを有する８人力ＦＩＦＯである。
これら２個のＦＩＦＯを並列に配置することにより、１
５本のデータ転送を行うものとする。図中、入力データ
をＩＮＯ〜１４、対応する出力データを０ＵＴＯ〜１４
で示す。
５本のデータ転送を行うものとする。図中、入力データ
をＩＮＯ〜１４、対応する出力データを０ＵＴＯ〜１４
で示す。
本実施例では任意の１本のデータとしてデータ？ （Ｉ
Ｎ７．ＯＵＴ？）を選び、データＩＮ７を、第１のＦＩ
ＦＯＩＯＩ及び第２のＦＩＦＯ１０２にそれぞれ入力す
る。
Ｎ７．ＯＵＴ？）を選び、データＩＮ７を、第１のＦＩ
ＦＯＩＯＩ及び第２のＦＩＦＯ１０２にそれぞれ入力す
る。
比較部１０３は、第１のＦＩＦＯＩＯＩの人力データＩ
Ｎ７に対応する出力データと、第２のＰＩＦ０１０２の
入力データＩＮ７に対応する出力データとを比較する。
Ｎ７に対応する出力データと、第２のＰＩＦ０１０２の
入力データＩＮ７に対応する出力データとを比較する。
この比較部の出力端子は、第１のＦ Ｉ Ｆ ０１０１
．第２のＦＩＦＯ１０２及びリード／ライト制御部１０
４のリセット（Ｒ３Ｔ）端子に接続されている。
．第２のＦＩＦＯ１０２及びリード／ライト制御部１０
４のリセット（Ｒ３Ｔ）端子に接続されている。
リード／ライト制御部１０４は、第１のＦＩＦＯｌｏｌ
及び第２のＦＩＦＯ１０２に対し、読み取り及び書き込
みの位置及びタイミングを制御する。
及び第２のＦＩＦＯ１０２に対し、読み取り及び書き込
みの位置及びタイミングを制御する。
以上のような構成の並列データ転送システムにおいて、
入力データｌＮ０−ＩＮ１４は、並列配置された２個の
Ｆ Ｉ Ｆ ０１０１．１０２を介して並列に転送され
る。このとき、１本の入力データＩＮ７は、第１のＦＩ
ＦＯＩＯＩ及び第２のＦｒＦＯ１０２にそれぞれ入力さ
れ、ＩＮ７に対応する各ＦＩＦＯ出力は、比較部１０３
に送られる。
入力データｌＮ０−ＩＮ１４は、並列配置された２個の
Ｆ Ｉ Ｆ ０１０１．１０２を介して並列に転送され
る。このとき、１本の入力データＩＮ７は、第１のＦＩ
ＦＯＩＯＩ及び第２のＦｒＦＯ１０２にそれぞれ入力さ
れ、ＩＮ７に対応する各ＦＩＦＯ出力は、比較部１０３
に送られる。
比較部１０３では、それぞれのＦＩＦＯ出力の一致／不
一致を判定する。不一致を検出すると、第１（７）ＦＩ
ＦＯＩＯＩ及び第２のＦＩＦ０１０２のいずれか又は両
方に誤動作が発生したと判断し、比較部１０３は第１の
Ｆ Ｉ Ｆ ０１０１．第２のＦＩＦＯ１０２及びリー
ド／ライト制御部１０４に対しリセット信号を送出し並
列データ転送システムを初期化する、すなわち第１のＦ
ＩＦＯＩＯｌ及び第２のＦＩＦＯ１０２のライトポイン
タ及びリードポインタを初期設定状態に戻す。
一致を判定する。不一致を検出すると、第１（７）ＦＩ
ＦＯＩＯＩ及び第２のＦＩＦ０１０２のいずれか又は両
方に誤動作が発生したと判断し、比較部１０３は第１の
Ｆ Ｉ Ｆ ０１０１．第２のＦＩＦＯ１０２及びリー
ド／ライト制御部１０４に対しリセット信号を送出し並
列データ転送システムを初期化する、すなわち第１のＦ
ＩＦＯＩＯｌ及び第２のＦＩＦＯ１０２のライトポイン
タ及びリードポインタを初期設定状態に戻す。
以上の実施例では、簡単にするために、並列配置される
ＦＩＦＯが２個である並列データ転送システムにおいて
説明したが、３個以上のＦＩＦＯを使用した並列データ
転送システムであっても同様に本発明を適用できること
は明らかである。
ＦＩＦＯが２個である並列データ転送システムにおいて
説明したが、３個以上のＦＩＦＯを使用した並列データ
転送システムであっても同様に本発明を適用できること
は明らかである。
以上説明したように本発明は、ライトポインタ及びリー
ドポインタを有するＭ入力１１ＦＯを使用してＮ本（Ｍ
＜Ｎ）のデータ転送を行う場合の、複数のＦＩＦＯを使
用した並列データ転送システムにおいて、Ｎ本のデータ
のうち任意の１本のデータを前記複数のＦＩＦＯに入力
し、前記任意のデータの各ＦＩＦＯ出力をそれぞれ比較
し、不一致を検出した場合にＦＩＦＯの誤動作と判定し
、ＦＩＦＯをリセットすることによりＦＩＦＯのライト
ポインタ及びリードポインタを初期設定状態に戻すこと
ができる効果がある。
ドポインタを有するＭ入力１１ＦＯを使用してＮ本（Ｍ
＜Ｎ）のデータ転送を行う場合の、複数のＦＩＦＯを使
用した並列データ転送システムにおいて、Ｎ本のデータ
のうち任意の１本のデータを前記複数のＦＩＦＯに入力
し、前記任意のデータの各ＦＩＦＯ出力をそれぞれ比較
し、不一致を検出した場合にＦＩＦＯの誤動作と判定し
、ＦＩＦＯをリセットすることによりＦＩＦＯのライト
ポインタ及びリードポインタを初期設定状態に戻すこと
ができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例に使用される並列データ転送
システムの構成図である。 １０１ ・・・・・第１のＦＩＦＯ １０２・・・・・第２のＦＩＦＯ １０３・・・・・比較部 １０４ ・・・・・リード／ライト制御部代理人 弁
理士 岩 佐 義 幸
システムの構成図である。 １０１ ・・・・・第１のＦＩＦＯ １０２・・・・・第２のＦＩＦＯ １０３・・・・・比較部 １０４ ・・・・・リード／ライト制御部代理人 弁
理士 岩 佐 義 幸
Claims (1)
- （１）ライトポインタ及びリードポインタを有するＭ入
力ＦＩＦＯを複数使用してＮ本（Ｍ＜Ｎ）のデータ転送
を行う並列データ転送システムにおいて、 前記Ｎ本のデータのうちの任意の１本のデータを前記各
ＦＩＦＯに入力し前記任意の１本のデータの各ＦＩＦＯ
出力をそれぞれ比較し、不一致を検出した場合にＦＩＦ
Ｏの誤動作と判定しＦＩＦＯをリセットすることにより
、ＦＩＦＯのライトポインタ及びリードポインタを初期
設定状態に戻すことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275605A JPH01119153A (ja) | 1987-11-02 | 1987-11-02 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275605A JPH01119153A (ja) | 1987-11-02 | 1987-11-02 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01119153A true JPH01119153A (ja) | 1989-05-11 |
Family
ID=17557771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275605A Pending JPH01119153A (ja) | 1987-11-02 | 1987-11-02 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01119153A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349266A (ja) * | 1993-06-02 | 1994-12-22 | Nec Corp | メモリ回路 |
| US9759641B2 (en) | 2009-11-27 | 2017-09-12 | Hysitron, Inc. | Micro electro-mechanical heater |
| US9804072B2 (en) | 2011-11-28 | 2017-10-31 | Hysitron, Inc. | High temperature heating system |
| US9829417B2 (en) | 2012-06-13 | 2017-11-28 | Hysitron, Inc. | Environmental conditioning assembly for use in mechanical testing at micron or nano-scales |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825750A (ja) * | 1981-08-07 | 1983-02-16 | Fujitsu Ltd | 二重化時分割通話路の動作照合試験方式 |
-
1987
- 1987-11-02 JP JP62275605A patent/JPH01119153A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825750A (ja) * | 1981-08-07 | 1983-02-16 | Fujitsu Ltd | 二重化時分割通話路の動作照合試験方式 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349266A (ja) * | 1993-06-02 | 1994-12-22 | Nec Corp | メモリ回路 |
| JP2551331B2 (ja) * | 1993-06-02 | 1996-11-06 | 日本電気株式会社 | メモリ回路 |
| US9759641B2 (en) | 2009-11-27 | 2017-09-12 | Hysitron, Inc. | Micro electro-mechanical heater |
| US9804072B2 (en) | 2011-11-28 | 2017-10-31 | Hysitron, Inc. | High temperature heating system |
| US10241017B2 (en) | 2011-11-28 | 2019-03-26 | Bruker Nano, Inc. | High temperature heating system |
| US9829417B2 (en) | 2012-06-13 | 2017-11-28 | Hysitron, Inc. | Environmental conditioning assembly for use in mechanical testing at micron or nano-scales |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3407276B2 (ja) | データ圧縮システム | |
| JPH01119153A (ja) | データ転送方式 | |
| JPH0331928A (ja) | フレーム変換回路 | |
| JPH06311127A (ja) | ディジタルデータ調停装置 | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| KR100938612B1 (ko) | 전송 장치, 전송 장치를 갖는 정보 처리 장치 및 제어 방법 | |
| JP3217993B2 (ja) | パリティチェック回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| RU1833876C (ru) | Устройство дл мажоритарного выбора сигналов | |
| SU955539A1 (ru) | Мажоритарно-резервированное устройство | |
| JPH03252526A (ja) | センサー出力回路 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPH01232827A (ja) | リングカウンタ装置 | |
| SU1444783A1 (ru) | Устройство дл контрол микропроцессора | |
| JPH02118827A (ja) | バッファ回路 | |
| JPS63124131A (ja) | バツフアメモリ | |
| JP2591304B2 (ja) | メモリ監視回路 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPH0831064B2 (ja) | メモリ診断回路 | |
| JPH0799805B2 (ja) | リセット機能付きラッチ回路 | |
| JPS6220024A (ja) | バツフアレジスタにおけるリクエスト信号発生装置 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPS5557962A (en) | Error detection system |