JP2006059008A - 監視装置 - Google Patents
監視装置 Download PDFInfo
- Publication number
- JP2006059008A JP2006059008A JP2004238275A JP2004238275A JP2006059008A JP 2006059008 A JP2006059008 A JP 2006059008A JP 2004238275 A JP2004238275 A JP 2004238275A JP 2004238275 A JP2004238275 A JP 2004238275A JP 2006059008 A JP2006059008 A JP 2006059008A
- Authority
- JP
- Japan
- Prior art keywords
- output
- state
- counter
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】 監視対象から出力されるWDパルス信号が、クロック信号よりも短い時間間隔で出力される場合であっても、そのパルス信号を確実に検出する。
【解決手段】 WD監視装置は、所定の時間間隔でクロック信号を生成するクロック26と、クロック26が生成したクロック信号をカウントするとともに、リセット信号が入力されるとカウント値を初期値にリセットするカウンタ33と、出力線23の電圧が所定パターンで変化した時に出力状態を反転させる短パルス検出回路40と、短パルス検出回路40の出力状態が反転しているときに、カウンタ33にリセット信号を出力するリセット回路32と、カウンタ33のカウント値が閾値を越えた時に再起動信号を出力する再起動信号出力回路34を備えている。
【選択図】 図1
【解決手段】 WD監視装置は、所定の時間間隔でクロック信号を生成するクロック26と、クロック26が生成したクロック信号をカウントするとともに、リセット信号が入力されるとカウント値を初期値にリセットするカウンタ33と、出力線23の電圧が所定パターンで変化した時に出力状態を反転させる短パルス検出回路40と、短パルス検出回路40の出力状態が反転しているときに、カウンタ33にリセット信号を出力するリセット回路32と、カウンタ33のカウント値が閾値を越えた時に再起動信号を出力する再起動信号出力回路34を備えている。
【選択図】 図1
Description
マイクロコンピュータやデジタル回路等の中には、動作が不安定となる可能性を持っているものがある。それらが正常に動作しているか否かを外部から監視できるようにするために、マイクロコンピュータ等には、正常に動作している間は所定の出力線にパルス信号(ウォッチドックパルス信号と通称される。以下ではウォッチドックをWDと略記する)を加え続けるものがある。この場合、その出力線の電圧が所定時間以上に亘って変化しない現象が発生したことを検知する監視装置を利用すると、マイクロコンピュータ等の監視対象装置の動作が不安定となったことを知ることができ、再起動等の必要な処理をすることが可能となる。
本発明はこのための監視装置に関し、監視対象装置の所定出力線の電圧を監視し、その電圧が所定時間以上に亘って変化しない現象が発生した時に、逸脱信号を出力する装置に関する。
本発明はこのための監視装置に関し、監視対象装置の所定出力線の電圧を監視し、その電圧が所定時間以上に亘って変化しない現象が発生した時に、逸脱信号を出力する装置に関する。
この種の監視装置は、WD監視装置と通称されている。図7に、CPU122が出力線123に出力するWDパルス信号を監視するWD監視装置100の全体構成を示す。
WD監視装置100は、クロック(発振器)126と、複合カウンタ130と、起動時リセット信号出力手段124で構成されている。クロック126は、所定の時間間隔でクロック信号を生成する。複合カウンタ130は、クロック126が生成したクロック信号の数をカウントするとともに、カウント値が閾値を越えた時にCPU122に再起動信号を出力する。起動時リセット信号出力手段124は、CPU122の起動時に、複合カウンタ130に起動時リセット信号を出力する。複合カウンタ130は、起動時リセット信号を入力するとカウント値を初期値にリセットする。これにより、複合カウンタ130は、CPU122の起動時からの経過時刻を計時することができる。なお、起動時リセット信号出力手段124は、CPU122の一部に内蔵されていてもよい。
WD監視装置100は、クロック(発振器)126と、複合カウンタ130と、起動時リセット信号出力手段124で構成されている。クロック126は、所定の時間間隔でクロック信号を生成する。複合カウンタ130は、クロック126が生成したクロック信号の数をカウントするとともに、カウント値が閾値を越えた時にCPU122に再起動信号を出力する。起動時リセット信号出力手段124は、CPU122の起動時に、複合カウンタ130に起動時リセット信号を出力する。複合カウンタ130は、起動時リセット信号を入力するとカウント値を初期値にリセットする。これにより、複合カウンタ130は、CPU122の起動時からの経過時刻を計時することができる。なお、起動時リセット信号出力手段124は、CPU122の一部に内蔵されていてもよい。
複合カウンタ130は、反転検出回路131と、リセット回路132と、カウンタ133と、再起動信号出力回路134を内蔵している。反転検出回路131は、CPU122がWDパルス信号を出力する出力線123の電圧を、クロック126が生成するクロック信号に同期して検出する。リセット回路132は、反転検出回路131の電圧検出結果に基づいてリセット信号を出力し、カウンタ133のカウント値を初期値にリセットする。カウンタ133は、クロック信号数をカウントする。再起動信号出力回路134は、カウンタ133のカウント値が閾値を越えた時にCPU122に再起動信号を出力する。
反転検出回路131は、クロック信号の立ち上がり時(あるいは立ち下り時)に出力線123の電圧状態(ローあるいはハイ)を記憶し、クロック信号の次の立ち上がり時(あるいは立ち下がり時)に出力線123の電圧状態を再度検出する。検出された電圧状態が反転しているとき、反転検出回路131はリセット回路132を介してカウンタ133のカウント値を初期値にリセットする。
CPU122が正常に動作している間、CPU122は出力線123にWDパルス信号を加え続けるために、カウンタ133のカウント値は頻繁に初期値にリセットされる。一方、CPU122の動作が不安定になると、出力線123にWDパルス信号が加えられなくなり、出力線123の電圧状態が反転しなくなる。したがって、カウンタ133のカウント値はリセットされないで増大する。カウンタ133のカウント値が閾値を越えると、再起動信号出力回路134はCPU122に再起動信号を出力する。
WD監視装置100は、出力線123の電圧が所定時間以上に亘って変化しない現象が発生した時に再起動信号を出力することによって、CPU122を正常動作状態に復帰させる。
反転検出回路131は、クロック信号の立ち上がり時(あるいは立ち下り時)に出力線123の電圧状態(ローあるいはハイ)を記憶し、クロック信号の次の立ち上がり時(あるいは立ち下がり時)に出力線123の電圧状態を再度検出する。検出された電圧状態が反転しているとき、反転検出回路131はリセット回路132を介してカウンタ133のカウント値を初期値にリセットする。
CPU122が正常に動作している間、CPU122は出力線123にWDパルス信号を加え続けるために、カウンタ133のカウント値は頻繁に初期値にリセットされる。一方、CPU122の動作が不安定になると、出力線123にWDパルス信号が加えられなくなり、出力線123の電圧状態が反転しなくなる。したがって、カウンタ133のカウント値はリセットされないで増大する。カウンタ133のカウント値が閾値を越えると、再起動信号出力回路134はCPU122に再起動信号を出力する。
WD監視装置100は、出力線123の電圧が所定時間以上に亘って変化しない現象が発生した時に再起動信号を出力することによって、CPU122を正常動作状態に復帰させる。
特許文献1にWD監視装置の一例が開示されている。特許文献1の監視装置では、WDパルス信号が反転した時にカウンタのカウント値をリセットするのに加えて、その時のカウント値を下限値と比較する構成をも付加している。この監視装置では、カウント値が所定値以下の間にリセットされる場合も、CPU122が異常状態であると判断する。特許文献1のWD監視装置によると、WDパルス信号が出力されない異常と、WDパルス信号が異常な高周期で出力される異常の双方を監視することができる。
特開2001−5695号公報(その公報の図1と図2参照)
従来から知られるこの種の技術はいずれも、クロック信号に同期してWDパルス信号を監視している。そのため、次のような場合はWDパルス信号を正しく監視できないという問題が存在している。
図8に、WD監視装置100のタイミングチャートを示す。図中のclkはクロック信号であり、rstは起動時リセット信号であり、WDはWDパルス信号であり、ctはカウンタ値である。
図8に示すように、起動時リセット信号が入力され、リセット信号が解除されると、クロック信号に同期してカウンタ値が計数されていく。図8に示すように、WDパルス信号のハイ電圧の期間がクロック信号の周期よりも短い場合、WDパルス信号が正常に出力されているにも関わらず、WD監視装置100ではそのWDパルス信号を検出できず、カウンタ値が計数され続けるという問題がある。この場合、クロック信号の立ち上がり時(あるいは立下り時)におけるWDパルス信号の電圧が常にロー電圧となってしまい、クロック信号に同期して監視するWD監視装置100では、WDパルス信号が発生していないと判断してしまうからである。即ち、従来のこの種の技術では、クロック信号に同期してWDパルス信号を監視しているので、そのクロック信号の周期よりも短い時間間隔のWDパルス信号を監視できないという問題がある。
例えば、車載用のクロック信号は低周波数のものが多く、クロック信号の周期よりもWDパルス信号の周期が短いという関係が多く存在する。また、CPU等を起動した直後の過渡的な期間では、WDパルス信号が高い周波数で出力され易い。この場合、従来の監視装置によると、WDパルス信号が出力されていないと誤判定し、再起動処理を繰返すために実際には起動できないという事態が発生する。
本発明は上記課題を鑑みて開発された。本発明の監視装置は、クロック信号の周期よりも短い時間間隔で出力されるパルス信号を見落とすことなく、WDパルス信号に基づいてカウンタのカウント値を確実に初期化する技術を実現することを目的としている。
図8に、WD監視装置100のタイミングチャートを示す。図中のclkはクロック信号であり、rstは起動時リセット信号であり、WDはWDパルス信号であり、ctはカウンタ値である。
図8に示すように、起動時リセット信号が入力され、リセット信号が解除されると、クロック信号に同期してカウンタ値が計数されていく。図8に示すように、WDパルス信号のハイ電圧の期間がクロック信号の周期よりも短い場合、WDパルス信号が正常に出力されているにも関わらず、WD監視装置100ではそのWDパルス信号を検出できず、カウンタ値が計数され続けるという問題がある。この場合、クロック信号の立ち上がり時(あるいは立下り時)におけるWDパルス信号の電圧が常にロー電圧となってしまい、クロック信号に同期して監視するWD監視装置100では、WDパルス信号が発生していないと判断してしまうからである。即ち、従来のこの種の技術では、クロック信号に同期してWDパルス信号を監視しているので、そのクロック信号の周期よりも短い時間間隔のWDパルス信号を監視できないという問題がある。
例えば、車載用のクロック信号は低周波数のものが多く、クロック信号の周期よりもWDパルス信号の周期が短いという関係が多く存在する。また、CPU等を起動した直後の過渡的な期間では、WDパルス信号が高い周波数で出力され易い。この場合、従来の監視装置によると、WDパルス信号が出力されていないと誤判定し、再起動処理を繰返すために実際には起動できないという事態が発生する。
本発明は上記課題を鑑みて開発された。本発明の監視装置は、クロック信号の周期よりも短い時間間隔で出力されるパルス信号を見落とすことなく、WDパルス信号に基づいてカウンタのカウント値を確実に初期化する技術を実現することを目的としている。
本発明で具現化される監視装置は、監視対象装置の所定出力線の電圧が所定時間以上に亘って変化しない現象が発生した時に逸脱通知信号を出力する装置である。本発明の監視装置は、所定の時間間隔でパルス信号を生成するパルス信号発生手段を備えている。さらに、パルス信号発生手段が生成したパルス信号の数をカウントするとともに、リセット信号を入力するとカウント値を初期値にリセットするカウンタを備えている。また、前記出力線の電圧が所定パターンで変化した時に出力状態を反転させる検出手段を備えており、その検出手段の出力状態が反転しているときに、カウンタにリセット信号を出力するリセット信号出力手段を備えている。さらには、カウンタのカウント値が閾値を超えた時に逸脱通知信号を出力する逸脱通知信号出力手段を備えている。
なお、上記カウンタは、パルス信号のパルスの数を所定数カウントできるものであればよく、同期型及び非同期型のいずれのカウンタを使用してもよい。また、そのカウンタ方式も、アップカウンタ及びダウンカウンタのいずれを使用してもよい。
なお、上記カウンタは、パルス信号のパルスの数を所定数カウントできるものであればよく、同期型及び非同期型のいずれのカウンタを使用してもよい。また、そのカウンタ方式も、アップカウンタ及びダウンカウンタのいずれを使用してもよい。
上記の監視装置によれば、パルス信号の周期と無関係に、出力線の電圧が所定のパターンで変化した時、例えばローからハイに変化してから再度ローに変化した時(逆に、ハイからローに変化してから再度ハイに変化した時でもよい)に、検出手段の出力状態が反転される。この検出手段は、出力線の電圧が所定のパターンで変化することを、パルス信号のタイミングと無関係に検出する。検出手段の出力状態が反転されると、リセット信号出力手段はカウンタにリセット信号を出力し、カウンタは初期化される。これにより、上記の監視装置は、監視対象装置の所定出力線の電圧が所定パターンで変化するのを監視することができる。この監視装置の検出手段は、パルス信号を利用していないことから、パルス信号の周期よりも短い時間間隔で出力線の電圧が変化した場合に、その現象を見落とさずに確実に検出することができる。
なお、「検出手段の出力状態が反転しているときに」とは、「検出手段の出力状態が反転された瞬間」に限定して解釈するものでなく、検出手段の出力状態が反転した後の好適なタイミングでリセット信号出力手段がカウンタにリセット信号を出力する場合も包含する広義の意味で解釈するべきである。また、「検出手段の出力状態が反転しているときに」とは、検出手段の出力状態が反転されたことのみを条件にしてリセット信号を出力するもに限定して解釈するものでなく、例えば検出手段の出力状態が反転した時のカウンタのカウント値に下限と上限を設定し、カウント値がその範囲内のときにリセット信号を出力する場合であってもよく、他の条件と組合わせてリセット信号を出力する場合をも包含する広義の意味で解釈するべきである。
本発明によれば、パルス信号の周期よりも短い時間間隔で出力線の電圧が所定のパターンで変化した場合であっても、その現象を見落とさずに確実に検出することができ、カウンタのカウント値を確実に初期化することができる。
なお、「検出手段の出力状態が反転しているときに」とは、「検出手段の出力状態が反転された瞬間」に限定して解釈するものでなく、検出手段の出力状態が反転した後の好適なタイミングでリセット信号出力手段がカウンタにリセット信号を出力する場合も包含する広義の意味で解釈するべきである。また、「検出手段の出力状態が反転しているときに」とは、検出手段の出力状態が反転されたことのみを条件にしてリセット信号を出力するもに限定して解釈するものでなく、例えば検出手段の出力状態が反転した時のカウンタのカウント値に下限と上限を設定し、カウント値がその範囲内のときにリセット信号を出力する場合であってもよく、他の条件と組合わせてリセット信号を出力する場合をも包含する広義の意味で解釈するべきである。
本発明によれば、パルス信号の周期よりも短い時間間隔で出力線の電圧が所定のパターンで変化した場合であっても、その現象を見落とさずに確実に検出することができ、カウンタのカウント値を確実に初期化することができる。
検出手段は、出力線の電圧が第1電圧状態から第2電圧状態へ変化した時に出力状態を反転させる第1フリップフロップ回路と、出力線の電圧が第2電圧状態から第1電圧状態へ変化した時に出力状態を反転させる第2フリップフロップ回路を備えているのが好ましい。この検出手段は、第1フリップフロップ回路の出力状態が反転し、さらに第2フリップフロップ回路の出力状態が反転した時に、検出手段の出力状態を反転させる。
上記の検出手段によると、第1フリップフロップ回路によって、出力線の電圧状態が第1電圧状態から第2電圧状態へ変化したことを検出し、第1フリップフロップ回路の出力状態を反転させる。第1フリップフロップ回路は、その反転した出力状態を維持する(記憶する)。次に、その第2電圧状態が第1電圧状態に変化したことを、第2フリップフロップ回路によって検出し、第2フリップフロップ回路の出力状態を反転させる。そして、この検出手段は、第1フリップフロップ回路に記憶されている検出結果と、第2フリップフロップ回路の検出結果に基づいて、両者が反転した時に出力状態を反転させる。これにより、出力線の電圧状態がローからハイに変化してから再度ローに変化した時(逆に、ハイからローに変化してから再度ハイに変化した時でもよい)に出力状態を反転される。
この後に、リセット信号出力手段がリセット信号を出力し、カウンタのカウンタ値は初期値にリセットされる。パルス信号の周期よりも短い時間間隔で出力線の電圧が所定のパターンで変化した場合であっても、その現象を見落とさずに確実に検出することができ、カウンタのカウント値を確実に初期化することができる。
この後に、リセット信号出力手段がリセット信号を出力し、カウンタのカウンタ値は初期値にリセットされる。パルス信号の周期よりも短い時間間隔で出力線の電圧が所定のパターンで変化した場合であっても、その現象を見落とさずに確実に検出することができ、カウンタのカウント値を確実に初期化することができる。
リセット信号出力手段はパルス信号に同期して検出した出力線の電圧が反転した時にも、カウンタにリセット信号を出力することが好ましい。
監視対象装置の所定出力線の電圧状態がパルス信号の周期よりも相対的に長く変化する場合、パルス信号に同期して監視対象装置の所定出力線の電圧状態を監視した方が、その電圧状態を迅速に監視し得る。この場合、上記の構成を採用することで、パルス信号に同期して所定出力線の電圧が反転したことを検出し、カウンタにリセット信号を出力する。これにより、監視対象装置の所定出力線の電圧状態がパルス信号の周期よりも相対的に長く変化する場合であっても迅速に対処することが可能となる。
監視対象装置の所定出力線の電圧状態がパルス信号の周期よりも相対的に長く変化する場合、パルス信号に同期して監視対象装置の所定出力線の電圧状態を監視した方が、その電圧状態を迅速に監視し得る。この場合、上記の構成を採用することで、パルス信号に同期して所定出力線の電圧が反転したことを検出し、カウンタにリセット信号を出力する。これにより、監視対象装置の所定出力線の電圧状態がパルス信号の周期よりも相対的に長く変化する場合であっても迅速に対処することが可能となる。
出力線と検出手段の間に、高周波ノイズを除去するフィルタが挿入されていることが好ましい。
監視対象装置の所定出力線の電圧が所定パターンで変化するのを検出する本発明によると、例えば高周波ノイズさえも、その所定パターンの変化と誤検出してしまう場合がある。したがって、そのような高周波ノイズをフィルタによって除去してから、所定出力線の電圧を検出手段に入力するのが好ましい。高周波ノイズを除去するフィルタを設けることで、誤検出を抑制し、安定した監視動作を実現することができる。
監視対象装置の所定出力線の電圧が所定パターンで変化するのを検出する本発明によると、例えば高周波ノイズさえも、その所定パターンの変化と誤検出してしまう場合がある。したがって、そのような高周波ノイズをフィルタによって除去してから、所定出力線の電圧を検出手段に入力するのが好ましい。高周波ノイズを除去するフィルタを設けることで、誤検出を抑制し、安定した監視動作を実現することができる。
本発明によれば、例えば監視対象装置に異常が発生しているか否かを、その監視対象装置の出力線の電圧の所定パターンの変化に基づいて監視することが可能となる。したがって、本発明の監視装置を用いると、パルス信号よりも短い時間間隔において監視対象装置の所定出力線の電圧が所定パターンで変化した場合であっても、その変化を見落とさずに確実に検出することができる。
実施例の主要な特徴を列記する。
(第1実施形態) カウンタのカウント値を初期値にリセットするのと同時に短パルス検出回路も初期状態にリセットされ、次に発生するWDパルス信号に備える。
(第2実施形態) カウンタのカウント値を初期値にリセットしてから所定時間経過後に短パルス検出回路も初期状態にリセットされる。
(第1実施形態) カウンタのカウント値を初期値にリセットするのと同時に短パルス検出回路も初期状態にリセットされ、次に発生するWDパルス信号に備える。
(第2実施形態) カウンタのカウント値を初期値にリセットしてから所定時間経過後に短パルス検出回路も初期状態にリセットされる。
図面を参照して以下に実施例を詳細に説明する。
図1に、CPU22が出力線23に出力するWDパルス信号を監視するWD監視装置10の全体構成を示す。
WD監視装置10は、クロック(発振器)26と、複合カウンタ30と、短パルス検出回路40(検出手段の一例)と、起動時リセット信号出力回路24で構成されている。クロック26は、所定の時間間隔でクロック信号を生成する。複合カウンタ30は、クロック26が生成したクロック信号をカウントするとともに、カウント値が閾値を越えた時にCPU22に再起動信号を出力する。短パルス検出回路40は、クロック信号の生成タイミングと無関係に、前記出力線23の電圧が所定パターンで変化した時に出力状態を反転させる。起動時リセット信号出力回路24は、CPU22の起動時に、複合カウンタ30と短パルス検出回路40に起動時リセット信号を出力する。複合カウンタ30と短パルス検出回路40は、起動時リセット信号を入力すると初期状態にリセットされ、複合カウンタ30のカウント値は初期値にリセットされる。これにより、複合カウンタ30は、CPU22の起動時からの経過時刻を計時することができる。なお、起動時リセット信号出力回路24は、CPU22の一部に内蔵されていてもよい。
CPU22の出力線23は、分岐51によって分岐されており、一方の配線52は複合カウンタ30に直接的に入力されている。他方の配線は、短パルス検出回路40を介して複合カウンタ30に入力されている。この短パルス検出回路40は、CPU22と複合カウンタ30の間に設けられている。
図1に、CPU22が出力線23に出力するWDパルス信号を監視するWD監視装置10の全体構成を示す。
WD監視装置10は、クロック(発振器)26と、複合カウンタ30と、短パルス検出回路40(検出手段の一例)と、起動時リセット信号出力回路24で構成されている。クロック26は、所定の時間間隔でクロック信号を生成する。複合カウンタ30は、クロック26が生成したクロック信号をカウントするとともに、カウント値が閾値を越えた時にCPU22に再起動信号を出力する。短パルス検出回路40は、クロック信号の生成タイミングと無関係に、前記出力線23の電圧が所定パターンで変化した時に出力状態を反転させる。起動時リセット信号出力回路24は、CPU22の起動時に、複合カウンタ30と短パルス検出回路40に起動時リセット信号を出力する。複合カウンタ30と短パルス検出回路40は、起動時リセット信号を入力すると初期状態にリセットされ、複合カウンタ30のカウント値は初期値にリセットされる。これにより、複合カウンタ30は、CPU22の起動時からの経過時刻を計時することができる。なお、起動時リセット信号出力回路24は、CPU22の一部に内蔵されていてもよい。
CPU22の出力線23は、分岐51によって分岐されており、一方の配線52は複合カウンタ30に直接的に入力されている。他方の配線は、短パルス検出回路40を介して複合カウンタ30に入力されている。この短パルス検出回路40は、CPU22と複合カウンタ30の間に設けられている。
複合カウンタ30は、反転検出回路31と、リセット回路32(リセット信号出力手段の一例)と、カウンタ33と、再起動信号出力回路34(逸脱通知信号出力手段の一例)を内蔵している。反転検出回路31は、クロック26が生成するクロック信号に同期して、配線52の電圧を検出する。リセット回路32は、反転検出回路31の電圧検出結果に基づいてリセット信号を出力する他、短パルス検出回路40の出力状態に基づいてリセット信号を出力し、カウンタ33のカウント値を初期値にリセットする。カウンタ33は、リセット後のクロック信号数をカウントする。再起動信号出力回路34は、カウンタ33のカウント値が閾値を越えた時にCPU22に再起動信号を出力する。
WD監視装置10は、出力線23の電圧が所定時間以上に亘って変化しない現象が発生した時に再起動信号を出力することによって、CPU22を正常動作状態に復帰させる。
WD監視装置10は、出力線23の電圧が所定時間以上に亘って変化しない現象が発生した時に再起動信号を出力することによって、CPU22を正常動作状態に復帰させる。
本実施例の回路構成は、図7に示す従来の回路構成と比較すると、本実施例の特徴を明瞭に理解することができる。CPU22から出力線23に出力されるWDパルス信号のうち、配線52を介して複合カウンタ30の反転検出回路31に入力される経路は、従来の回路構成のそれと同一である。したがって、この経路では、CPU22から出力線23に出力されるWDパルス信号の電圧状態が反転する変化(ローからハイに反転する変化と、ハイからローに反転する変化の両者とも)をクロック信号と同期して検出している。出力線23の電圧状態の反転が検出された場合は、リセット回路32を介してカウンタ33のカウンタ値をリセットする。
一方、本実施例の監視装置10ではさらに、CPU22と複合カウンタ30の間に短パルス検出回路40が設けられている。換言すると、本実施例のWD監視装置10は、従来の回路構成のそれに、短パルス検出回路40が付加されていると特徴づけることができる。この短パルス検出回路40は、クロック信号の周期よりも短い時間間隔で、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化するパターンを検出した時に、その出力を反転する回路である(詳細な回路構成は後述する)。この短パルス検出回路40は、クロック信号と非同期にWDパルス信号の変化パターン自体を検出することができる。したがって、本実施例では、短パルス検出回路40が設けられることによって、従来構造の作用に加えて、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化するパターン自体を検出し、WDパルス信号を確実に検出することができる。これにより、クロック信号の周期よりも短い時間間隔でWDパルス信号が出力されたとしても、そのWDパルス信号を確実に検出することができる。この検出結果に基づいて短パルス検出回路40の出力が反転すると、リセット回路32はリセット信号を出力し、カウンタ33のカウント値を初期値にリセットする。したがって、本実施例のWD監視装置10は、WDパルス信号を確実に監視することができる。
一方、本実施例の監視装置10ではさらに、CPU22と複合カウンタ30の間に短パルス検出回路40が設けられている。換言すると、本実施例のWD監視装置10は、従来の回路構成のそれに、短パルス検出回路40が付加されていると特徴づけることができる。この短パルス検出回路40は、クロック信号の周期よりも短い時間間隔で、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化するパターンを検出した時に、その出力を反転する回路である(詳細な回路構成は後述する)。この短パルス検出回路40は、クロック信号と非同期にWDパルス信号の変化パターン自体を検出することができる。したがって、本実施例では、短パルス検出回路40が設けられることによって、従来構造の作用に加えて、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化するパターン自体を検出し、WDパルス信号を確実に検出することができる。これにより、クロック信号の周期よりも短い時間間隔でWDパルス信号が出力されたとしても、そのWDパルス信号を確実に検出することができる。この検出結果に基づいて短パルス検出回路40の出力が反転すると、リセット回路32はリセット信号を出力し、カウンタ33のカウント値を初期値にリセットする。したがって、本実施例のWD監視装置10は、WDパルス信号を確実に監視することができる。
次に、短パルス検出回路40の回路構成に関して、図1を用いて詳細する。
この短パルス検出回路40は、第1フリップフロップ回路41を備えている。この第1フリップフロップ回路41の一方の入力端子にはハイ電圧が入力されており、他方の入力端子にはCPU22の出力線23が入力されている。したがって、この第1フリップフロップ回路41は、WDパルス信号の電圧状態がローからハイに変化するのに同期して、その出力WDHはハイに反転する。この第1フリップフロップ回路41は、クロック信号と非同期で動作している。
また、短パルス検出回路40は、第2フリップフロップ回路42を備えている。この第2フリップフロップ回路42の一方の入力端子にはハイ電圧が入力されており、他方の入力端子には分岐53によって分岐されたCPU22の出力線23が反転回路43によって反転された後に入力されている。したがって、この第2フリップフロップ回路42の他方の入力端子には、WDパルス信号の電圧状態がローのときにハイが入力され、WDパルス信号がハイのときにローが入力されている。これにより、この第2フリップフロップ回路42は、WDパルス信号がハイからローへ変化するのに同期して、その出力WDLはハイに反転する。この第2フリップフロップ回路42は、クロック信号と非同期で動作している。
第1フリップフロップ回路41と第2フリップフロップ回路42の両者の出力状態は、第1アンド回路44に入力されている。この第1アンド回路44の出力状態は、第1フリップフロップ回路41と第2フリップフロップ回路42の両者の出力状態がハイになった時に、ローからハイに反転される。したがって、この短パルス検出回路40は、出力線23の電圧状態がローからハイに変化して再度ローに変化した時に、その出力状態が反転されることになる。この出力状態は、複合カウンタ30のリセット回路32に入力されている。
リセット回路32は、第1アンド回路44から入力される電圧状態が、ハイになったときにリセット信号をカウンタに出力する。これにより、カウンタ33のカウンタ値は初期値にリセットされる。
カウンタ33のカウンタ値がリセットされるのと同時に、複合カウンタ30はリセット用配線54にロー電圧を出力する。なお、第2アンド回路45の作用に関しては、後の説明の中で記載する。
この短パルス検出回路40は、第1フリップフロップ回路41を備えている。この第1フリップフロップ回路41の一方の入力端子にはハイ電圧が入力されており、他方の入力端子にはCPU22の出力線23が入力されている。したがって、この第1フリップフロップ回路41は、WDパルス信号の電圧状態がローからハイに変化するのに同期して、その出力WDHはハイに反転する。この第1フリップフロップ回路41は、クロック信号と非同期で動作している。
また、短パルス検出回路40は、第2フリップフロップ回路42を備えている。この第2フリップフロップ回路42の一方の入力端子にはハイ電圧が入力されており、他方の入力端子には分岐53によって分岐されたCPU22の出力線23が反転回路43によって反転された後に入力されている。したがって、この第2フリップフロップ回路42の他方の入力端子には、WDパルス信号の電圧状態がローのときにハイが入力され、WDパルス信号がハイのときにローが入力されている。これにより、この第2フリップフロップ回路42は、WDパルス信号がハイからローへ変化するのに同期して、その出力WDLはハイに反転する。この第2フリップフロップ回路42は、クロック信号と非同期で動作している。
第1フリップフロップ回路41と第2フリップフロップ回路42の両者の出力状態は、第1アンド回路44に入力されている。この第1アンド回路44の出力状態は、第1フリップフロップ回路41と第2フリップフロップ回路42の両者の出力状態がハイになった時に、ローからハイに反転される。したがって、この短パルス検出回路40は、出力線23の電圧状態がローからハイに変化して再度ローに変化した時に、その出力状態が反転されることになる。この出力状態は、複合カウンタ30のリセット回路32に入力されている。
リセット回路32は、第1アンド回路44から入力される電圧状態が、ハイになったときにリセット信号をカウンタに出力する。これにより、カウンタ33のカウンタ値は初期値にリセットされる。
カウンタ33のカウンタ値がリセットされるのと同時に、複合カウンタ30はリセット用配線54にロー電圧を出力する。なお、第2アンド回路45の作用に関しては、後の説明の中で記載する。
次に、このWD監視装置10のタイミングチャートを図2を参照して説明する。図中のclkはクロック信号である。図中のrstは起動時リセット信号である。図中のWDはWDパルス信号である。図中のWDHは第1フリップフロップ回路41の出力電圧であり、WDLは第2フリップフロップ回路42の出力電圧である。図中の44は第1アンド回路44の出力電圧である。図中の初期化信号はリセット用配線54の電圧状態である。図中のctはカウンタ値である。図中のステート(St)とは、WD監視装置10が次の状態にある場合を意味している。
St0は、短パルス検出回路40や複合カウンタ30が初期状態であることを意味している。また、短パルス検出回路40や複合カウンタ30がリセットされた直後の状態でもある。
St1は、WDパルス信号の電圧状態がハイで維持されているときに、カウンタ33によってクロック信号数がカウントされる状態である。
St2は、WDパルス信号の電圧状態がローで維持されているときに、カウンタ33によってクロック信号数がカウントされる状態である。
St3は、カウンタ33のカウンタ値が閾値を超えて、CPU22が異常状態であると判断された状態である。
St4は、WDパルス信号の電圧状態が、ローからハイに変化して再度ローに変化するパターンが検出された状態である。
St0は、短パルス検出回路40や複合カウンタ30が初期状態であることを意味している。また、短パルス検出回路40や複合カウンタ30がリセットされた直後の状態でもある。
St1は、WDパルス信号の電圧状態がハイで維持されているときに、カウンタ33によってクロック信号数がカウントされる状態である。
St2は、WDパルス信号の電圧状態がローで維持されているときに、カウンタ33によってクロック信号数がカウントされる状態である。
St3は、カウンタ33のカウンタ値が閾値を超えて、CPU22が異常状態であると判断された状態である。
St4は、WDパルス信号の電圧状態が、ローからハイに変化して再度ローに変化するパターンが検出された状態である。
まず、図2のタイミングAに示すように、CPU22が起動すると、起動時リセット信号出力回路24の出力電圧がハイからローに変化する。これにより、これ以前の全ての状態はリセットされ初期状態となる。ステートはSt0に遷移する。
次に、このSt0のときにクロック信号が立ち上がると(図2のタイミングB)、このときのWDパルス信号の電圧状態がローであるので、ステートはSt2に遷移する。同時にクロック信号に同期してカウンタ33のカウントが進み、カウント値は1となる。なお、この段階で、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLは、WDパルス信号の立ち上がりや立ち下がりが発生していないので、ローのまま維持されている。
次のクロック信号が立ち上がり時(図2のタイミングC)において、WDパルス信号の電圧状態がローのまま維持されているので、ステートはSt2に維持されるとともに、クロック信号に同期してカウンタ33のカウントが進み、カウンタ値は2となる。なお、この段階でも、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLはロー電圧のままである。
次のクロック信号の立ち上がり時(図2のタイミングD)でも、WDパルス信号の電圧状態がローのまま維持されているので、ステートはSt2に維持されるとともに、クロック信号に同期してカウンタ33のカウントが進み、カウンタ値は3となる。なお、この段階でも、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLはローのままである。
図2の例では、次のクロック信号が立ち上がる前に、クロック信号の周期よりも短い時間間隔でWDパルス信号が発生している。WDパルス信号の電圧状態がローからハイに反転するタイミング(図2のタイミングE)に同期して、第1フリップフロップ回路41の出力WDHがハイに反転する。この時点では、第2フリップフロップ回路42の出力WDLはローのままであり、アンド回路44の出力電圧もローを維持する。
そのWDパルス信号の電圧状態がハイからローに変化するタイミング(図2のタイミングF)に同期して、第2フリップフロップ回路42の出力WDLはハイに反転する。第1フリップフロップ回路41の出力WDHはハイのまま維持され続けている(記憶されている)ので、第1アンド回路44には、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLのハイを入力する。したがって、第1アンド回路44の出力電圧はハイに反転され、この反転された出力電圧は短パルス検出回路30のリセット回路32に入力される。
次のクロック信号の立ち上がり時(G)では、第1アンド回路44の出力電圧がハイであることから、WDパルス信号の電圧状態が、ローからハイに変化して再度ローに変化するパターンが検出されたと判断され、このタイミングに同期してステートはSt4に遷移する。
次のクロック信号の立ち上がり時(H)では、リセット回路32はステートがSt4であることを認識し、リセット信号をカウンタ33に出力し、カウンタ33のカウンタ値が初期値にリセットされる。
カウンタ33のカウンタ値が初期値にリセットされるタイミングと同時に、複合カウンタ30はリセット用配線54の電圧状態をローに反転する。なお、このリセット用配線54には、通常であればハイ電圧が出力されるように設定されている。このリセット用配線54は第2アンド回路45の一方の入力端子に接続されている。この第2アンド回路54の他方の入力端子には起動時リセット信号出力回路24が接続されている。したがって、この第2アンド回路45には、起動時リセット信号出力回路24から出力されるハイ電圧(CPU22の起動時以外はハイに設定されている)と、リセット用配線54から出力されるロー電圧が入力されるので、この第2アンド回路45の出力電圧はローに反転される。この第2アンド回路54から出力されるロー電圧は、第1フリップフロップ回路41と第2フリップフロップ回路42のリセット端子に入力される。第1フリップフロップ回路41と第2フリップフロップ回路42はネガティブリセットで構成されており、これにより第1フリップフロップ回路41の出力WDHはローにリセットされ、第2フリップフロップ回路42出力WDLもローにリセットされる。即ち、短パルス検出回路40は初期状態にリセットされ、次に発生するWDパルス信号に備える。
次のクロック信号の立ち上がり時(I)では、複合カウンタ30から出力されるリセット用配線54のロー電圧がハイ電圧に反転され、これに伴いステートもSt0に遷移する。このようにして、クロック信号よりも短い時間間隔で出力されるWDパルス信号を監視することができる。
なお、本実施例では、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化する現象(F)が発生した後に、次のクロック信号(G)を利用してステートをSt4に遷移させ、さらにその次のクロック信号(H)でカウンタ33のカウンタ値を初期値にリセットしている。つまり、WDパルス信号の電圧状態がハイからローに変化する現象(F)が発生してから所定期間を経過した後に、カウンタ値を初期値にリセットしているが、この手法に代えて、例えばWDパルス信号の電圧状態がハイからローに変化するタイミング(F)と同時にカウンタ33のカウンタ値を初期値にリセットさせるように回路を構成してもよい。要は、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化する現象(F)の後に、大きな遅滞のないタイミングでカウンタ33のカウンタ値を初期値にリセットさせればよい。
次に、このSt0のときにクロック信号が立ち上がると(図2のタイミングB)、このときのWDパルス信号の電圧状態がローであるので、ステートはSt2に遷移する。同時にクロック信号に同期してカウンタ33のカウントが進み、カウント値は1となる。なお、この段階で、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLは、WDパルス信号の立ち上がりや立ち下がりが発生していないので、ローのまま維持されている。
次のクロック信号が立ち上がり時(図2のタイミングC)において、WDパルス信号の電圧状態がローのまま維持されているので、ステートはSt2に維持されるとともに、クロック信号に同期してカウンタ33のカウントが進み、カウンタ値は2となる。なお、この段階でも、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLはロー電圧のままである。
次のクロック信号の立ち上がり時(図2のタイミングD)でも、WDパルス信号の電圧状態がローのまま維持されているので、ステートはSt2に維持されるとともに、クロック信号に同期してカウンタ33のカウントが進み、カウンタ値は3となる。なお、この段階でも、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLはローのままである。
図2の例では、次のクロック信号が立ち上がる前に、クロック信号の周期よりも短い時間間隔でWDパルス信号が発生している。WDパルス信号の電圧状態がローからハイに反転するタイミング(図2のタイミングE)に同期して、第1フリップフロップ回路41の出力WDHがハイに反転する。この時点では、第2フリップフロップ回路42の出力WDLはローのままであり、アンド回路44の出力電圧もローを維持する。
そのWDパルス信号の電圧状態がハイからローに変化するタイミング(図2のタイミングF)に同期して、第2フリップフロップ回路42の出力WDLはハイに反転する。第1フリップフロップ回路41の出力WDHはハイのまま維持され続けている(記憶されている)ので、第1アンド回路44には、第1フリップフロップ回路41と第2フリップフロップ回路42のそれぞれの出力WDH、WDLのハイを入力する。したがって、第1アンド回路44の出力電圧はハイに反転され、この反転された出力電圧は短パルス検出回路30のリセット回路32に入力される。
次のクロック信号の立ち上がり時(G)では、第1アンド回路44の出力電圧がハイであることから、WDパルス信号の電圧状態が、ローからハイに変化して再度ローに変化するパターンが検出されたと判断され、このタイミングに同期してステートはSt4に遷移する。
次のクロック信号の立ち上がり時(H)では、リセット回路32はステートがSt4であることを認識し、リセット信号をカウンタ33に出力し、カウンタ33のカウンタ値が初期値にリセットされる。
カウンタ33のカウンタ値が初期値にリセットされるタイミングと同時に、複合カウンタ30はリセット用配線54の電圧状態をローに反転する。なお、このリセット用配線54には、通常であればハイ電圧が出力されるように設定されている。このリセット用配線54は第2アンド回路45の一方の入力端子に接続されている。この第2アンド回路54の他方の入力端子には起動時リセット信号出力回路24が接続されている。したがって、この第2アンド回路45には、起動時リセット信号出力回路24から出力されるハイ電圧(CPU22の起動時以外はハイに設定されている)と、リセット用配線54から出力されるロー電圧が入力されるので、この第2アンド回路45の出力電圧はローに反転される。この第2アンド回路54から出力されるロー電圧は、第1フリップフロップ回路41と第2フリップフロップ回路42のリセット端子に入力される。第1フリップフロップ回路41と第2フリップフロップ回路42はネガティブリセットで構成されており、これにより第1フリップフロップ回路41の出力WDHはローにリセットされ、第2フリップフロップ回路42出力WDLもローにリセットされる。即ち、短パルス検出回路40は初期状態にリセットされ、次に発生するWDパルス信号に備える。
次のクロック信号の立ち上がり時(I)では、複合カウンタ30から出力されるリセット用配線54のロー電圧がハイ電圧に反転され、これに伴いステートもSt0に遷移する。このようにして、クロック信号よりも短い時間間隔で出力されるWDパルス信号を監視することができる。
なお、本実施例では、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化する現象(F)が発生した後に、次のクロック信号(G)を利用してステートをSt4に遷移させ、さらにその次のクロック信号(H)でカウンタ33のカウンタ値を初期値にリセットしている。つまり、WDパルス信号の電圧状態がハイからローに変化する現象(F)が発生してから所定期間を経過した後に、カウンタ値を初期値にリセットしているが、この手法に代えて、例えばWDパルス信号の電圧状態がハイからローに変化するタイミング(F)と同時にカウンタ33のカウンタ値を初期値にリセットさせるように回路を構成してもよい。要は、WDパルス信号の電圧状態がローからハイに変化してから再度ローに変化する現象(F)の後に、大きな遅滞のないタイミングでカウンタ33のカウンタ値を初期値にリセットさせればよい。
図3は、本実施例のWD監視装置10の監視動作を、ステートマシンを用いて概略的に示している。各ステートに遷移する条件を説明する。
まず、CPU22の起動時に起動時リセット信号出力回路24によって初期状態にリセットされると、WD監視装置10のステートはSt0になり、WD監視装置10の監視動作が始まる。
次のクロック信号の立ち上がり時に、WDパルス信号の電圧状態がハイの場合はSt1に遷移し、WDパルス信号の電圧状態がローの場合はSt2の状態に遷移する。このクロック信号が立ち上がるよりも先に、WDパルス信号がローからハイに変化してから再度ローに変化すると、ステートは優先的にSt4へと遷移する。St4に遷移された後は、カウンタ33のカウンタ値をリセットするとともに、短パルス検出回路40を初期状態へリセットする。そして、ステートはSt0に遷移される。
St1とSt2の状態のそれぞれでは、そのWDパルス信号の電圧状態が維持される間は、そのステートを維持するとともに、カウンタ33のカウンタ値の計数を進める。そして、カウンタ33のカウント値が閾値を越えると、それぞれのステートはSt3に遷移する。St3に遷移された後は、CPU22にWDパルス信号の異常発生を知らせるとともに、カウンタ33のカウント値を初期値にリセットする。そして、一定時間経過後にステートはSt0に遷移される。St1とSt2の状態にいる間に、WDパルス信号の電圧状態が反転され、その反転がクロック信号に同期して検出された場合、ステートがSt1の場合はカウンタ33のカウント値を初期化するとともにSt2に遷移し、ステートがSt2の場合はカウンタ33のカウンタ値を初期化するとともにSt1に遷移する。なお、St1とSt2の遷移状態の間に、クロック信号の周期よりも短い時間間隔でWDパルス信号がローからハイに変化してから再度ローに変化すると、ステートは優先的にSt4へと遷移し、その後にカウンタ33のカウンタ値をリセットするとともに、短パルス検出回路40を初期状態へリセットする。そして、ステートはSt0に遷移される。
本実施例の構成回路では、上記のステートマシンに沿って監視動作が実行されている。これにより、クロック信号の周期よりも短い時間間隔で出力されるWDパルス信号の監視が実現されている。
まず、CPU22の起動時に起動時リセット信号出力回路24によって初期状態にリセットされると、WD監視装置10のステートはSt0になり、WD監視装置10の監視動作が始まる。
次のクロック信号の立ち上がり時に、WDパルス信号の電圧状態がハイの場合はSt1に遷移し、WDパルス信号の電圧状態がローの場合はSt2の状態に遷移する。このクロック信号が立ち上がるよりも先に、WDパルス信号がローからハイに変化してから再度ローに変化すると、ステートは優先的にSt4へと遷移する。St4に遷移された後は、カウンタ33のカウンタ値をリセットするとともに、短パルス検出回路40を初期状態へリセットする。そして、ステートはSt0に遷移される。
St1とSt2の状態のそれぞれでは、そのWDパルス信号の電圧状態が維持される間は、そのステートを維持するとともに、カウンタ33のカウンタ値の計数を進める。そして、カウンタ33のカウント値が閾値を越えると、それぞれのステートはSt3に遷移する。St3に遷移された後は、CPU22にWDパルス信号の異常発生を知らせるとともに、カウンタ33のカウント値を初期値にリセットする。そして、一定時間経過後にステートはSt0に遷移される。St1とSt2の状態にいる間に、WDパルス信号の電圧状態が反転され、その反転がクロック信号に同期して検出された場合、ステートがSt1の場合はカウンタ33のカウント値を初期化するとともにSt2に遷移し、ステートがSt2の場合はカウンタ33のカウンタ値を初期化するとともにSt1に遷移する。なお、St1とSt2の遷移状態の間に、クロック信号の周期よりも短い時間間隔でWDパルス信号がローからハイに変化してから再度ローに変化すると、ステートは優先的にSt4へと遷移し、その後にカウンタ33のカウンタ値をリセットするとともに、短パルス検出回路40を初期状態へリセットする。そして、ステートはSt0に遷移される。
本実施例の構成回路では、上記のステートマシンに沿って監視動作が実行されている。これにより、クロック信号の周期よりも短い時間間隔で出力されるWDパルス信号の監視が実現されている。
本実施例のリセット条件や論理構成は、上記の回路構成に限定されない。同様の作用効果を得ることのできる様々な変形例が存在する。
例えば、ステートがSt4からSt0へ遷移する条件を変更してもよい。一例として、St4の遷移状態において、複数のクロック信号が出力された後に、St4からSt0へ遷移するようにする。即ち、St4からすぐにSt0へ遷移するのではなく、所定の時間間隔を置いた後に遷移させる。周期の短いWDパルス信号は連続して出力される場合が多く、St4からすぐにSt0に遷移させても、またすぐにSt4に遷移し、その繰返しが実行されてしまう。したがって、St4からSt0への遷移は、時間間隔をしばらく置いて実行するのが好ましい。
例えば、ステートがSt4からSt0へ遷移する条件を変更してもよい。一例として、St4の遷移状態において、複数のクロック信号が出力された後に、St4からSt0へ遷移するようにする。即ち、St4からすぐにSt0へ遷移するのではなく、所定の時間間隔を置いた後に遷移させる。周期の短いWDパルス信号は連続して出力される場合が多く、St4からすぐにSt0に遷移させても、またすぐにSt4に遷移し、その繰返しが実行されてしまう。したがって、St4からSt0への遷移は、時間間隔をしばらく置いて実行するのが好ましい。
また、図4に示すように、出力線23と短パルス検出回路40の間に、高周波ノイズを除去するフィルタ62を挿入してもよい。このフィルタ62は、明らかにノイズと判断される高周波領域のパルスを除去する。本実施例の短パルス検出回路40は、出力線23の電圧がローからハイに変化してから再度ローに変化するパターンを検出するために、高周波領域のノイズさえも検出してしまう。したがって、このフィルタ62を挿入することによって、短パルス検出回路40に入力されるパルスのうち、予めノイズと判断できる高周波領域のパルスを除去し、WDパルス信号のみを選択的に短パルス検出回路40に入力させる。これにより、WDパルス信号のみを安定して検出することができる。
また、第1フリップフロップ回路41と第2フリップフロップ回路42のリセットの論理を変更してもよい。図5に示すように、第1フリップフロップ回路41と第2フリップフロップ回路42のリセットの論理をポジティブリセットに変更してもよい。この場合、第2アンド回路45の出力状態が反転されるように構成すると、他の回路構成を変更させることなく、リセット用配線54の電圧状態がローからハイに反転した時に、第2アンド回路45はハイ電圧を第1フリップフロップ回路41と第2フリップフロップ回路42に出力することができる。したがって、実施例と同様の作用効果を得ることができる。
また、第1フリップフロップ回路41の出力論理と第2フリップフロップ回路42の出力論理を変更してもよい。例えば、図6に示すように、第1フリップフロップ回路41と第2フリップフロップ回路42の一方の入力端子にロー電圧が入力される構成にしてもよい。この場合、第1フリップフロップ回路41では、WDパルス信号がハイからローに反転した時に出力WDLがハイに反転され、第2フリップフロップ回路42では、WDパルス信号がローからハイに反転した時に出力WDLがハイに反転される。したがって、WDパルス信号のローからハイに変化してから再度ローに変化するパターンを確実に検出することができる。実施例と同様の作用効果を得ることができる。
また、この他に次のような変形例であってもよい。
第1フリップフロップ回路41と第2フリップフロップ回路42のリセットの条件を変更してもよい。実施例では、起動時リセット信号出力回路24の起動時リセット信号がローもしくはリセット用配線54の電圧状態がローの場合をリセットの条件としている。これに代えて、起動時リセット信号出力回路24の起動時リセット信号がハイもしくはリセット用配線54の電圧状態がハイの場合や、起動時リセット信号出力回路24の起動時リセット信号がローもしくはリセット用配線54の電圧状態がハイの場合や、起動時リセット信号出力回路24の起動時リセット信号がハイもしくはリセット用配線54の出力状態がローの場合に変更してもよい。
第1フリップフロップ回路41と第2フリップフロップ回路42のリセットの条件を変更してもよい。実施例では、起動時リセット信号出力回路24の起動時リセット信号がローもしくはリセット用配線54の電圧状態がローの場合をリセットの条件としている。これに代えて、起動時リセット信号出力回路24の起動時リセット信号がハイもしくはリセット用配線54の電圧状態がハイの場合や、起動時リセット信号出力回路24の起動時リセット信号がローもしくはリセット用配線54の電圧状態がハイの場合や、起動時リセット信号出力回路24の起動時リセット信号がハイもしくはリセット用配線54の出力状態がローの場合に変更してもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記の実施例では、CPUの異常状態をそのWDパルス信号によって監視する例を例示してきた。しかしながら、本発明の適用範囲は上記の実施例に限定されない。本発明の技術思想は、パルス信号を検知したい場面に広く適用することができる。異常状態の監視のみならず、パルス信号を利用して正常な状態の程度を監視することもできる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
上記の実施例では、CPUの異常状態をそのWDパルス信号によって監視する例を例示してきた。しかしながら、本発明の適用範囲は上記の実施例に限定されない。本発明の技術思想は、パルス信号を検知したい場面に広く適用することができる。異常状態の監視のみならず、パルス信号を利用して正常な状態の程度を監視することもできる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:WD監視装置
22:CPU
23:出力線
24:起動時リセット信号出力回路
26:クロック
30:複合カウンタ
31:反転検出回路
32:リセット回路
33:カウンタ
34:再起動信号出力回路
40:短パルス検知回路
41:第1フリップフロップ回路
42:第2フリップフロップ回路
43:反転回路
44:第1アンド回路
45:第2アンド回路
51、53:分岐
52:配線
54:リセット用配線
62:フィルタ
22:CPU
23:出力線
24:起動時リセット信号出力回路
26:クロック
30:複合カウンタ
31:反転検出回路
32:リセット回路
33:カウンタ
34:再起動信号出力回路
40:短パルス検知回路
41:第1フリップフロップ回路
42:第2フリップフロップ回路
43:反転回路
44:第1アンド回路
45:第2アンド回路
51、53:分岐
52:配線
54:リセット用配線
62:フィルタ
Claims (4)
- 監視対象装置の所定出力線の電圧が所定時間以上に亘って変化しない現象が発生した時に逸脱通知信号を出力する装置であり、
所定の時間間隔でパルス信号を生成するパルス信号発生手段と、
パルス信号発生手段が生成したパルス信号のパルスの数をカウントするとともに、リセット信号を入力するとカウント値を初期値にリセットするカウンタと、
前記出力線の電圧が所定パターンで変化した時に出力状態を反転させる検出手段と、
検出手段の出力状態が反転しているときに、カウンタにリセット信号を出力するリセット信号出力手段と、
カウンタのカウント値が閾値を越えた時に逸脱通知信号を出力する逸脱通知信号出力手段と、
を備えている監視装置。 - 前記検出手段は、
前記出力線の電圧が第1電圧状態から第2電圧状態へ変化した時に出力状態を反転させる第1フリップフロップ回路と、
前記出力線の電圧が第2電圧状態から第1電圧状態へ変化した時に出力状態を反転させる第2フリップフロップ回路を備え、
第1フリップフロップ回路の出力状態が反転し、さらに第2フリップフロップ回路の出力状態が反転した時に、前記検出手段の出力状態を反転させることを特徴とする請求項1の監視装置。 - 前記リセット信号出力手段は、パルス信号に同期して検出した前記出力線の電圧が反転した時にも、カウンタにリセット信号を出力することを特徴とする請求項1又は2の監視装置。
- 前記出力線と前記検出手段の間に、高周波ノイズを除去するフィルタが挿入されていることを特徴とする請求項1〜3のいずれかの監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004238275A JP2006059008A (ja) | 2004-08-18 | 2004-08-18 | 監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004238275A JP2006059008A (ja) | 2004-08-18 | 2004-08-18 | 監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059008A true JP2006059008A (ja) | 2006-03-02 |
Family
ID=36106446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004238275A Pending JP2006059008A (ja) | 2004-08-18 | 2004-08-18 | 監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006059008A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146131A (ja) * | 2013-01-28 | 2014-08-14 | Toyota Motor Corp | 情報処理装置、監視装置、制御装置 |
-
2004
- 2004-08-18 JP JP2004238275A patent/JP2006059008A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146131A (ja) * | 2013-01-28 | 2014-08-14 | Toyota Motor Corp | 情報処理装置、監視装置、制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007200016A (ja) | リセット信号生成回路 | |
US10033389B2 (en) | Clock signal stop detection circuit | |
US6341355B1 (en) | Automatic clock switcher | |
JP4807407B2 (ja) | 偶数段パルス遅延装置 | |
JP4127283B2 (ja) | リセット回路とディジタル通信装置 | |
JP4007027B2 (ja) | パワーオンリセット回路 | |
JP2001184234A (ja) | ウォッチドッグタイマ | |
JP2006079345A (ja) | マイクロコンピュータ | |
JP5241450B2 (ja) | 半導体装置及びその異常検出方法 | |
US7489175B2 (en) | Clock supply circuit and method | |
JP2006059008A (ja) | 監視装置 | |
JP4819707B2 (ja) | 冗長演算システムよび演算部 | |
JP6191124B2 (ja) | 半導体集積回路 | |
CN113692562B (zh) | 同步复位信号生成电路及数字处理装置 | |
EP3428768B1 (en) | Robust boot block design and architecture | |
TWI421701B (zh) | 計算機系統 | |
CN111628754A (zh) | 毛刺去除电路和电子装置 | |
JP2013206149A (ja) | 半導体集積回路装置及びそれを用いたシステム | |
CN113009858B (zh) | 检测电路和错误信号检测方法 | |
JP2002271427A (ja) | ノイズ除去回路 | |
US11184011B2 (en) | Clock detection and automatic PLL output bypass switching for an audio processor | |
JP2004117344A (ja) | ビットストリームの遷移を調節する方法 | |
JP2010003199A (ja) | 半導体集積回路装置 | |
JP5171379B2 (ja) | 周波数異常検出回路 | |
JP2010045499A (ja) | フリップフロップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |