CN113009858B - 检测电路和错误信号检测方法 - Google Patents

检测电路和错误信号检测方法 Download PDF

Info

Publication number
CN113009858B
CN113009858B CN202010781834.6A CN202010781834A CN113009858B CN 113009858 B CN113009858 B CN 113009858B CN 202010781834 A CN202010781834 A CN 202010781834A CN 113009858 B CN113009858 B CN 113009858B
Authority
CN
China
Prior art keywords
signal
circuit
target
interrupt
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010781834.6A
Other languages
English (en)
Other versions
CN113009858A (zh
Inventor
郑令宜
郑元博
张宝树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN113009858A publication Critical patent/CN113009858A/zh
Application granted granted Critical
Publication of CN113009858B publication Critical patent/CN113009858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24024—Safety, surveillance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种检测电路和错误信号检测方法。上述检测电路包括一同步电路、一比较电路和一中断信号产生电路。比较电路耦接上同步电路，以及比较一目标信号和一参考信号，以产生一比较结果，其中上述参考信号的频率慢于上述目标信号的频率。中断信号产生电路耦接同步电路和比较电路，以及接收比较结果，并根据比较结果，判断目标信号是否有错误发生。

Description

检测电路和错误信号检测方法
技术领域
本发明的实施例主要是有关于一错误信号检测技术，特别是有关于藉由比较的频率目标信号和参考信号的频率来检测目标信号是否发生错误的检测电路和错误信号检测方法。
背景技术
当微控制器(micro controller unit，MCU)在进行操作时，若对应系统频率的信号发生错误时，会造成微控制器的操作无法正常运作。一旦错误发生，微控制器又将进行更复杂的检测、维修或其他后续处理。虽然在传统的微控制器中会配置一检测电路来检测信号是否发生错误，然而，传统的检测电路通常是以计时器(counter)来做设计，在电路的设计上会比较复杂，且也无法立即提供信号发生错误的信息给微控制器的处理器或控制器，来避免上述错误影响到微控制器。
发明内容
有鉴于上述现有技术的问题，本发明的实施例提供了一种检测电路和错误信号检测方法。
根据本发明的一实施例提供了一种检测电路。上述检测电路包括一同步电路、一比较电路和一中断信号产生电路。比较电路耦接上同步电路，以及比较一目标信号和一参考信号，以产生一比较结果，其中上述参考信号的频率慢于上述目标信号的频率。中断信号产生电路耦接同步电路和比较电路，以及接收比较结果，并根据比较结果，判断目标信号是否有错误发生。
在一些实施例中，同步电路会接收上述参考信号以及一启动信号，以及根据上述参考信号以及上述启动信号，产生一同步信号。此外，同步电路传送上述同步信号至上述比较电路和上述中断信号产生电路，以启动上述比较电路和上述中断信号产生电路。在一些实施例中，启动信号是以一系统频率为基础所产生的信号。
在一些实施例中，当中断信号产生电路根据上述比较结果判断目标信号有错误时，中断信号产生电路将一旗标值设定为一第一设定值，并输出一中断信号，以及当中断信号产生电路根据上述比较结果判断目标信号无错误时，中断信号产生电路将上述旗标值设定为一第二设定值。在一些实施例中，中断信号产生电路会传送上述中断信号至一处理器，且上述处理器判断上述目标信号所对应的频率是否为一系统频率。当上述目标信号所对应的频率是上述系统频率，上述处理器将上述系统频率切换到另一频率。当上述目标信号所对应的频率不是上述系统频率，上述处理器保留上述目标信号。
根据本发明的一实施例提供了一种错误信号检测方法。上述错误信号检测方法适用一检测电路。上述错误信号检测方法的步骤包括，藉由上述检测电路的一比较电路比较一目标信号和一参考信号，以产生一比较结果，其中上述参考信号的频率慢于上述目标信号的频率；以及藉由上述检测电路的一中断信号产生电路接收上述比较结果，并根据上述比较结果，判断上述目标信号是否有错误发生。
关于本发明其他附加的特征与优点，本领域技术人员，在不脱离本发明的精神和范围内，当可根据本案实施方法中所揭露的记检测电路和错误信号检测方法，做些许的更动与润饰而得到。
附图说明
图1为显示根据本发明的一实施例所述的一检测电路100的方块图；
图2A为显示根据本发明一实施例所述的比较电路120的电路图；
图2B为显示根据本发明另一实施例所述的比较电路120的电路图；
图2C为显示根据本发明另一实施例所述的比较电路120的电路图；
图3为根据本发明的一实施例所述的错误信号检测方法的流程图。
附图标记：
100 检测电路
110 同步电路
120 比较电路
130 中断信号产生电路
S1 启动信号
S2 参考信号
S3 同步信号
S4 目标信号
S5 比较结果
S7 中断信号
具体实施方式
本章节所叙述的是实施本发明的较佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视权利要求所界定者为准。
图1为显示根据本发明的一实施例所述的一检测电路100的方块图。检测电路100可适用于一微控制器(micro controller unit，MCU)。检测电路100可配置于一微控制器中。如图1所示，检测电路100可包含一同步电路110、一比较电路120，以及一中断信号产生电路130。注意地是，在图1中所示的方块图，仅为了方便说明本发明的实施例，但本发明并不以图1为限。
根据本发明的实施例，同步电路110会耦接比较电路120和中断信号产生电路130。同步电路110会接收一启动信号S1和一参考信号S2，并对启动信号S1和参考信号S2进行同步处理，以产生一同步信号S3。同步电路110会将同步信号S3传送给比较电路120和中断信号产生电路130，以启动比较电路120和中断信号产生电路130。同步电路110可用以避免因为不同时脉信号进行运算时所产生的突波(glitch)，以及避免不同时脉信号进行运算时所产生的相位的错位。特别说明地是，同步电路110的电路架构，可适用一般配置于微控制器的同步电路的架构，因此，在本发明中就不再赘述。
在本发明的实施例中，启动信号S1用以启动检测电路100。在一实施例中，启动信号S1可在微控制器被启动时，就发送给同步电路110，以启动检测电路100。在另一实施例中，可藉由执行预先储存或烧录在在微控制器的一寄存器的指令，决定何时发送启动信号S1给同步电路110，以启动检测电路100。此外，在本发明的实施例中，启动信号S1可为一以系统频率为基础所产生的信号。因此，同步电路110可从启动信号S1取得系统频率，并将参考信号S2的频率和系统频率进行同步。
在本发明的实施例中，参考信号S2可为微控制器的一低频震荡器(例如：低速内部RC震荡器(low-speed internal RC oscillator，LIRC))所产生的信号，但本发明不以此为限。
根据本发明的实施例，比较电路120会耦接同步电路110和中断信号产生电路130。比较电路120会接收同步信号S3、参考信号S2以及从微控制器的输入/输出端接收目标信号S4。当比较电路120接收到同步信号S3后，比较电路120会去比较参考信号S2和目标信号S4，以产生一比较结果S5。具体来说，比较电路120会去比较参考信号S2的频率和目标信号S4的频率以产生一比较结果S5。比较电路120会将比较结果S5传送给中断信号产生电路130。根据本发明的实施例，目标信号S4为表示检测电路100所要进行检测的信号。此外，在本发明的实施例中，参考信号S2的频率会慢于目标信号S4的频率。
图2A为显示根据本发明一实施例所述的比较电路120的电路图。如图2A所示，比较电路120可包括一第一触发器121、一第二触发器122、一第一反向器123、一与门124、一第二反向器125、一数据选择器126以及一第三触发器127。第一触发器121会接收参考信号S2和目标信号S4，以产生一第一延迟信号ref_d1。第二触发器122会接收第一延迟信号ref_d1和目标信号S4，以产生一第二延迟信号ref_d2。与门124会接收同步信号S3、经过第一反向器123处理后的第一延迟信号ref_d1，以及第二延迟信号ref_d2，以产生一输出信号end_pluse。数据选择器126会接收输出信号end_pluse、第三触发器127所产生的比较结果S5，以及经过第二反向器125处理后的比较结果S5，以产生一选择信号S6。第三触发器127会接收选择信号S6和目标信号S4，以产生比较结果S5。此外，在此实施例中，第一触发器121、第二触发器122和第三触发器127可接收一重置信号rstn。图2B为显示根据本发明另一实施例所述的比较电路120的电路图。和图2A相比，在图2B中，比较电路120的第三触发器127不会接收重置信号rstn。图2C为显示根据本发明另一实施例所述的比较电路120的电路图。和图2A相比，在图2C中，比较电路120未包含第二反向器125、数据选择器126以及第三触发器127。此外，在图2C中，比较电路120直接以与门124的输出信号end_pluse作为比较结果S5。注意地是，图2A-图2C所示的比较电路120，仅用以说明比较电路120的一些实施方式，但本发明并不以此为限。
根据本发明的实施例，中断信号产生电路130会耦接同步电路110和比较电路130。中断信号产生电路130会接收同步信号S3和比较结果S5。当中断信号产生电路130接收同步信号S3后，中断信号产生电路130会根据比较结果S5，判断目标信号S4是否有错误发生。
根据本发明一实施例，当中断信号产生电路130根据比较结果S5判断目标信号S4有错误(例如：目标信号S4中断或目标信号S4发生延迟，但本发明不以此为限)时，中断信号产生电路130会将一旗标值设定为一第一设定值(例如：1)，并输出一中断信号S7给微控制器的一处理器或一控制器。当中断信号产生电路130根据比较结果S5判断判断目标信号S4无错误时，中断信号产生电路130会将旗标值设定为一第二设定值(例如：0)，并继续判断后续接收到的比较结果S5。根据本发明一实施例，中断信号产生电路130可根据比较结果S5，判断比较电路120所输出的比较结果S5对应一第一状态或一第二状态。举例来说，第一状态可为有上下准位变化的时脉信号，且第二状态为没有准位变化的时脉信号。当中断信号产生电路130判断比较电路120所输出的比较结果S5对应第一状态时，中断信号产生电路130就会判断目标信号S4没有错误。当中断信号产生电路130判断比较电路120所输出的比较结果S5对应第二状态时，中断信号产生电路130就会判断目标信号S4发生错误，并产生中断信号S7。
根据本发明一实施例，当微控制器的处理器或控制器接收到中断信号S7后，微控制器的处理器或控制器会判断目标信号S4所对应的频率是否为一系统频率。当微控制器的处理器或控制器判断目标信号S4所对应的频率是系统频率时，为了防止继续以目标信号S4所对应的频率为系统频率可能会造成微控制器无法运作，微控制器的处理器或控制器会将系统频率从目标信号S4所对应的频率切换到另一频率。根据本发明一实施例，当微控制器的处理器或控制器判断目标信号S4所对应的频率是系统频率时，微控制器的处理器或控制器会将系统频率从目标信号S4所对应的频率切换到参考信号S2所对的频率，但本发明并不以此为限。当微控制器的处理器或控制器判断目标信号S4所对应的频率不是系统频率时，微控制器的处理器或控制器会保留目标信号S4。当微控制器内部的操作有其他需要时，保留的目标信号S4的频率将可用于进行其他操作。
图3为根据本发明的一实施例所述的错误信号检测方法的流程图。错误信号检测方法适用包含检测电路100的微控制器。如图3所示，在步骤S310，检测电路100的一比较电路比较一目标信号和一参考信号，以产生一比较结果，其中上述参考信号的频率慢于上述目标信号的频率。在步骤S320，检测电路100的一中断信号产生电路会接收比较结果，并根据比较结果，判断目标信号是否有错误发生。
当检测电路100的中断信号产生电路根据比较结果判断目标信号有错误时，进行步骤S330。在步骤S330，检测电路100的中断信号产生电路将一旗标值设定为一第一设定值，并输出一中断信号至微控制器的一处理器(或控制器)。在步骤S340，处理器会判断目标信号所对应的频率是否为一系统频率。当处理器判断目标信号所对应的频率为一系统频率，进行步骤S350。在步骤S350，处理器将系统频率切换到另一频率(例如：参考信号的频率，但本发明不以此为限)。当处理器判断目标信号所对应的频率不是一系统频率时，进行步骤S360。在步骤S360，处理器会保留目标信号。
当检测电路100的中断信号产生电路根据比较结果判断目标信号没有错误时，进行步骤S370。在步骤S370，检测电路100的中断信号产生电路将上述旗标值设定为一第二设定值。接着，回到步骤S310。
根据本发明一些实施例，在错误信号检测方法的步骤还包括，检测电路100的一同步电路会接收参考信号以及启动信号(可用以启动检测电路100)，并根据参考信号和启动信号，产生一同步信号。接着，检测电路100的同步电路会传送同步信号至检测电路100的比较电路和中断信号产生电路，以启动比较电路和中断信号产生电路。根据本发明一些实施例，启动信号为以一系统频率为基础所产生的信号。
根据本发明的实施例所提出的检测电路和错误信号检测方法，可藉由检测电路的比较电路比较一目标信号和一参考信号所产生的比较结果，直接判断目标信号是否发生错误。此外，根据本发明的实施例所提出的错误信号检测方法，当发生错误的目标信号的频率为系统频率时，微控制器可直接切换到其他频率进行操作。因此，本发明的实施例所提出的检测电路和错误信号检测方法，将可更有效率以及省时的判断目标信号是否发生错误，以避免错误的目标信号造成微控制器的操作无法正常运作。此外，相较于传统的检测电路，本发明的实施例所提出的检测电路中，仅需根据配置的比较电路产生的比较结果来判断目标信号是否发生错误，亦降低了电路设计上的复杂度。
在本说明书中以及权利要求中的序号，例如「第一」、「第二」等等，仅为了方便说明，彼此之间并没有顺序上的先后关系。
本发明的说明书所揭露的方法和演算法的步骤，可直接透过执行一处理器直接应用在硬件以及软件模组或两者的结合上。一软件模组(包括执行指令和相关数据)和其它数据可储存在数据存储器中，像是随机存取存储器(RAM)、快闪存储器(flashmemory)、只读存储器(ROM)、可抹除可规化只读存储器(EPROM)、电子可抹除可规划只读存储器(EEPROM)、寄存器、硬碟、可携式应碟、光碟只读存储器(CD-ROM)、DVD或在此领域现有技术中任何其它电脑可读取的储存媒体格式。一储存媒体可耦接至一机器装置，举例来说，像是电脑/处理器(为了说明的方便，在本说明书以处理器来表示)，上述处理器可透过来读取信息(像是程式码)，以及写入信息至储存媒体。一储存媒体可整合一处理器。一专用集成电路(ASIC)包括处理器和储存媒体。一用户设备则包括一专用集成电路。换句话说，处理器和储存媒体以不直接连接用户设备的方式，包含于用户设备中。此外，在一些实施例中，任何适合电脑程序的产品包括可读取的储存媒体，其中可读取的储存媒体包括和一或多个所揭露实施例相关的程式码。在一些实施例中，电脑程序的产品可包括封装材料。
以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中揭露的任何特定架构或功能仅为一代表性的状况。根据本文的教示，任何本领域技术人员应理解在本文揭露的各层面可独立实作或两种以上的层面可以合并实作。
虽然本揭露已以实施例揭露如上，然其并非用以限定本揭露，任何本领域技术人员，在不脱离本揭露的精神和范围内，当可作些许的更动与润饰，因此发明的保护范围当视所附的权利要求所界定者为准。

Claims (18)

1.一种检测电路，其特征在于，包括：
一同步电路；
一比较电路，耦接上述同步电路，以及比较一目标信号和一参考信号，以产生一比较结果，其中上述参考信号的频率慢于上述目标信号的频率，其中该比较电路包含:
第一触发器，接收该参考信号和该目标信号，该目标信号触发该第一触发器以根据该参考信号产生一第一延迟信号；
一反向器，接收该第一延迟信号，以产生反向的该第一延迟信号；
第二触发器，接收该第一延迟信号和该目标信号，该目标信号触发该第二触发器以根据该第一延迟信号产生一第二延迟信号；以及
与门，接收一同步信号、该反向的该第一延迟信号，以及该第二延迟信号，以产生该比较结果；以及
一中断信号产生电路，耦接上述同步电路和上述比较电路，以及接收上述比较结果，并根据上述比较结果，判断上述目标信号是否有错误发生。
2.如权利要求1所述的检测电路，其特征在于，其中上述同步电路接收上述参考信号以及一启动信号，以及根据上述参考信号以及上述启动信号，产生一同步信号。
3.如权利要求2所述的检测电路，其特征在于，其中上述同步电路传送上述同步信号至上述比较电路和上述中断信号产生电路，以启动上述比较电路和上述中断信号产生电路。
4.如权利要求2所述的检测电路，其特征在于，其中上述启动信号是以一系统频率为基础所产生的信号。
5.如权利要求1所述的检测电路，其特征在于，其中当上述中断信号产生电路根据上述比较结果判断目标信号有错误时，上述中断信号产生电路将一旗标值设定为一第一设定值，并输出一中断信号。
6.如权利要求5所述的检测电路，其特征在于，其中当上述中断信号产生电路根据上述比较结果判断目标信号无错误时，上述中断信号产生电路将上述旗标值设定为一第二设定值。
7.如权利要求5所述的检测电路，其特征在于，其中上述中断信号产生电路传送上述中断信号至一处理器，且上述处理器判断上述目标信号所对应的频率是否为一系统频率。
8.如权利要求7所述的检测电路，其特征在于，其中当上述目标信号所对应的频率是上述系统频率，上述处理器将上述系统频率切换到上述参考信号的频率。
9.如权利要求7所述的检测电路，其特征在于，其中当上述目标信号所对应的频率不是上述系统频率，上述处理器保留上述目标信号。
10.一种错误信号检测方法，适用一检测电路，其特征在于，包括：
藉由上述检测电路的一比较电路比较一目标信号和一参考信号，以产生一比较结果，其中上述参考信号的频率慢于上述目标信号的频率，其中该比较电路包含第一触发器、反向器、第二触发器以及与门，该第一触发器接收该参考信号和该目标信号以产生一第一延迟信号，该反向器接收该第一延迟信号以产生反向的该第一延迟信号，该第二触发器接收该第一延迟信号和该目标信号以产生一第二延迟信号，该与门接收一同步信号、该反向的该第一延迟信号以及该第二延迟信号，以产生该比较结果；以及
藉由上述检测电路的一中断信号产生电路接收上述比较结果，并根据上述比较结果，判断上述目标信号是否有错误发生。
11.如权利要求10所述的错误信号检测方法，其特征在于，还包括：
藉由上述检测电路的一同步电路接收上述参考信号以及一启动信号；以及
根据上述参考信号以及上述启动信号，产生一同步信号。
12.如权利要求11所述的错误信号检测方法，其特征在于，还包括：
藉由上述检测电路的上述同步电路传送上述同步信号至上述比较电路和上述中断信号产生电路，以启动上述比较电路和上述中断信号产生电路。
13.如权利要求11所述的错误信号检测方法，其特征在于，其中上述启动信号是以一系统频率为基础所产生的信号。
14.如权利要求10所述的错误信号检测方法，其特征在于，还包括：
当上述中断信号产生电路根据上述比较结果判断目标信号有错误时，藉由上述检测电路的上述中断信号产生电路将一旗标值设定为一第一设定值，并输出一中断信号。
15.如权利要求14所述的错误信号检测方法，其特征在于，还包括：
当上述中断信号产生电路根据上述比较结果判断目标信号无错误时，上述中断信号产生电路将上述旗标值设定为一第二设定值。
16.如权利要求14所述的错误信号检测方法，其特征在于，还包括：
藉由上述检测电路的上述中断信号产生电路传送上述中断信号至一处理器；以及
藉由上述处理器判断上述目标信号所对应的频率是否为一系统频率。
17.如权利要求16所述的错误信号检测方法，其特征在于，还包括：
当上述目标信号所对应的频率是上述系统频率，藉由上述处理器将上述系统频率切换到上述参考信号的频率。
18.如权利要求16所述的错误信号检测方法，其特征在于，还包括：
当上述目标信号所对应的频率不是上述系统频率，保留上述目标信号。
CN202010781834.6A 2019-12-20 2020-08-06 检测电路和错误信号检测方法 Active CN113009858B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108146861A TWI723693B (zh) 2019-12-20 2019-12-20 偵測電路和錯誤信號偵測方法
TW108146861 2019-12-20

Publications (2)

Publication Number Publication Date
CN113009858A CN113009858A (zh) 2021-06-22
CN113009858B true CN113009858B (zh) 2023-05-05

Family

ID=76383566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010781834.6A Active CN113009858B (zh) 2019-12-20 2020-08-06 检测电路和错误信号检测方法

Country Status (3)

Country Link
US (1) US11531058B2 (zh)
CN (1) CN113009858B (zh)
TW (1) TWI723693B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681998A (ja) * 1992-07-15 1994-03-22 Nippon Signal Co Ltd:The フェールセーフ走査回路及び多光軸光線式センサ
US5463627A (en) * 1993-02-23 1995-10-31 Matsushita Electric Industrial Co., Ltd. Frame synchronizing apparatus for quadrature modulation data communication radio receiver
DE69618524T2 (de) * 1995-10-13 2002-06-06 Pioneer Electronic Corp Empfänger und Abstimmschaltung mit einem Frequenzsynthetisierer dafür
JPH11163696A (ja) * 1997-11-26 1999-06-18 Fujitsu Ltd 周波数比較器及びこれを用いたクロック再生回路
GB9828196D0 (en) * 1998-12-21 1999-02-17 Northern Telecom Ltd Phase locked loop clock extraction
US6483361B1 (en) * 2001-05-18 2002-11-19 National Semiconductor Corporation Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error
US6771096B1 (en) * 2002-03-25 2004-08-03 Cypress Semiconductor Corp. Circuit, system, and method for using hysteresis to avoid dead zone or non-linear conditions in a phase frequency detector
JP3838972B2 (ja) * 2002-12-25 2006-10-25 Ｎｅｃエレクトロニクス株式会社 周波数検出回路及びデータ処理装置
JP4155062B2 (ja) * 2003-03-03 2008-09-24 セイコーエプソン株式会社 クロック整形器とこれを用いた電子機器
CN1276397C (zh) * 2003-05-14 2006-09-20 盛群半导体股份有限公司 频率动态校正的方法及装置
CN101581784A (zh) * 2008-05-13 2009-11-18 盛群半导体股份有限公司 自动校正传感器的装置及方法
US7900114B2 (en) * 2009-02-27 2011-03-01 Infineon Technologies Ag Error detection in an integrated circuit
JP6776691B2 (ja) * 2016-07-25 2020-10-28 セイコーエプソン株式会社 回路装置、電子機器、物理量センサー及び移動体

Also Published As

Publication number Publication date
US20210190852A1 (en) 2021-06-24
TW202125242A (zh) 2021-07-01
CN113009858A (zh) 2021-06-22
TWI723693B (zh) 2021-04-01
US11531058B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
US7877647B2 (en) Correcting a target address in parallel with determining whether the target address was received in error
JP3784176B2 (ja) データ送受信回路及びその方法
RU2005129270A (ru) Однаружение и устранение систематических и случайных ошибок в процессорных каскадах интегральной схемы
CN107766102B (zh) 双基本输出入系统(bios)的开机方法及具有其的电子装置
JP2007200016A (ja) リセット信号生成回路
CN113009858B (zh) 检测电路和错误信号检测方法
US6477658B1 (en) Microprocessor with variable clock operation
JP2002176354A (ja) 半導体装置
JP6191124B2 (ja) 半導体集積回路
CN113253796B (zh) 异步输入信号的同步方法及装置、中央处理器、芯片
EP1703393A2 (en) Error notification method and apparatus for an information processing system carrying out mirror operation
KR100213187B1 (ko) 에러 마스터 검출장치
JP6743109B2 (ja) ダイナミックランダムアクセスメモリの遅延ロックループを制御するための制御回路および制御方法
JP2005332097A (ja) マイクロコンピュータ
CN111338450A (zh) 一种芯片复位电路及芯片
CN116545465A (zh) 数据检测方法、设备和通信系统
JP3894787B2 (ja) 受信回路
CN113163197B (zh) 数据传输方法、电路、装置、设备及存储介质
JPH1011309A (ja) プロセッサ出力比較方法およびコンピュータシステム
JP3117514B2 (ja) リセット種類判別回路
KR101356700B1 (ko) 인터럽트 발생의 인식 방법
JP2010003199A (ja) 半導体集積回路装置
JP2006059008A (ja) 監視装置
JPH1166020A (ja) マイクロコンピュータの異常検出回路
JPH052435A (ja) Ｃｐｕ立上げシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant