TWI421701B - 計算機系統 - Google Patents

Description

計算機系統

本發明是有關於一種計算機系統，且特別是有關於一種具有錯誤檢測電路的計算機系統。

在早期的處理器(processor)設計中，Intel公司將機器檢查錯誤(Machine Check Error)信號MCERR#與內部錯誤(Internal Error)信號IERR#分別透過不同接腳輸出。機器檢查錯誤信號MCERR#為表明系統發生機器檢查異常(Machine Check Exception)。其中，機器檢查異常機制在檢測到系統故障時，會通知作業系統的內核(kernel)，以便於內核採取相應的措施，例如遮罩發生錯誤的元件(例如記憶體)。內部錯誤信號IERR#則用來表明系統硬體發生了不可恢復的嚴重錯誤，此時內核已經無法繼續執行程式碼，進而呈現系統中止(hang-up)狀態。並且，當發生內部錯誤信號IERR#時，處理器將進入關機(shut-down)狀態。

在新一代的處理器(processor)設計中，例如Intel公司出產的Xeon processor 5500系列(Nehalem-EP)、Xeon processor 5600系列與Westmere-EP processor，則將機器檢查錯誤信號MCERR#與內部錯誤信號IERR#的功能整合為一致命錯誤(Catastrophic Error)信號CATERR#。而致命錯誤信號CATERR#無法透過傳統基板管理控制器(BMC)或基本輸入輸出系統(BIOS)來進行對應的處理，因此需要一種處理致命錯誤信號CATERR#並使系統重新正常運作的電路。

本發明提供一種信號處理電路，可依據致命錯誤信號產生內部錯誤重置信號或裝置錯誤重置信號。

本發明提出一種計算機系統，包括第一處理器、錯誤檢測電路及南橋晶片。第一處理器輸出第一致命錯誤信號。錯誤檢測電路耦接第一處理器，以接收第一致命錯誤信號。錯誤檢測電路於第一致命錯誤信號切換為第一準位且維持超過第一預設時間時，輸出一內部錯誤重置信號。錯誤檢測電路於第一致命錯誤信號切換為第一準位且經過第二預設時間時，輸出一裝置錯誤重置信號。其中，第二預設時間遠大於第一預設時間。南橋晶片耦接錯誤檢測電路，並依據內部錯誤重置信號或裝置錯誤重置信號重啟計算機系統。

在本發明的一實施例中，當南橋晶片依據內部錯誤重置信號或裝置錯誤重置信號重啟計算機系統時，致能系統重置信號。

在本發明的一實施例中，計算機系統更包括一基板管理控制器，且錯誤檢測電路於第一致命錯誤信號切換為第一準位輸出第一致命錯誤參考信號至基板管理控制器，而基板管理控制器依據第一致命錯誤參考信號將致命錯誤事件記錄於日誌檔中。

在本發明的一實施例中，上述之錯誤檢測電路包括第一內部錯誤檢測單元及第一裝置錯誤檢測單元。第一內部錯誤檢測單元耦接第一處理器以接收第一致命錯誤信號。第一內部錯誤檢測單元於第一致命錯誤信號切換為第一準位且維持超過第一預設時間時，輸出內部錯誤重置信號。第一裝置錯誤檢測單元耦接第一處理器以接收第一致命錯誤信號，第一裝置錯誤檢測單元於第一致命錯誤信號切換為第一準位且經過第二預設時間時，輸出裝置錯誤重置信號。並且，第一裝置錯誤檢測單元於第一致命錯誤信號切換為第一準位時輸出第一致命錯誤參考信號。

在本發明的一實施例中，上述之第一內部錯誤檢測單元包括第一反相器、第一濾波器及第二反相器。第一反相器的輸入端耦接第一處理器以接收第一致命錯誤信號。第一濾波器的輸入端耦接第一反相器的輸出端。當第一濾波器的輸入端的電壓準位為一第二準位且維持超過第一預設時間時，切換第一濾波器的輸出端的電壓準位為第二準位。第二反相器的輸入端耦接第一濾波器的輸出端，第二反相器的輸出端輸出內部錯誤重置信號。

在本發明的一實施例中，上述之第一濾波器於其輸入端的電壓準位為第二準位時，依據第一時脈信號進行計數，並且於計數結果大於第一預設時間時，第一濾波器切換其輸出端的電壓準位為第二準位。

在本發明的一實施例中，上述之第一裝置錯誤檢測單元包括正反器、第二濾波器及第三反相器。正反器具有第一輸入端、第二輸入端、第一輸出端及第二輸出端。正反器的第一輸入端耦接第一處理器以接收第一致命錯誤信號，正反器的第二輸入端耦接系統重置信號，正反器的第二輸出端耦接基板管理控制器以輸出第一致命錯誤參考信號。第二濾波器的輸入端耦接正反器的第一輸出端，當第二濾波器的輸入端的電壓準位為第二準位且維持超過第二預設時間時，切換第二濾波器的輸出端的電壓準位為第二準位。第三反相器的輸入端耦接第二濾波器的輸出端，第三反相器的輸出端輸出裝置錯誤重置信號。

在本發明的一實施例中，上述之第二濾波器於其輸入端的電壓準位為第二準位時，依據第二時脈信號進行計數，並且於計數結果大於第二預設時間時，第二濾波器切換其輸出端的電壓準位為第二準位。

在本發明的一實施例中，計算機系統更包括至少一第二處理器，用以輸出至少一第二致命錯誤信號。錯誤檢測電路更耦接上述第二處理器，以接收上述第二致命錯誤信號。錯誤檢測電路於第一致命錯誤信號及上述第二致命錯信號的其中之一切換為第一準位且維持超過第一預設時間時，輸出內部錯誤重置信號。錯誤檢測電路於第一致命錯誤信號及上述第二致命錯信號的其中之一切換為第一準位且經過第二預設時間時，輸出裝置錯誤重置信號。

在本發明的一實施例中，上述之南橋晶片更耦接第一處理器，並且於第一致命錯誤信號切換為第一準位且維持超過第一預設時間時，致能系統重置信號以使計算機系統重啟。

基於上述，本發明的計算機系統，其錯誤檢測電路可依據所接收的第一致命錯誤信號或第二致命錯誤信號產生內部錯誤重置信號或裝置錯誤重置信號。藉此，可在致命錯誤信號為內部錯誤信號的情況下立即重啟計算機系統，或者於致命錯誤信號為裝置錯誤信號且經過一第二預設時間後重啟計算機系統。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依據本發明一實施例的計算機系統的系統方塊示意圖。請參照圖1，計算機系統10包括基板管理控制器11、南橋晶片13、第一處理器15_1及錯誤檢測電路100。錯誤檢測電路100耦接於基板管理控制器11、南橋晶片13與第一處理器15_1之間，以接收第一處理器15_1所輸出的第一致命錯誤信號CATERR_1，並依據第一致命錯誤信號CATERR_1輸出第一致命錯誤參考信號CATERR_REF_1以及內部錯誤重置信號IERR_RST或裝置錯誤重置信號MCERR_RST。

錯誤檢測電路100於第一致命錯誤參考信號CATERR_REF_1切換為低準位(即第一準位)時輸出第一致命錯誤參考信號CATERR_REF_1至基板管理控制器11，而基板管理控制器11依據第一致命錯誤參考信號CATERR_REF_1將致命錯誤事件記錄於日誌檔(Log)中。錯誤檢測電路100於第一致命錯誤信號CATERR_1切換為低準位且維持超過120奈秒(即第一預設時間)時輸出內部錯誤重置信號IERR_RST至南橋晶片13，並且錯誤檢測電路100於第一致命錯誤信號CATERR_1切換為低準位且經過2秒(即第二預設時間)時輸出裝置錯誤重置信號MCERR_RST至南橋晶片13。

南橋晶片13依據內部錯誤重置信號IERR_RST或裝置錯誤重置信號MCERR_RST致能系統重置信號SRST以重啟計算機系統10，進而致使計算機系統10進行暖開機(warm reboot)或冷開機(cold reboot)。此外，南橋晶片13更耦接第一處理器15_1以接收第一致命錯誤信號CATERR_1，並且南橋晶片13於第一致命錯誤信號CATERR_1切換為低準位且維持超過120奈秒時致能系統重置信號SRST以重啟計算機系統10。

進一步來說，錯誤檢測電路100包括第一內部錯誤檢測單元110及第一裝置錯誤檢測單元120。第一內部錯誤檢測單元110及第一裝置錯誤檢測單元120耦接第一處理器15_1以接收第一致命錯誤信號CATERR_1。第一內部錯誤檢測單元110於第一致命錯誤信號CATERR_1切換為低準位且維持超過120奈秒時輸出內部錯誤重置信號IERR_RST。第一裝置錯誤檢測單元120於第一致命錯誤信號CATERR_1切換為低準位時輸出第一致命錯誤參考信號CATERR_REF_1，並且於第一致命錯誤信號CATERR_1切換為低準位且經過2秒(即第二預設時間)時輸出裝置錯誤重置信號MCERR_RST。

圖2為圖1依據本發明一實施例的信號處理電路的電路示意圖。請參照圖1及圖2，第一內部錯誤檢測單元110包括第一反相器N1、第一濾波器(filter)210及第二反相器N2。第一裝置錯誤檢測單元120包括RS正反器FF1、第二濾波器(filter)220及第三反相器N3。

第一內部錯誤檢測單元110中，第一反相器N1的輸入端耦接第一處理器15_1以接收第一致命錯誤信號CATERR_1，第一反相器N1的輸出端耦接第一濾波器210的輸入端。第一濾波器210耦接時脈信號CLK1，第一濾波器210的輸出端耦接第二反相器N2的輸入端。第二反相器N2的輸出端輸出內部錯誤重置信號IERR_RST。

第一裝置錯誤檢測單元120中，RS正反器FF1的設置輸入端(即第一輸入端)耦接第一處理器15_1以接收第一致命錯誤信號CATERR_1，RS正反器FF1的重置輸入端(即第二輸入端)接收系統重置信號SRST，RS正反器FF1的正輸出端(即第一輸出端)Q耦接第二濾波器220的輸入端，RS正反器FF1的負輸出端(即第二輸出端)耦接基板管理控制器11以輸出第一致命錯誤參考信號CATERR_REF_1。第二濾波器220耦接時脈信號CLK2，濾波器220的輸出端耦接第三反相器N3的輸入端。第三反相器N3的輸出端輸出裝置錯誤重置信號MCERR_RST。

當第一致命錯誤信號CATERR_1被設置為低準位時(亦即表示發生裝置檢查錯誤或內部錯誤)，第一反相器N1的輸出端會輸出高準位(即第二準位)。此時，第一濾波器210的輸入端的電壓準位為高準位。若致命錯誤信號CATERR_1為表示內部錯誤信號IERR#時，則致命錯誤信號CATERR_1的負脈波的脈波寬度會大於120奈秒，亦即第一濾波器210的輸入端的電壓準位處於高準位的維續時間會大於120奈秒。當濾波器210的輸入端的電壓準位處於高準位的維續時間大於120奈秒(即第一預設時間)時，則濾波器210會將其輸出端的電壓準位切換為高準位。

依據上述，可以將時脈信號CLK1(即第一時脈信號)設定為20 MHz(百萬赫芝)，而濾波器210可以在其輸入端的電壓準位處於高準位時進行計數，並且在計數3個時脈(即150奈秒)後，即計數結果大於120奈秒，濾波器210才將其輸出端的電壓準位切換為高準位，以此可過濾致命錯誤信號CATERR_1的負脈波的脈波寬度小於150奈秒(包含120奈秒)的情況。但在其他實施例中，上述的時脈信號CLK1的頻率及計數的時脈可依據本領域通常知識者自行調整，只要能過濾第一致命錯誤信號CATERR_1的負脈波的脈波寬度小於等於120奈秒的情況即可。

當第一濾波器210的輸出端的電壓準位切換為高準位時，則第二反相器N2的輸出端的電壓準位會切換為低準位(亦即內部錯誤重置信號IERR_RST設置為低準位)，代表發生內部錯誤，而計算機系統10須進行重啟(reboot)，以消除內部錯誤。

另一方面，當第一致命錯誤信號CATERR_1被設置為低準位時，由於RS正反器FF1的設置輸入端為低準位觸發，因此RS正反器FF1的正輸出端Q會輸出高準位，RS正反器FF1的負輸出端會輸出低準位(亦即第一致命錯誤參考信號CATERR_REF_1會設置為低準位)，以通知基板管理控制器11發生裝置檢查錯誤或內部錯誤。

此時，第二濾波器220的輸入端的電壓準位為高準位。若致命錯誤信號CATERR_1為表示裝置檢查錯誤信號MCERR#時，RS正反器FF1的設置輸入端的電壓準位處於低準位的持續時間會等於120奈秒，但在設置後RS正反器FF1的正輸出端Q會持續輸出高準位。當濾波器220的輸入端的電壓準位處於高準位的持續時間等於2秒(即第二預設時間)時，則濾波器220會將其輸出端的電壓準位切換為高準位。

依據上述，可以將時脈信號CLK2(即第二時脈信號)設定為512 Hz，而第二濾波器220可以在其輸入端的電壓準位處於高準位時進行計數，並且在計數1024個時脈(即2秒)後，即計數結果大於2秒，濾波器210才將其輸出端的電壓準位切換為高準位，以表示計算機10發生裝置檢查錯誤且經過2秒後未處理的情況。但在其他實施例中，上述的時脈信號CLK2的頻率及計數的時脈可依據本領域通常知識者自行調整，只要濾波器220為過濾一較長時間況即可。

當第二濾波器220的輸出端的電壓準位切換為高準位時，則第三反相器N3的輸出端的電壓準位會切換為低準位(亦即裝置錯誤參考信號MCERR_RST設置為低準位)，代表發生裝置檢查錯誤且經過2秒的時間，此時計算機系統10須進行重啟，以消除裝置檢查錯誤。

依據上述，在第一致命錯誤信號CATERR_1設置為低準位時，表示計算機系統10的第一處理器15_1發現內部錯誤或裝置檢查錯誤，若第一致命錯誤信號CATERR_1為內部錯誤信號IERR#，則會經過第一反相器N1、第一濾波器210及第二反相器N2產生內部錯誤重置信號IERR_RST告知南橋晶片13，以控制南橋晶片13進行計算機系統10的重啟，其中上述第一致命錯誤信號CATERR_1設置為低準位至計算機系統10的重啟的時間為一短暫的時間(一般為幾百奈秒)。而計算機10在重啟時會將系統重置信號SRST設置為低準位，表示系統已重啟來消除錯誤，並且RS正反器FF1的正輸出端Q會切換為低準位以重置第二濾波器220的運作。

反之，在第一致命錯誤信號CATERR_1設置為低準位且經過120奈秒後，則表示致命錯誤信號CATERR_1為裝置檢查錯誤信號MCERR#。此時，會經過RS正反器FF1、第二濾波器220及第三反相器N3產生裝置錯誤重置信號MCERR_RST告知南橋晶片13，以控制南橋晶片13進行計算機系統10的重啟。

然而，在發現裝置檢查錯誤MCERR#後計算機10可能仍可以運作，因此在南橋晶片13到接收裝置錯誤重置信號MCERR_RST之前，計算機10的作業系統仍可透過系統晶片(例如南橋晶片13或基板管理控制器11)得知錯誤的發生，並且於得知錯誤後進行計算機10重啟。

圖3為依據本發明另一實施例的計算機系統的系統方塊示意圖。請參照圖1及圖3，在本實施例中，計算機系統10’更包括至少一第二處理器(如15_2)。每一第二處理器(如15_2)輸出對應的第二致命錯誤信號(如CATERR_2)。而錯誤檢測電路100’更耦接於上述第二處理器(如15_2)，以接收上述第二處理器(如15_2)所輸出的第二致命錯誤信號(如CATERR_2)，並依據上述第二致命錯誤信號(如CATERR_2)輸出對應的第二致命錯誤參考信號(如CATERR_REF_2e)以及內部錯誤重置信號IERR_RST或裝置錯誤重置信號MCERR_RST。

在本實施例中，錯誤檢測電路100’於第一致命錯誤參考信號CATERR_REF_1切換為低準位時輸出第一致命錯誤參考信號CATERR_REF_1至基板管理控制器11。錯誤檢測電路100’於上述第二致命錯誤信號(如CATERR_2)其中之一切換為低準位時輸出對應的第二致命錯誤參考信號(如CATERR_REF_2)至基板管理控制器11。而基板管理控制器11依據第一致命錯誤參考信號CATERR_REF_1及上述第二致命錯誤參考信號(如CATERR_REF_2)將致命錯誤事件記錄於日誌檔(Log)中。

錯誤檢測電路100’於第一致命錯誤信號CATERR_1及上述第二致命錯誤參考信號(如CATERR_REF_2)的其中之一切換為低準位且維持超過120奈秒時輸出內部錯誤重置信號IERR_RST至南橋晶片13，並且錯誤檢測電路100’於第一致命錯誤信號CATERR_1及上述第二致命錯誤參考信號(如CATERR_REF_2)的其中之一切換為低準位且經過2秒時輸出裝置錯誤重置信號MCERR_RST至南橋晶片13。

此外，南橋晶片13更耦接上述第二處理器(如15_2)以接收上述第二致命錯誤信號(如CATERR_2)，並且南橋晶片13於第一致命錯誤信號CATERR_1及上述第二致命錯誤信號(如CATERR_2)的其中之一切換為低準位且維持超過120奈秒時致能系統重置信號SRST以重啟計算機系統10。

進一步來說，錯誤檢測電路100’更包括至少一第二內部錯誤檢測單元(如310_1)、至少一第二裝置錯誤檢測單元(如320_1)及邏輯運算單元330。而第一內部錯誤檢測單元110及第一裝置錯誤檢測單元120的運作與上述相同，但在此第一內部錯誤檢測單元110及第一裝置錯誤檢測單元120分別輸出第一內部錯誤參考信號IERR_REF_1及第一裝置錯誤參考信號MCERR_REF_1。

上述第二內部錯誤檢測單元(如310_1)及上述第二裝置錯誤檢測單元(如320_1)分別耦接對應的第二處理器(如15_2)以接收對應的第二致命錯誤信號(如CATERR_2)。每一第二內部錯誤檢測單元(如310_1)於對應的第二致命錯誤信號(如CATERR_2)切換為低準位且維持超過120奈秒時輸出對應的第二內部錯誤參考信號(如IERR_REF_2)。每一第二裝置錯誤檢測單元(如320_1)於對應的第二致命錯誤信號(如CATERR_2)切換為低準位時輸出對應的第二致命錯誤參考信號(如CATERR_REF_2)，並且於對應的第二致命錯誤信號(如CATERR_1)切換為低準位且經過2秒時輸出對應的第二裝置錯誤參考信號(如MCERR_REF_2)。

邏輯運算單元330耦接第一內部錯誤檢測單元120及上述第二內部錯誤檢測單元(如310_1)，以接收第一內部錯誤參考信號IERR_REF_1及上述第二內部錯誤參考信號(如IERR_REF_2)第一裝置錯誤參考信號MCERR_REF_1及上述第二裝置錯誤參考信號(如MCERR_REF_2)。當邏輯運算單元330接收到第一內部錯誤參考信號IERR_REF_1及上述第二內部錯誤參考信號(如IERR_REF_2)的其中之一時，則邏輯運算單元330依據所接收到的內部錯誤參考信號輸出內部錯誤重置信號ERR_RST至南橋晶片13。當邏輯運算單元330接收到第一裝置錯誤參考信號MCERR_REF_1及上述第二裝置錯誤參考信號(如MCERR_REF_2)的其中之一時，則邏輯運算單元330依據所接收到到裝置錯誤參考信號輸出裝置錯誤重置信號MCERR_RST至南橋晶片13。

圖4為圖3依據本發明一實施例的信號處理電路的電路示意圖。請參照圖2至圖4，在本實施例中，錯誤檢測電路100’為包括第一內部錯誤檢測單元110、第一裝置錯誤檢測單元120、一個第二內部錯誤檢測單元310_1、一個第二裝置錯誤檢測單元320_1及邏輯運算單元330，其中第一內部錯誤檢測單元110及第一裝置錯誤檢測單元120的電路結構與上述相同，但在本實施例中，第二反相器N2為輸出第一內部錯誤參考信號IERR_REF_1，第三反相器N3為輸出第一裝置錯誤參考信號MCERR_REF_1。第二內部錯誤檢測單元310_1包括第一反相器N4、第一濾波器410及第二反相器N5。第二裝置錯誤檢測單元320_1包括RS正反器FF2、第二濾波器420及第三反相器N6。邏輯運算單元330包括第一及閘A1及第二及閘A2。

第二內部錯誤檢測單元310_1的運作方式相似於第一內部錯誤檢測單元110，亦即第一反相器N4相似於第一反相器N1，第一濾波器410相似於第一濾波器210，第二反相器N5相似於第二反相器N2。第二裝置錯誤檢測單元320_1的運作方式相似於第一裝置錯誤檢測單元120，亦即RS正反器FF2相似於RS正反器FF1、第二濾波器420相似於第二濾波器220，第三正反器N6相似於第三正反器N3。其中，第一反相器N4的輸入端及RS正反器FF2的設置輸入端接收第二致命錯誤信號CATERR_2，第二反相器N5的輸出端輸出第二內部錯誤參考信號IERR_REF_2，第三反相器N6為輸出第二裝置錯誤參考信號MCERR_REF_2。

第一及閘A1的第一輸入端A1A耦接第二反相器N2的輸出端以接收第一內部錯誤參考信號IERR_REF_1，閘A1的第二輸入端A1B耦接第二反相器N5的輸出端以接收第二內部錯誤參考信號IERR_REF_2，第一及閘A1的輸出端輸出內部錯誤重置信號IERR_RST。第二及閘A2的第一輸入端A2A耦接第三反相器N3的輸出端以接收第一裝置錯誤參考信號MCERR_REF_1，第二及閘A2的第二輸入端A2B耦接第三反相器N6的輸出端以接收第二裝置錯誤參考信號MCERR_REF_2，第二及閘A2的輸出端輸出裝置錯誤重置信號MCERR_RST。

綜上所述，本發明實施例的計算機系統，可於第一致命錯誤信號或第二致命錯誤信號的其中之一形成負脈波且脈波寬度大於120奈秒時，輸出內部錯誤重置信號。並且，可於第一致命錯誤信號或第二致命錯誤信號的其中之一形成脈波寬度等於120奈秒的負脈波且經過2秒時，輸出裝置錯誤重置信號。藉此，透過錯誤檢測電路可區隔致命錯誤信號的錯誤信息並在對應的時間後提供對應的重置信號。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、10’．．．計算機系統

11．．．基板管理控制器

13．．．南橋晶片

15_1．．．第一處理器

15_2．．．第二處理器

100、100’．．．錯誤檢測電路

110．．．第一內部錯誤檢測單元

120．．．第一裝置錯誤檢測單元

210、410．．．第一濾波器

220、420．．．第二濾波器

310_1．．．第二內部錯誤檢測單元

320_2．．．第二裝置錯誤檢測單元

330．．．邏輯運算單元

A1．．．第一及閘

A2．．．第二及閘

A1A、A2A．．．第一輸入端

A1B、A2B．．．第二輸入端

CATERR_1．．．第一致命錯誤信號

CATERR_2．．．第二致命錯誤信號

CATERR_REF_1．．．第一致命錯誤參考信號

CATERR_REF_2．．．第二致命錯誤參考信號

CLK1、CLK2．．．時脈信號

FF1、FF2．．．RS正反器

IERR_REF_1．．．第一內部錯誤參考信號

CATERR_REF_2．．．第二內部錯誤參考信號

IERR_RST．．．內部錯誤重置信號

MCERR_RST．．．裝置錯誤重置信號

MCERR_REF_1．．．第一裝置錯誤參考信號

MCERR_REF_2．．．第二裝置錯誤參考信號

N1、N4．．．第一反相器

N2、N5．．．第二反相器

N3、N6．．．第三反相器

SRST．．．系統重置信號

圖1為依據本發明一實施例的計算機系統的系統方塊示意圖。

圖2為圖1依據本發明一實施例的信號處理電路的電路示意圖。

圖3為依據本發明另一實施例的計算機系統的系統方塊示意圖。

圖4為圖3依據本發明一實施例的信號處理電路的電路示意圖。

10．．．計算機系統

11．．．基板管理控制器

13．．．南橋晶片

15_1．．．第一處理器

100．．．錯誤檢測電路

110．．．第一內部錯誤檢測單元

120．．．第一裝置錯誤檢測單元

CATERR_1．．．第一致命錯誤信號

CATERR_REF_1．．．第一致命錯誤參考信號

IERR_RST．．．內部錯誤重置信號

MCERR_RST．．．裝置錯誤重置信號

SRST．．．系統重置信號

Claims (9)

1. 一種計算機系統，包括：一第一處理器，輸出一第一致命錯誤信號；一錯誤檢測電路，耦接該第一處理器，以接收該第一致命錯誤信號，該錯誤檢測電路於該第一致命錯誤信號切換為一第一準位且維持超過一第一預設時間時，輸出一內部錯誤重置信號，該錯誤檢測電路於該第一致命錯誤信號切換為該第一準位且經過一第二預設時間時，輸出一裝置錯誤重置信號，其中該第二預設時間遠大於該第一預設時間；一南橋晶片，耦接該錯誤檢測電路，並依據該內部錯誤重置信號或該裝置錯誤重置信號重啟該計算機系統；以及一基板管理控制器，且該錯誤檢測電路於該第一致命錯誤信號切換為該第一準位輸出一第一致命錯誤參考信號至該基板管理控制器，而該基板管理控制器依據該第一致命錯誤參考信號將一致命錯誤事件記錄於一日誌檔中。
2. 如申請專利範圍第1項所述之計算機系統，其中當該南橋晶片依據該內部錯誤重置信號或該裝置錯誤重置信號重啟該計算機系統時，致能一系統重置信號。
3. 如申請專利範圍第2項所述之計算機系統，其中該錯誤檢測電路包括：一第一內部錯誤檢測單元，耦接該第一處理器以接收該第一致命錯誤信號，該第一內部錯誤檢測單元於該第一 致命錯誤信號切換為該第一準位且維持超過該第一預設時間時，輸出該內部錯誤重置信號；以及一第一裝置錯誤檢測單元，耦接該第一處理器以接收該第一致命錯誤信號，該第一裝置錯誤檢測單元於該第一致命錯誤信號切換為該第一準位且經過該第二預設時間時，輸出該裝置錯誤重置信號，並且該第一裝置錯誤檢測單元於該第一致命錯誤信號切換為該第一準位時輸出該第一致命錯誤參考信號。
4. 如申請專利範圍第3項所述之計算機系統，其中該第一內部錯誤檢測單元包括：一第一反相器，該第一反相器的輸入端耦接該第一處理器以接收該第一致命錯誤信號；一第一濾波器，該第一濾波器的輸入端耦接該第一反相器的輸出端，當該第一濾波器的輸入端的電壓準位為一第二準位且維持超過該第一預設時間時，切換該第一濾波器的輸出端的電壓準位為該第二準位；以及一第二反相器，該第二反相器的輸入端耦接該第一濾波器的輸出端，該第二反相器的輸出端輸出該內部錯誤重置信號。
5. 如申請專利範圍第4項所述之計算機系統，其中該第一濾波器於其輸入端的電壓準位為該第二準位時，依據一第一時脈信號進行計數，並且於計數結果大於該第一預設時間時，該第一濾波器切換其輸出端的電壓準位為該第二準位。
6. 如申請專利範圍第4所述之計算機系統，其中該第一裝置錯誤檢測單元包括：一正反器，具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端，該正反器的該第一輸入端耦接該第一處理器以接收該第一致命錯誤信號，該正反器的該第二輸入端耦接該系統重置信號，該正反器的該第二輸出端耦接該基板管理控制器以輸出該第一致命錯誤參考信號；一第二濾波器，該第二濾波器的輸入端耦接該正反器的該第一輸出端，當該第二濾波器的輸入端的電壓準位為該第二準位且維持超過該第二預設時間時，切換該第二濾波器的輸出端的電壓準位為該第二準位；以及一第三反相器，該第三反相器的輸入端耦接該第二濾波器的輸出端，該第三反相器的輸出端輸出該裝置錯誤重置信號。
7. 如申請專利範圍第6項所述之計算機系統，其中該第二濾波器於其輸入端的電壓準位為該第二準位時，依據一第二時脈信號進行計數，並且於計數結果大於該第二預設時間時，該第二濾波器切換其輸出端的電壓準位為該第二準位。
8. 如申請專利範圍第2項所述之計算機系統，更包括至少一第二處理器，用以輸出至少一第二致命錯誤信號，該錯誤檢測電路更耦接上述第二處理器，以接收上述第二致命錯誤信號，該錯誤檢測電路於該第一致命錯誤信號及 上述第二致命錯信號的其中之一切換為該第一準位且維持超過該第一預設時間時，輸出該內部錯誤重置信號，該錯誤檢測電路於該第一致命錯誤信號及上述第二致命錯信號的其中之一切換為該第一準位且經過該第二預設時間時，輸出該裝置錯誤重置信號。
9. 如申請專利範圍第2項所述之計算機系統，其中該南橋晶片更耦接該第一處理器，並且於該第一致命錯誤信號切換為該第一準位且維持超過該第一預設時間時，致能該系統重置信號以使該計算機系統重啟。