WO2022168291A1 - ウォッチドッグタイマ装置 - Google Patents

ウォッチドッグタイマ装置 Download PDF

Info

Publication number
WO2022168291A1
WO2022168291A1 PCT/JP2021/004482 JP2021004482W WO2022168291A1 WO 2022168291 A1 WO2022168291 A1 WO 2022168291A1 JP 2021004482 W JP2021004482 W JP 2021004482W WO 2022168291 A1 WO2022168291 A1 WO 2022168291A1
Authority
WO
WIPO (PCT)
Prior art keywords
mode
timeout
count
wdt
clear request
Prior art date
Application number
PCT/JP2021/004482
Other languages
English (en)
French (fr)
Inventor
直彦 下山
Original Assignee
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気株式会社 filed Critical サンケン電気株式会社
Priority to CN202180064535.3A priority Critical patent/CN116249968A/zh
Priority to JP2022579284A priority patent/JPWO2022168291A1/ja
Priority to PCT/JP2021/004482 priority patent/WO2022168291A1/ja
Publication of WO2022168291A1 publication Critical patent/WO2022168291A1/ja
Priority to US18/191,298 priority patent/US20230236914A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]

Definitions

  • the present invention relates to a watchdog timer device that monitors abnormalities in monitored devices such as microcomputers and CPUs.
  • a watchdog timer device is used as an electronic device that monitors the operating status of monitoring target devices such as microcomputers and CPUs installed in the system.
  • the watchdog timer device counts the set timeout period, it determines that the operation of the monitored device is abnormal, and outputs a reset signal for restarting the monitored device. Therefore, in a normal operating state, the monitored device outputs a clear signal for clearing the count of the watchdog timer device before the timeout period elapses, thereby preventing output of the reset signal.
  • Patent Document 1 proposes a watchdog timer device that generates an NMI (Non-maskable interrupt) interrupt at the first timeout and outputs a reset signal at the second timeout.
  • NMI Non-maskable interrupt
  • an information flag indicating that an NMI has occurred is set, and an abnormal state in the NMI interrupt handling when the software is in an infinite loop state caused by a failure of the hardware of the system on which the processor is mounted or an error in the program. processor failures can be detected and repaired.
  • the first method of generating an NMI interrupt and the second method of outputting a reset signal are executed by the same logic, and there is a problem that each method cannot be optimized individually. there were.
  • the first time-out period for monitoring the operating state of the monitored device differs from the time (second time-out time) required for analysis of the cause of the runaway of the monitored device and for stop/recovery processing.
  • the same timeout period is set for the first and second times.
  • An object of the present invention is to solve the above problems of the prior art and to provide a watchdog timer device capable of optimizing the interrupt generation method and the reset generation method.
  • the watchdog timer device of the present invention monitors the operating state of a device to be monitored, and generates an interrupt instructing the device to be monitored to perform recovery processing upon timeout, and the recovery processing executed by the device to be monitored. and a second mode for generating a reset that restarts the monitored device upon timeout, wherein the method determines timeout in the first mode; It is characterized by executing a method that determines a timeout with a different logic.
  • a method for generating an interrupt and a method for generating a reset are used to monitor the operating state of the monitored device 10, analyze the cause of the runaway of the monitored device 10, and perform recovery such as stop/return processing. There is an effect that each can be optimized in correspondence with the processing.
  • FIG. 1 is a configuration diagram showing a configuration example of an embodiment of a watchdog timer device according to the present invention
  • FIG. 2 is a timing chart for explaining the counting operation of the watchdog timer device shown in FIG. 1
  • 2 is a timing chart for explaining the counting operation of the watchdog timer device shown in FIG. 1
  • 2 is a timing chart for explaining the counting operation of the watchdog timer device shown in FIG. 1;
  • a watchdog timer device 1 (hereinafter referred to as a WDT device 1) monitors the operating state of a monitoring target device 10 such as a microcomputer or a CPU, and causes the monitoring target device 10 to analyze the cause of runaway at timeout.
  • a watchdog timer mode (hereinafter referred to as a WDT mode) that generates an interrupt instructing a recovery process such as a process or a stop/return process, and a recovery process executed by the monitored device 10 are monitored, and the monitored device 10 is restarted by a timeout.
  • a reset timer mode (hereinafter referred to as RT mode) that generates a reset to restart the electronic device.
  • the WDT device 1 includes a count value reception unit 2, a counter 3, and a mode setting unit 4, as shown in FIG.
  • the WDT device 1 is composed of, for example, a semiconductor integrated circuit in which each circuit (the count value reception unit 2, the counter 3, and the mode setting unit 4) is integrated with a semiconductor.
  • the count value reception unit 2 includes a storage circuit such as a register, and stores a count timeout count value A (CTOA) as an initial count value in the WDT mode and a count timeout count B (CTOB) as an initial count value in the RT mode. are received from the monitored device 10 and held. CTOA and CTOB may be received from a host device other than the monitoring target device 10 or an external device.
  • COA count timeout count value A
  • COB count timeout count B
  • the counter 3 When the count enable (CNTE) is asserted (High) from the monitored device 10, the counter 3 counts down from the initial value based on an internal or external clock signal (divided clock signal). Then, the counter 3 determines that a timeout has occurred when the count value becomes "0" without a count clear request being input from the monitoring target device 10 during down-counting.
  • the counter 3 In the WDT mode, the counter 3 counts down with CTOA as an initial value, and when the count value reaches "0", it determines that a timeout has occurred in the WDT mode, and an interrupt instructs the monitored device 10 to perform recovery processing. Outputs a signal (Interrupt).
  • the interrupt should be output as an NMI (Non-maskable interrupt) interrupt, so CTOA is a value that defines the timeout period in WDT mode.
  • CTOB is a value that defines the timeout period in RT mode.
  • the monitored device 10 executes arithmetic processing according to a predetermined program. During normal operation, the monitored device 10 periodically outputs a count clear request CCRA to the WDT device 1 at intervals shorter than the timeout period defined by CTOA. In the WDT mode, when a count clear request CCRA is input from the monitored device 10 during down-counting, the counter 3 clears the count value, resets CTOA to the initial value, and down-counts. As a result, when the monitored device 10 is operating normally, the WDT device 1 does not generate an interrupt due to timeout in the WDT mode.
  • the monitored device 10 executes recovery processing, and outputs a count clear request CCRB when the recovery processing ends.
  • the mode transitions to the WDT mode, and the counter 3 clears the count value, sets CTOA to the initial value, and performs down-counting. Accordingly, by setting the timeout time defined by CTOB to be longer than the time required for recovery processing by the monitoring target device 10, when the recovery processing by the monitoring target device 10 itself is normally executed, the WDT device 1 will return to RT. Timeout does not cause a reset in mode.
  • the count clear request CCRA and the count clear request CCRB output from the monitored device 10 to the WDT device 1 are defined in different ways, the count clear request CCRB being ignored in the WDT mode and the count clear request CCRA being ignored in the RT mode. be done. For example, when the counter 3 clears the count value by writing a fixed value to a predetermined address, the address to which the fixed value is written and the fixed value to be written are changed between the count clear request CCRA and the count clear request CCRB. Also, when a value calculated from a key value is written, when the counter 3 clears the count value, the calculation formula is changed between the count clear request CCRA and the count clear request CCRB. Furthermore, a dedicated flag may be set upon transition to the RT mode, and the counter 3 may ignore the count clear request CCRA unless the dedicated flag is cleared.
  • the mode setting unit 4 sets the mode state to the WDT mode in the initial state, and when the interrupt is output from the counter 3 to the monitored device 10 when the WDT mode is set, the monitoring target device 10 transits to the RT mode.
  • the mode setting unit 4 causes the mode to transition to the WDT mode.
  • the mode setting unit 4 for example, provides a reset timer flag (RTMF) that can be referred to by the monitoring target device 10, sets RTMF to "0 (Low)” in WDT mode, and sets RTMF to "1 (High)” in RT mode. Set each.
  • RTMF reset timer flag
  • the counting operation of the WDT device 1 shown in FIG. 2 indicates a state in which the monitored device 10 is operating normally.
  • the count value receiving unit 2 of the WDT device 1 receives and holds CTOA (0x00000200) counted in WDT mode and CTOB (0x00000100) counted in RT mode from the monitored device 10 or other external device.
  • the mode setting unit 4 sets the mode state to the WDT mode in the initial state, and sets the RTMF to "0".
  • the counter 3 sets CTOA (0x00000200) as an initial value for counting in the WDT mode, and at time t12
  • the monitored device 10 asserts (high) CNTE, it starts down-counting.
  • the monitored device 10 periodically outputs a count clear request CCRA to the WDT device 1 at intervals shorter than the timeout period defined by CTOA. Therefore, before the count value becomes (0x00000000), the count clear request CCRA is input from the monitored device 10 (time t 13 , t 15 , t 16 , t 17 ), and the counter 3 clears the count value to CTOA. Count down with (0x00000200) as the initial value. As a result, when the monitored device 10 is operating normally, the WDT device 1 does not generate an interrupt due to timeout in the WDT mode, and the monitored device 10 continues to operate.
  • the counting operation of the WDT device 1 shown in FIG. 3 shows a state in which an interrupt is generated due to a timeout in the WDT mode, and the WDT device 1 has returned to normal operation by subsequent recovery processing. Until time t13, the counting operation of the WDT device 1 shown in FIG. 2 is the same.
  • the counter 3 determines that a timeout has occurred, and performs monitoring.
  • An interrupt signal (Interrupt) for instructing recovery processing to the target device 10 is output.
  • Interrupt When Interrupt is input, the monitored device 10 executes recovery processing.
  • the mode setting unit 4 transitions the mode state to the RT mode, sets RTMF to "1", and the counter 3 clears the count value, sets CTOB (0x00000100) to the initial value, and counts down.
  • CTOB is set independently of CTOA, and may be a value larger than CTOA.
  • the monitored device 10 outputs a count clear request CCRB .
  • the mode setting unit 4 changes the mode state to the WDT mode, sets RTMF to "0", and the counter 3 , clears the count value, sets CTOA (0x00000200) to the initial value, and performs down-counting.
  • the WDT device 1 will return to RT. Timeout does not cause a reset in mode. Even if the count clear request CCRA is output from the monitored device 10 at time t22, the count clear request CCRA is ignored in the RT mode, and the counter 3 continues down-counting.
  • the count clear request CCRA is input from the monitored device 10 (time t23, t24), and the counter 3 clears the count value to CTOA ( 0x00000200 ). ) is set to the initial value, and count down.
  • the counting operation of the WDT device 1 shown in FIG. 4 shows a state in which an interrupt is generated due to a timeout in the WDT mode, and a reset is generated due to a subsequent timeout in the RT mode. Until time t21 , the counting operation of the WDT device 1 shown in FIG. 3 is the same.
  • the counter 3 determines that a timeout has occurred, and performs monitoring.
  • a reset signal (Reset) for restarting the target device 10 is output. As a result, the monitoring target device 10 is restored by restarting.
  • the WDT mode (first mode) in which the operating state of the monitored device 10 is monitored and an interrupt instructing the monitored device 10 to perform recovery processing is generated upon timeout;
  • a watchdog timer device 1 having an RT mode (second mode) for monitoring recovery processing executed by a monitoring target device 10 and generating a reset for restarting the monitoring target device 10 upon timeout, wherein the watchdog timer device 1 has a WDT mode.
  • a method for determining timeout and a method for determining timeout in RT mode are executed with different logic.
  • a method for generating an interrupt and a method for generating a reset are combined into monitoring of the operating state of the monitored device 10, analysis of the cause of the runaway of the monitored device 10, and recovery processing such as stop/return processing. can be optimized accordingly.
  • the present embodiment accepts and holds CTOA (first mode count value) that defines the first timeout period in WDT mode, and CTOB (second mode count value) that defines the second timeout period in RT mode.
  • a count value receiving unit 2 that receives and holds a count value), and in the WDT mode, a count clear request CCRA (first count clear request) is not input from the monitored device 10, and a down count with CTOA as an initial value is performed.
  • the count value becomes "0" when the first timeout period elapses
  • a timeout is determined, and in the RT mode, CTOB is executed without inputting a count clear request CCRB (second count clear request) from the monitored device 10.
  • a mode setting unit 4 is provided for transitioning to the RT mode, and transitioning to the WDT mode upon input of the count clear request CCRB in the RT mode.
  • the count clear request CCRA and the count clear request CCRB are defined in different ways, and the count clear request CCRA is ignored in RT mode.
  • Watchdog timer device (WDT device) 2 count value receiving unit 3 counter 4 mode setting unit 10 monitored device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

割り込みを発生するメソッドと、リセットを発生するメソッドとをそれぞれ最適化することができるウォッチドッグタイマ装置を提供することにある。　ＣＴＯＡとＣＴＯＢとを受け付けて保持するカウント値受付部（２）と、ＷＤＴモードではカウントクリア要求ＣＣＲＡが入力されることなく、ＣＴＯＡを初期値とするダウンカウントでカウント値が「０」になるとタイムアウトを判定すると共に、ＲＴモードではカウントクリア要求ＣＣＲＢが入力されることなく、ＣＴＯＢを初期値とするダウンカウントでカウント値が「０」になるとタイムアウトを判定するカウンタ（３）と、初期状態ではＷＤＴモードに設定し、ＷＤＴモードでのタイムアウトの判定によってＲＴモードに遷移させ、ＲＴモードでのカウントクリア要求ＣＣＲＢの入力によってＷＤＴモードに遷移させるモード設定部（４）と、を備える。

Description

ウォッチドッグタイマ装置
　本発明は、マイクロコンピュータ、ＣＰＵ等の監視対象装置の異常を監視するウォッチドッグタイマ装置に関する。
　システムに搭載されたマイクロコンピュータ、ＣＰＵ等の監視対象装置の動作状態を監視する電子デバイスとして、ウォッチドッグタイマ装置が用いられている。ウォッチドッグタイマ装置は、設定されたタイムアウト時間をカウントすると、監視対象装置の動作に異常が生じていると判定し、監視対象装置を再起動させるリセット信号を出力する。従って、監視対象装置は、正常な動作状態において、ウォッチドッグタイマ装置のカウントをクリアさせるクリア信号をタイムアウト時間が経過する前に出力し、リセット信号の出力を防止する。
　また、特許文献１では、１回目のタイムアウトではＮＭＩ（Non-maskable interrupt）割り込みを発生させ、２回目のタイムアウトの発生でリセット信号を出力するウォッチドッグタイマ装置が提案されている。これにより、ＮＭＩが発生したことを示す情報のフラグを設定し、ＮＭＩ割り込み処理で、プロセッサを搭載したシステムのハードウェアの故障またはプログラムのエラーに起因するソフトウェアの無限ループ状態の時の異常な状態のプロセッサの障害を検出し、修復を行うことができる。
韓国特許公開第１０－２００６－００６１００９号公報
　しかしながら、従来技術では、ＮＭＩ割り込みを発生する１回目のメソッドと、リセット信号を出力する２回目のメソッドとが同じロジックで実行され、それぞれのメソッドを個別に最適化することができないという問題点があった。
　すなわち、監視対象装置の動作状態を監視する１回目のタイムアウト時間と、監視対象装置の暴走の原因の解析や停止・復帰処理に必要な時間（２回目のタイムアウト時間）は異なるが、従来技術では、１回目と２回目とで同じタイムアウト時間に設定されている。
　また、従来技術では、１回目と２回目のカウントが同じクリア信号でクリアされるため、監視対象装置が１回目のＮＭＩ割り込みを受け付けずに動作を継続している場合に、復帰処理を行わずにクリア信号が出力されてしまうとリセットが発生しなくなるという問題点があった。
　本発明の目的は、従来技術の上記問題を解決し、割り込みを発生するメソッドと、リセットを発生するメソッドとをそれぞれ最適化することができるウォッチドッグタイマ装置を提供することにある。
　本発明のウォッチドッグタイマ装置は、監視対象装置の動作状態を監視し、タイムアウトで前記監視対象装置にリカバリー処理を指示する割り込みを発生する第１モードと、前記監視対象装置が実行する前記リカバリー処理を監視し、タイムアウトで前記監視対象装置を再起動させるリセットを発生する第２モードとを備えたウォッチドッグタイマ装置であって、前記第１モードでタイムアウトを判定するメソッドと、前記第２モードでタイムアウトを判定するメソッドとを異なるロジックで実行することを特徴とする。
　本発明によれば、割り込みを発生するメソッドと、リセットを発生するメソッドとを、監視対象装置１０の動作状態の監視と、監視対象装置１０の暴走の原因の解析や停止・復帰処理等のリカバリー処理とに対応させてそれぞれ最適化することができるという効果を奏する。
本発明に係るウォッチドッグタイマ装置の実施の形態の構成例を示す構成図である。 図１に示すウォッチドッグタイマ装置のカウント動作を説明するタイミングチャートである。 図１に示すウォッチドッグタイマ装置のカウント動作を説明するタイミングチャートである。 図１に示すウォッチドッグタイマ装置のカウント動作を説明するタイミングチャートである。
　以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。
　本実施の形態のウォッチドッグタイマ装置１（以下、ＷＤＴ装置１と称す）は、マイクロコンピュータ、ＣＰＵ等の監視対象装置１０の動作状態を監視し、タイムアウトで
監視対象装置１０に暴走の原因の解析処理や停止・復帰処理等のリカバリー処理を指示する割り込みを発生するウォッチドッグタイマモード（以下、ＷＤＴモードと称す）と、監視対象装置１０が実行するリカバリー処理を監視し、タイムアウトで監視対象装置１０を再起動させるリセットを発生するリセットタイマモード（以下、ＲＴモードと称す）とを備えた電子デバイスである。
　ＷＤＴ装置１は、図１を参照すると、カウント値受付部２と、カウンタ３と、モード設定部４とを備えている。ＷＤＴ装置１は、例えば、各回路（カウント値受付部２、カウンタ３及びモード設定部４）が半導体にて集積化された半導体集積回路により構成されている。
　カウント値受付部２は、レジスタ等の記憶回路を備え、ＷＤＴモードでカウントの初期値とするカウントタイムアウトカウント値Ａ（ＣＴＯＡ）と、ＲＴモードでカウントの初期値とするカウントタイムアウトカウントＢ（ＣＴＯＢ）とを監視対象装置１０から受け付けて保持する。なお、ＣＴＯＡ及びＣＴＯＢは、監視対象装置１０以外の上位装置や外部装置から受け付けるようにしても良く、
　カウンタ３は、監視対象装置１０からのカウントイネーブル（ＣＮＴＥ）のアサ―ト（Ｈｉｇｈ）で、内部もしくは外部のクロック信号（分周クロック信号）に基づいて、初期値からダウンカウントを行う。そして、カウンタ３は、ダウンカウント中に監視対象装置１０からカウントクリア要求が入力されることなく、カウント値が「０」になるとタイムアウトが発生したと判定する。
　ＷＤＴモードにおいて、カウンタ３は、ＣＴＯＡを初期値としてダウンカウントを行い、カウント値が「０」になるとＷＤＴモードでのタイムアウトが発生したと判定して、監視対象装置１０にリカバリー処理を指示する割り込み信号（Ｉｎｔｅｒｒｕｐｔ）を出力する。ｉｎｔｅｒｒｕｐｔは、ＮＭＩ（Non-maskable interrupt）割り込みとして出力すると良い、従って、ＣＴＯＡは、ＷＤＴモードにおけるタイムアウト時間を規定する値となる。
　ＲＴモードにおいて、カウンタ３は、ＣＴＯＢを初期値としてダウンカウントを行い、カウント値が「０」になるとＲＴモードでのタイムアウトが発生したと判定して、監視対象装置１０を再起動させるリセット信号（Ｒｅｓｅｔ）を出力する。従って、ＣＴＯＢは、ＲＴモードにおけるタイムアウト時間を規定する値となる。
　監視対象装置１０は、所定のプログラムに従った演算処理を実行する。監視対象装置１０は、正常動作時には、ＷＤＴ装置１に対してＣＴＯＡで規定されるタイムアウト時間よりも短い間隔でカウントクリア要求ＣＣＲＡを定期的に出力する。ＷＤＴモードにおいて、カウンタ３は、ダウンカウント中に監視対象装置１０からカウントクリア要求ＣＣＲＡが入力されると、カウント値をクリアしてＣＴＯＡを初期値にしてダウンカウントを行う。これにより、監視対象装置１０が正常動作している状態では、ＷＤＴ装置１がＷＤＴモードにおいてタイムアウトで割り込みを発生することがない。
　また、監視対象装置１０は、ＷＤＴ装置１からＩｎｔｅｒｒｕｐｔが入力されると、リカバリー処理を実行し、リカバリー処理が終了するとカウントクリア要求ＣＣＲＢを出力する。ＲＴモードにおいて、ダウンカウント中に監視対象装置１０からカウントクリア要求ＣＣＲＢが入力されると、ＷＤＴモードに遷移し、カウンタ３は、カウント値をクリアしてＣＴＯＡを初期値にしてダウンカウントを行う。これにより、ＣＴＯＢで規定されるタイムアウト時間を監視対象装置１０がリカバリー処理に要する時間よりも長く設定することで、監視対象装置１０自体によるリカバリー処理を正常に実行されると、ＷＤＴ装置１がＲＴモードにおいてタイムアウトでリセットを発生することがない。
　監視対象装置１０からＷＤＴ装置１に出力されるカウントクリア要求ＣＣＲＡとカウントクリア要求ＣＣＲＢとは、異なる方法で定義され、ＷＤＴモードにおいてカウントクリア要求ＣＣＲＢは無視され、ＲＴモードにおいてカウントクリア要求ＣＣＲＡは無視される。例えば、所定のアドレスに固定値を書き込むことで、カウンタ３がカウント値をクリアする場合、カウントクリア要求ＣＣＲＡとカウントクリア要求ＣＣＲＢとで固定値を書き込むアドレスや書き込む固定値を変える。また、鍵となる値から演算を行った値を書き込むと、カウンタ３がカウント値をクリアする場合、カウントクリア要求ＣＣＲＡとカウントクリア要求ＣＣＲＢとで演算式を変える。さらに、ＲＴモードに遷移すると専用のフラグがセットされ、その専用フラグをクリアしないと、カウンタ３はカウントクリア要求ＣＣＲＡを無視するようにしても良い。
　モード設定部４は、初期状態でモード状態をＷＤＴモードに設定し、ＷＤＴモード設定時にカウンタ３から監視対象装置１０にＩｎｔｅｒｒｕｐｔが出力されると、ＲＴモードに遷移させる。そして、モード設定部４は、ＲＴモード設定時に監視対象装置１０からカウンタ３にカウントクリア要求ＣＣＲＢが入力されると、ＷＤＴモードに遷移させる。
　モード設定部４は、例えば、監視対象装置１０が参照可能なリセットタイマフラグ（ＲＴＭＦ）を設け、ＷＤＴモードではＲＴＭＦを「０（Ｌｏｗ）」に、ＲＴモードではＲＴＭＦを「１（Ｈｉｇｈ）」にそれぞれ設定する。
　図２に示すＷＤＴ装置１のカウント動作は、監視対象装置１０が正常動作している状態を示すものである。
　まず、ＷＤＴ装置１のカウント値受付部２は、ＷＤＴモードでカウントするＣＴＯＡ（0x00000200）と、ＲＴモードでカウントするＣＴＯＢ（0x00000100）とを監視対象装置１０もしくは他の外部装置等から受け付けて保持する。また、モード設定部４は、初期状態でモード状態をＷＤＴモードに設定し、ＲＴＭＦを「０」に設定する。
　次に、時刻ｔ１１で監視対象装置１０からＷＤＴ装置１にカウントクリア要求ＣＣＲＡが出力されると、カウンタ３は、ＷＤＴモードでカウントする初期値としてＣＴＯＡ（0x00000200）をセットとし、時刻ｔ１２で監視対象装置１０がＣＮＴＥをアサ―ト（Ｈｉｇｈ）すると、ダウンカウントを開始する。
　監視対象装置１０は、正常動作時には、ＷＤＴ装置１に対してＣＴＯＡで規定されるタイムアウト時間よりも短い間隔でカウントクリア要求ＣＣＲＡを定期的に出力する。従って、カウント値が（0x00000000）になる前に監視対象装置１０からカウントクリア要求ＣＣＲＡが入力され（時刻ｔ１３、ｔ１５、ｔ１６、ｔ１７）、カウンタ３は、カウント値をクリアしてＣＴＯＡ（0x00000200）を初期値にしてダウンカウントを行う。これにより、監視対象装置１０が正常動作している状態では、ＷＤＴ装置１がＷＤＴモードにおいてタイムアウトで割り込みを発生することがなく、監視対象装置１０の動作が継続される。
　なお、時刻ｔ１４のようにカウントクリア要求ＣＣＲＢが監視対象装置１０から出力されても、ＷＤＴモードにおいてカウントクリア要求ＣＣＲＢは無視され、カウンタ３は、ダウンカウントを継続する。
　図３に示すＷＤＴ装置１のカウント動作は、ＷＤＴモードでのタイムアウトで割り込みを発生し、その後のリカバリー処理でＷＤＴ装置１が正常動作に復帰した状態を示すものである。時刻ｔ１３までは、図２に示すＷＤＴ装置１のカウント動作と同一である。
　ＷＤＴモードにおいて、ダウンカウント中に監視対象装置１０からカウントクリア要求ＣＣＲＡが入力されることなく、時刻ｔ２１でカウント値が（0x00000000）になると、カウンタ３は、タイムアウトが発生したと判定し、監視対象装置１０にリカバリー処理を指示する割り込み信号（Ｉｎｔｅｒｒｕｐｔ）を出力する。Ｉｎｔｅｒｒｕｐｔが入力されると、監視対象装置１０は、リカバリー処理を実行する。
　また、モード設定部４は、モード状態をＲＴモードに遷移させ、ＲＴＭＦを「１」に設定し、カウンタ３は、カウント値をクリアしてＣＴＯＢ（0x00000100）を初期値にしてダウンカウントを行う。なお、ＣＴＯＢは、ＣＴＯＡとは独立して設定されたものであり、ＣＴＯＡよりも大きい値であっても良い。
　次に、監視対象装置１０は、時刻ｔ２３でリカバリー処理が終了すると、カウントクリア要求ＣＣＲＢを出力する。ＲＴモードにおいて、ダウンカウント中に監視対象装置１０からカウントクリア要求ＣＣＲＢが入力されると、モード設定部４は、モード状態をＷＤＴモードに遷移させ、ＲＴＭＦを「０」に設定し、カウンタ３は、カウント値をクリアしてＣＴＯＡ（0x00000200）を初期値にしてダウンカウントを行う。
　これにより、ＣＴＯＢで規定されるタイムアウト時間を監視対象装置１０がリカバリー処理に要する時間よりも長く設定することで、監視対象装置１０自体によるリカバリー処理を正常に実行されると、ＷＤＴ装置１がＲＴモードにおいてタイムアウトでリセットを発生することがない。なお、時刻ｔ２２のようにカウントクリア要求ＣＣＲＡが監視対象装置１０から出力されても、ＲＴモードにおいてカウントクリア要求ＣＣＲＡは無視され、カウンタ３は、ダウンカウントを継続する。
　以降は、ＷＤＴモードでカウント値が（0x00000000）になる前に監視対象装置１０からカウントクリア要求ＣＣＲＡが入力され（時刻ｔ２３、ｔ２４）、カウンタ３は、カウント値をクリアしてＣＴＯＡ（0x00000200）を初期値にしてダウンカウントを行う。これにより、リカバリー処理後に監視対象装置１０が正常動作している状態では、ＷＤＴ装置１がＷＤＴモードにおいてタイムアウトで割り込みを発生することがなく、監視対象装置１０の動作が継続される。
　図４に示すＷＤＴ装置１のカウント動作は、ＷＤＴモードでのタイムアウトで割り込みを発生し、その後のＲＴモードでのタイムアウトでリセットを発生した状態を示すものである。時刻ｔ２１までは、図３に示すＷＤＴ装置１のカウント動作と同一である。
　ＲＴモードにおいて、ダウンカウント中に監視対象装置１０からカウントクリア要求ＣＣＲＢが入力されることなく、時刻ｔ３１でカウント値が（0x00000000）になると、カウンタ３は、タイムアウトが発生したと判定し、監視対象装置１０を再起動させるリセット信号（Ｒｅｓｅｔ）を出力する。これにより、再起動による監視対象装置１０の復旧が行われることになる。
　以上説明したように、本実施の形態によれば、監視対象装置１０の動作状態を監視し、タイムアウトで監視対象装置１０にリカバリー処理を指示する割り込みを発生するＷＤＴモード（第１モード）と、監視対象装置１０が実行するリカバリー処理を監視し、タイムアウトで監視対象装置１０を再起動させるリセットを発生するＲＴモード（第２モード）とを備えたウォッチドッグタイマ装置１であって、ＷＤＴモードでタイムアウトを判定するメソッドと、ＲＴモードでタイムアウトを判定するメソッドとを異なるロジックで実行する。
　この構成により、割り込みを発生するメソッドと、リセットを発生するメソッドとを、監視対象装置１０の動作状態の監視と、監視対象装置１０の暴走の原因の解析や停止・復帰処理等のリカバリー処理とに対応させてそれぞれ最適化することができる。
　さらに、本実施の形態は、ＷＤＴモードでの第１タイムアウト時間を規定するＣＴＯＡ（第１モードカウント値）を受け付けて保持すると共に、ＲＴモードでの第２タイムアウト時間を規定するＣＴＯＢ（第２モードカウント値）を受け付けて保持するカウント値受付部２と、ＷＤＴモードでは監視対象装置１０からカウントクリア要求ＣＣＲＡ（第１カウントクリア要求）が入力されることなく、ＣＴＯＡを初期値とするダウンカウントでカウント値が「０」になると（第１タイムアウト時間が経過すると）タイムアウトを判定すると共に、ＲＴモードでは監視対象装置１０からカウントクリア要求ＣＣＲＢ（第２カウントクリア要求）が入力されることなく、ＣＴＯＢを初期値とするダウンカウントでカウント値が「０」になると（第２タイムアウト時間が経過すると）タイムアウトを判定するカウンタ３と、初期状態ではＷＤＴモードに設定し、ＷＤＴモードでのタイムアウトの判定によってＲＴモードに遷移させ、ＲＴモードでのカウントクリア要求ＣＣＲＢの入力によってＷＤＴモードに遷移させるモード設定部４とを備える。
　この構成により、割り込みを発生するメソッドと、リセットを発生するメソッドとを、監視対象装置１０の動作状態を監視するタイムアウト時間と、リカバリー処理に必要な時間とに対応させてそれぞれ最適化することができる。
　さらに、本実施の形態によれば、カウントクリア要求ＣＣＲＡとカウントクリア要求ＣＣＲＢとは、異なる方法で定義され、ＲＴモードにおいてカウントクリア要求ＣＣＲＡは無視される。
　この構成により、ＷＤＴモードのタイムアウトによる割り込みを受け付けずに監視対象装置１０が動作を継続している場合に、ＲＴモードでリセットが発生しなくなることを防止でき、リカバリー処理ができなかった場合、確実にリセットを発生させることができる。
　以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでもない。
１　ウォッチドッグタイマ装置（ＷＤＴ装置）
２　カウント値受付部
３　カウンタ
４　モード設定部
１０　監視対象装置

Claims (3)

  1. 　監視対象装置の動作状態を監視し、タイムアウトで前記監視対象装置にリカバリー処理を指示する割り込みを発生する第１モードと、前記監視対象装置が実行する前記リカバリー処理を監視し、タイムアウトで前記監視対象装置を再起動させるリセットを発生する第２モードとを備えたウォッチドッグタイマ装置であって、
    　前記第１モードでタイムアウトを判定するメソッドと、前記第２モードでタイムアウトを判定するメソッドとを異なるロジックで実行することを特徴とするウォッチドッグタイマ装置。
  2. 　前記第１モードでの第１タイムアウト時間を規定する第１モードカウント値を受け付けて保持すると共に、前記第２モードでの第２タイムアウト時間を規定する第２モードカウント値を受け付けて保持するカウント値受付部と、
    　前記第１モードでは前記監視対象装置から第１カウントクリア要求が入力されることなく、前記第１タイムアウト時間が経過するとタイムアウトを判定すると共に、前記第２モードでは前記監視対象装置から第２カウントクリア要求が入力されることなく、前記第２タイムアウト時間が経過するとタイムアウトを判定するカウンタと、
    　初期状態では前記第１モードに設定し、前記第１モードでのタイムアウトの判定によって前記第２モードに遷移させ、前記第２モードでの前記第２カウントクリア要求の入力によって前記第１モードに遷移させるモード設定部と、を具備することを特徴とする請求項１に記載のウォッチドッグタイマ装置。
  3. 　前記第１カウントクリア要求と前記第２カウントクリア要求とは、異なる方法で定義され、前記第２モードにおいて前記第１カウントクリア要求は無視されることを特徴とする請求項２に記載のウォッチドッグタイマ装置。
PCT/JP2021/004482 2021-02-08 2021-02-08 ウォッチドッグタイマ装置 WO2022168291A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180064535.3A CN116249968A (zh) 2021-02-08 2021-02-08 看门狗定时器装置
JP2022579284A JPWO2022168291A1 (ja) 2021-02-08 2021-02-08
PCT/JP2021/004482 WO2022168291A1 (ja) 2021-02-08 2021-02-08 ウォッチドッグタイマ装置
US18/191,298 US20230236914A1 (en) 2021-02-08 2023-03-28 Watchdog timer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/004482 WO2022168291A1 (ja) 2021-02-08 2021-02-08 ウォッチドッグタイマ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/191,298 Continuation US20230236914A1 (en) 2021-02-08 2023-03-28 Watchdog timer device

Publications (1)

Publication Number Publication Date
WO2022168291A1 true WO2022168291A1 (ja) 2022-08-11

Family

ID=82742122

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/004482 WO2022168291A1 (ja) 2021-02-08 2021-02-08 ウォッチドッグタイマ装置

Country Status (4)

Country Link
US (1) US20230236914A1 (ja)
JP (1) JPWO2022168291A1 (ja)
CN (1) CN116249968A (ja)
WO (1) WO2022168291A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233374A (ja) * 1992-02-19 1993-09-10 Mitsubishi Electric Corp ウオッチドッグタイマ装置
JP2002251300A (ja) * 2001-02-22 2002-09-06 Hitachi Ltd 障害監視方法及び装置
JP2005092430A (ja) * 2003-09-16 2005-04-07 Digital Electronics Corp ウォッチドッグタイマ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233374A (ja) * 1992-02-19 1993-09-10 Mitsubishi Electric Corp ウオッチドッグタイマ装置
JP2002251300A (ja) * 2001-02-22 2002-09-06 Hitachi Ltd 障害監視方法及び装置
JP2005092430A (ja) * 2003-09-16 2005-04-07 Digital Electronics Corp ウォッチドッグタイマ

Also Published As

Publication number Publication date
JPWO2022168291A1 (ja) 2022-08-11
CN116249968A (zh) 2023-06-09
US20230236914A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US8677185B2 (en) Information processing apparatus
US8667315B2 (en) Synchronization control apparatus, information processing apparatus, and synchronization management method for managing synchronization between a first processor and a second processor
US8212601B2 (en) Method and apparatus for providing system clock failover
KR101581608B1 (ko) 프로세서 시스템
CN102467417B (zh) 计算机系统
JP2007534049A (ja) プロセッサの機能性を監視するためのウォッチドッグシステムおよび方法
JPWO2011046217A1 (ja) マイクロコンピュータ及びその動作方法
US10379931B2 (en) Computer system
TW201423390A (zh) 電腦系統及其操作方法
WO2022168291A1 (ja) ウォッチドッグタイマ装置
WO2006100747A1 (ja) サービスプロセッサを用いたcpu縮退システム及び縮退方法
WO2008004330A1 (fr) Système à processeurs multiples
WO2014112039A1 (ja) 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム
US11366710B1 (en) Methods and systems for reducing downtime from system management mode in a computer system
JPH11259340A (ja) コンピュータの再起動制御回路
JP4534995B2 (ja) ディジタル形保護継電装置のリスタート方式
CN114637644A (zh) 设备异常重启检测方法、装置、计算机设备和介质
US20060195849A1 (en) Method for synchronizing events, particularly for processors of fault-tolerant systems
JP6654662B2 (ja) サーバ装置およびサーバシステム
TWI421701B (zh) 計算機系統
JP2018005490A (ja) 電子制御装置
JP3055249B2 (ja) プロセッサのデバッグ方式
JPH1166020A (ja) マイクロコンピュータの異常検出回路
JP5625949B2 (ja) システム監視装置及びシステム監視方法
JP2012146111A (ja) 情報処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21924683

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022579284

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21924683

Country of ref document: EP

Kind code of ref document: A1