JP2018005490A - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP2018005490A JP2018005490A JP2016130393A JP2016130393A JP2018005490A JP 2018005490 A JP2018005490 A JP 2018005490A JP 2016130393 A JP2016130393 A JP 2016130393A JP 2016130393 A JP2016130393 A JP 2016130393A JP 2018005490 A JP2018005490 A JP 2018005490A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- arithmetic device
- arithmetic
- monitoring unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
【解決手段】本発明に係る電子制御装置は、第1〜第3演算装置を備える。第3演算装置監視部は、第2演算装置監視部を起動する。第2演算装置監視部は、第3演算装置監視部によって起動されると、第1演算装置がエラーを出力したか否かを確認してその結果を第3演算装置に対して通知する。
【選択図】図2
Description
図1は、本発明の実施形態1に係る電子制御装置101の構成図である。電子制御装置101は、センサ102/アクチュエータ103と接続されている。電子制御装置101は、センサ102から得られる情報を入力として制御演算を実施し、アクチュエータ103に対して制御信号を出力する。アクチュエータ103は例えばブラシレスDCモータであり、センサ102は例えばホール素子である。
プロセッサコア121は、自身が備えるタイマにしたがって、第1制御部210を周期的に起動する。第1制御部210は、センサ102から受け取った信号を用いて制御演算を実施し、その結果を共有メモリ201に第1データとして出力する。第1制御部210は制御処理を完了すると、第1通知部211を起動する。
第1制御部210は、センサ102からの信号が範囲外であるなどの異常を検出した場合は、共有メモリ201上の第1エラーフラグを「有効」に書き換える。
第2確認部223は、第1エラーフラグを読み込む(S301)。第1エラーフラグが「有効」である場合はステップS307に進み、それ以外の場合はステップS303に進む(S302)。
第2確認部223は、第1完了フラグを読み込む。第1完了フラグが「無効」の場合はステップS306に進む。それ以外の場合はステップS304に進む。
第2確認部223は、第2監視部224の起動タイマをリセットする(S304)。例えばタイマカウンタが時刻進行にともなってデクリメントして0になると第2監視部224を起動するタイマであれば、タイマカウンタをT2にセットする。第2確認部223は、第2制御部220を起動する(S305)。
第2確認部223は、起動時に与えられたデータに基づき、起動元を判断する(S306)。起動元が第2監視部224であればステップS307に進み、第2被通知部222であれば本フローチャートを終了する。第2確認部223は、第2異常処理部225を起動する(S307)。
これらステップによれば、第2被通知部222に対して第1制御部210の処理完了が誤って通知された場合は、第2制御部220が誤って起動されることがない。ステップS306において起動元が第2被通知部222である場合は、その旨のログを取るなど、第2異常処理部225とは異なる異常処理を実施してもよい。
本実施形態1に係る電子制御装置101においては、第3監視部234が第2監視部224を起動することにより、プロセッサコア123はプロセッサコア121において生じたエラーを早い段階で知ることができる。これにより、プロセッサコア121において生じたエラーがプロセッサコア123まで伝達されるのにともなう遅延の蓄積を抑制することができる。
図5は、実施形態1で説明した機能を構成するためのソフトウェアアーキテクチャの例である。プロセッサコア121〜123それぞれの上でリアルタイムOS(Operation System)が動作し、リアルタイムOSの上で第1制御部210/第2制御部220/第3制御部230、第1監視部214/第2監視部224/第3監視部234、第2被通知部222/第3被通知部232が動作する。これらのプログラムはOSのタスクとして登録されている。各タスクの実行優先度は、相対的に第1制御部210/第2制御部220/第3制御部230が「中」、第1監視部214/第2監視部224/第3監視部234が「高」、第2被通知部222/第3被通知部232が「低」などとする。図示していないが、第1異常処理部215/第2異常処理部225/第3異常処理部235などもタスクとして登録されている。
本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換える事が可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について他の構成の追加・削除・置換をすることができる。
121〜123:プロセッサコア
210:第1制御部
211:第1通知部
214:第1監視部
215:第1異常処理部
220:第2制御部
221:第2通知部
222:第2被通知部
223:第2確認部
224:第2監視部
225:第2異常処理部
230:第3制御部
232:第3被通知部
233:第3確認部
234:第3監視部
235:第3異常処理部
Claims (8)
- 制御対象を制御する電子制御装置であって、
前記制御対象を制御する処理を実行する第1演算装置、第2演算装置、および第3演算装置を備え、
前記第1演算装置は、前記第1演算装置が実行する制御演算が正常終了したか否かを前記第2演算装置に対して通知し、
前記第2演算装置は、前記第1演算装置がエラーを出力したか否かを監視する第2演算装置監視部を備え、
前記第3演算装置は、前記第2演算装置がエラーを出力したか否かを監視する第3演算装置監視部を備え、
前記第3演算装置監視部は、前記第2演算装置がエラーを出力したか否かを確認する前に、前記第2演算装置監視部を起動し、
前記第2演算装置監視部は、前記第3演算装置監視部によって起動されると、前記第1演算装置がエラーを出力したか否かを確認してその結果を前記第3演算装置に対して通知する
ことを特徴とする電子制御装置。 - 前記第3演算装置監視部は、前記第2演算装置監視部よりも短い周期で動作する
ことを特徴とする請求項1記載の電子制御装置。 - 前記第2演算装置監視部と前記第3演算装置監視部は、互いに独立したタイマにしたがって動作し、
前記第2演算装置監視部は、前記第3演算装置監視部によって起動されると、自身が依拠するタイマをリセットする
ことを特徴とする請求項2記載の電子制御装置。 - 前記第2演算装置監視部は、前記第1演算装置が制御演算を完了したか否かを監視し、
前記第2演算装置は、前記第1演算装置が制御演算を完了したことを前記第2演算装置監視部が確認すると、制御演算を開始し、
前記第3演算装置監視部は、前記第2演算装置が制御演算を完了したか否かを監視し、
前記第3演算装置は、前記第2演算装置が制御演算を完了したことを前記第3演算装置監視部が確認すると、制御演算を開始する
ことを特徴とする請求項1記載の電子制御装置。 - 前記第2演算装置は、前記第1演算装置が実行した制御演算の結果を用いて制御演算を開始し、
前記第3演算装置は、前記第2演算装置が実行した制御演算の結果を用いて制御演算を開始する
ことを特徴とする請求項4記載の電子制御装置。 - 前記第2演算装置は、前記第1演算装置が所定時間以内に制御演算を完了していないことを前記第2演算装置監視部が確認すると、その旨のエラーを出力し、
前記第3演算装置は、前記第2演算装置が所定時間以内に制御演算を完了していないことを前記第3演算装置監視部が確認すると、その旨のエラーを出力する
ことを特徴とする請求項4記載の電子制御装置。 - 前記電子制御装置は、前記電子制御装置の動作を制御するオペレーティングシステムを実行し、
前記電子制御装置は、前記オペレーティングシステムを介して、前記第1演算装置、前記第2演算装置、および前記第3演算装置がそれぞれ実行する制御演算を完了するまでに要した正味の実行時間を監視する
ことを特徴とする請求項6記載の電子制御装置。 - 前記第1演算装置は、他の演算装置が所定時間以内に制御演算を完了したか否かを監視する第1演算装置監視部を備え、
前記第1演算装置は、前記他の演算装置が所定時間以内に制御演算を完了していないことを前記第1演算装置監視部が確認すると、その旨のエラーを出力する
ことを特徴とする請求項1記載の電子制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016130393A JP6765874B2 (ja) | 2016-06-30 | 2016-06-30 | 電子制御装置 |
EP17819920.4A EP3480700B1 (en) | 2016-06-30 | 2017-06-19 | Electronic control device |
PCT/JP2017/022453 WO2018003560A1 (ja) | 2016-06-30 | 2017-06-19 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016130393A JP6765874B2 (ja) | 2016-06-30 | 2016-06-30 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018005490A true JP2018005490A (ja) | 2018-01-11 |
JP6765874B2 JP6765874B2 (ja) | 2020-10-07 |
Family
ID=60786657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016130393A Active JP6765874B2 (ja) | 2016-06-30 | 2016-06-30 | 電子制御装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3480700B1 (ja) |
JP (1) | JP6765874B2 (ja) |
WO (1) | WO2018003560A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023212119A1 (en) * | 2022-04-26 | 2023-11-02 | Motional Ad Llc | Autonomous vehicle monitoring system using system-on-chip on-die resources |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262148A (ja) * | 1994-03-22 | 1995-10-13 | Nec Corp | コンピュータシステム |
DE19511842A1 (de) * | 1995-03-31 | 1996-10-02 | Teves Gmbh Alfred | Verfahren und Schaltungsanordnung zur Überwachung einer Datenverarbeitungsschaltung |
JP4408921B2 (ja) * | 2007-08-22 | 2010-02-03 | 株式会社デンソー | 電子機器 |
JP2012108786A (ja) | 2010-11-18 | 2012-06-07 | Toyota Motor Corp | マイコン、処理同期方法 |
JP2013095379A (ja) * | 2011-11-04 | 2013-05-20 | Denso Corp | 車両挙動制御装置 |
DE102012205445A1 (de) * | 2012-04-03 | 2013-10-10 | Siemens Aktiengesellschaft | Automatisierungsgerät |
-
2016
- 2016-06-30 JP JP2016130393A patent/JP6765874B2/ja active Active
-
2017
- 2017-06-19 WO PCT/JP2017/022453 patent/WO2018003560A1/ja unknown
- 2017-06-19 EP EP17819920.4A patent/EP3480700B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP6765874B2 (ja) | 2020-10-07 |
EP3480700B1 (en) | 2022-02-09 |
EP3480700A4 (en) | 2020-02-26 |
EP3480700A1 (en) | 2019-05-08 |
WO2018003560A1 (ja) | 2018-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10585755B2 (en) | Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality | |
US20100306602A1 (en) | Semiconductor device and abnormality detecting method | |
JP5653431B2 (ja) | マルチプロセッサシステム | |
JP4393954B2 (ja) | マイクロコンピュータ | |
JP2007323631A (ja) | Cpu暴走判定回路 | |
WO2018003560A1 (ja) | 電子制御装置 | |
JP2006344087A (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
JP4876093B2 (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
JP6049961B1 (ja) | Cpu監視装置 | |
JP6256087B2 (ja) | ダンプシステムおよびダンプ処理方法 | |
JP2006227962A (ja) | アプリケーションタスク監視システムおよび方法 | |
JP5003530B2 (ja) | ウォッチドッグタイマ制御装置、ウォッチドッグタイマ制御方法およびプログラムならびにcpuシステム | |
JPH11259340A (ja) | コンピュータの再起動制御回路 | |
JP2009003711A (ja) | マイクロコンピュータの停止検出装置 | |
JP5299681B2 (ja) | プログラム検査方法 | |
JP2015014962A (ja) | 演算装置、演算方法、及びプログラム | |
JP2677609B2 (ja) | マイクロコンピュータ | |
JP4973755B2 (ja) | ストール監視装置、ストール監視方法及びプログラム | |
US20230315573A1 (en) | Memory controller, information processing apparatus, and information processing method | |
US20220415405A1 (en) | Memory-control circuit and method for controlling erasing operation of flash memory | |
JP2011107939A (ja) | 冗長系情報処理装置 | |
JP6645467B2 (ja) | マイクロコンピュータ | |
JP2009116445A (ja) | 複数本のシーケンスプログラムを並列して実行可能なプログラマブルコントローラ | |
JP5906807B2 (ja) | 演算処理装置及びストール監視方法 | |
CN116069442A (zh) | 信息处理装置、车辆以及信息处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6765874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |