JP4973755B2 - ストール監視装置、ストール監視方法及びプログラム - Google Patents

ストール監視装置、ストール監視方法及びプログラム Download PDF

Info

Publication number
JP4973755B2
JP4973755B2 JP2010071266A JP2010071266A JP4973755B2 JP 4973755 B2 JP4973755 B2 JP 4973755B2 JP 2010071266 A JP2010071266 A JP 2010071266A JP 2010071266 A JP2010071266 A JP 2010071266A JP 4973755 B2 JP4973755 B2 JP 4973755B2
Authority
JP
Japan
Prior art keywords
controller
stall
bmc
power
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010071266A
Other languages
English (en)
Other versions
JP2011204046A (ja
Inventor
治 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010071266A priority Critical patent/JP4973755B2/ja
Publication of JP2011204046A publication Critical patent/JP2011204046A/ja
Application granted granted Critical
Publication of JP4973755B2 publication Critical patent/JP4973755B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Description

本発明は、ＢＭＣ（基板管理コントローラ）を搭載したコンピュータシステムに係り、特に、ＢＭＣのストールを監視するストール監視装置、ストール監視方法及びプログラムに関する。
コンピュータシステムには、システム管理を行う基板管理コントローラ（以下、ＢＭＣと記す。）が搭載されている（例えば、特許文献１等参照）。ＢＭＣがストールすると、コンピュータシステムを正常に動作させることができなくなる。このため、コンピュータシステムを継続して動作させるために、ＢＭＣのストールを監視することが行われている。
ＢＭＣのストールが発生した場合に、コンピュータシステムを継続して動作させるための技術として、一方のＢＭＣ及び他方のＢＭＣが互いに連携してコンピュータシステムの管理を行う二重化システムが知られている。二重化システムでは、一方のＢＭＣがマスタ、他方のＢＭＣがスタンバイとなる。そして、マスタ側のＢＭＣがコンピュータシステムを管理する。また、スタンバイ側のＢＭＣは、マスタ側のＢＭＣを監視する。スタンバイ側のＢＭＣがマスタ側のＢＭＣのストールを検出すると、スタンバイ側のＢＭＣとマスタ側のＢＭＣとが切り換えられ、コンピュータシステムの管理が行われる。これにより、ＢＭＣがストールした場合でもコンピュータシステムを継続して動作させることができる。
特開２００９−１９３４９２号公報
上述のように、ＢＭＣを二重化することにより、ＢＭＣにストールが発生した場合でも、コンピュータシステムを継続して動作させることが可能となる。しかし、ＢＭＣを冗長化するため、２つのＢＭＣが必要となりコストが上昇する。また、マザーボードに２つのＢＭＣを搭載するため、マザーボードの設計が複雑になる。
本発明は、上記事情に鑑みてなされたもので、ＢＭＣ等のコントローラを二重化せず、簡易な設計により、ＢＭＣ等のコントローラにストールが発生した場合でも、コンピュータシステムを継続して動作させることを目的とする。
上記目的を達成するために、本発明に係るストール監視装置は、コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラと、前記デバイスの電源を管理する第２のコントローラとを備え、
前記第１のコントローラは、
前記第２のコントローラのストールを検出する手段と、
前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットする手段とを備え、
前記第２のコントローラは、
前記第１のコントローラのストールを検出する手段と、
前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットする手段とを備える。
本発明に係るストール監視方法は、コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストール監視方法において、
前記第２のコントローラのストールを検出するステップと、
前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットするステップとを含む。
本発明に係るストール監視方法は、コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストール監視方法において、
前記第１のコントローラのストールを検出するステップと、
前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットするステップとを含む。
本発明に係るプログラムは、コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストールを監視するプログラムであって、
コンピュータを、
前記第２のコントローラのストールを検出する手段、
前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットする手段、
前記第１のコントローラのストールを検出する手段、
前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットする手段、として機能させる。
本発明によれば、コンピュータシステム構成するプロセッサなどのデバイスの管理は、第１のコントローラ及び第２のコントローラにより分担して行われる。そして第１のコントローラがストールした場合でも、第１のコントローラの再起動によりシステム管理が継続して行われる。第１のコントローラを二重化することがないため、コストを抑えることができる。また、第１のコントローラに加え簡易な構成の第２のコントローラを用いてデバイスの管理を行うため、第１及び第２のコントローラを搭載するマザーボードの設計を簡素化することができる。
本発明の実施形態に係るストール監視装置を搭載したコンピュータシステムの構成を示すブロック図である。 ＢＭＣのストール監視処理の流れを示すフローチャートである。 電源コントローラのストール監視処理の流れを示すフローチャートである。
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施形態に係るストール監視装置１０を搭載したコンピュータシステム１００の構成を示すブロック図である。コンピュータシステム１００は、ストール監視装置１０、プロセッサ１０３、メモリ１０５、Ｉ／Ｏ１０７及び表示部１０９を備える。プロセッサ１０３、メモリ１０５及びＩ／Ｏ１０７は、それぞれ電源制御部１０３ａ、１０５ａ、１０７ａに接続される。ストール監視装置１０は、ＢＭＣ１１及び電源コントローラ１３を備える。
ＢＭＣ１１は、コンピュータシステム１００を構成するプロセッサ１０３、メモリ１０５及びＩ／Ｏ１０７などのデバイスの管理、温度や電圧の管理など、電源以外の管理を行う。電源コントローラ１３は、コンピュータシステム１００を構成する上記デバイスの電源管理を行う。
ＢＭＣ１１は、電源コントローラ１３により制御されるリセット部１１ａを備える。また、ＢＭＣ１１は、電源コントローラ１３のストールを検出するストール検出部１１ｂを備える。また、ＢＭＣ１１は、リセット信号を出力するリセット信号出力部１１ｃを備える。また、ＢＭＣ１１は、Ｉ２Ｃバス１０１ａを制御するバス制御部１１ｄを備える。
電源コントローラ１３は、ＢＭＣ１１により制御されるリセット部１３ａを備える。また、電源コントローラ１３は、ＢＭＣ１１のストールを検出するストール検出部１３ｂを備える。また、電源コントローラ１３は、リセット信号を出力するリセット信号出力部１３ｃを備える。また、電源コントローラ１３は、Ｉ２Ｃバス１０１ｂを制御するバス制御部１３ｄを備える。
ＢＭＣ１１は、Ｉ２Ｃバス１０１ａを介してコンピュータシステムを構成するプロセッサ１０３、メモリ１０５及びＩ／Ｏ１０７に接続される。Ｉ２Ｃバス１０１ａは、バスアクセスにより、プロセッサ１０３、メモリ１０５及びＩ／Ｏ１０７の各制御レジスタを制御する。また、ＢＭＣ１１は、Ｉ２Ｃバス１０１ａを介して電源コントローラ１３をアクセス可能に接続される。
電源コントローラ１３は、Ｉ２Ｃバス１０１ｂを介して電源制御部１０３ａ、１０５ａ、１０７ａに接続される。Ｉ２Ｃバス１０１ｂは、バスアクセスにより、電源制御部１０３ａ、１０５ｂ、１０７ｂの各制御レジスタを制御する。電源制御部１０３ａは、プロセッサ１０３の電源制御を行う。電源制御部１０５ａは、メモリ１０５の電源制御を行う。電源制御部１０７ａは、Ｉ／Ｏ１０７の電源制御を行う。
表示部１０９は、Ｉ２Ｃバス１０１ａを介してＢＭＣ１１に接続される。また、表示部１０９は、Ｉ２Ｃバス１０１ｂを介して電源コントローラ１３に接続される。Ｉ２Ｃバス１０１ａ、１０１ｂは、バスアクセスにより表示部１０９の制御レジスタを制御する。
以下、ストール監視装置１０の動作について説明する。ＢＭＣ１１は、Ｉ２Ｃバス１０１ａを介して、コンピュータシステム１００を制御するための制御情報をプロセッサ１０３等に対して定期的に出力する。この制御情報は、Ｉ２Ｃバス１０１ａを介して電源コントローラ１３に対しても通知される。
電源コントローラ１３は、定期的に実行されるＢＭＣ１１からのバスアクセスを監視する。一定時間が経過してもＢＭＣ１１からのバスアクセスが実行されず、またＢＭＣ１１から通知される制御情報が検出されない場合、電源コントローラ１３のストール検出部１３ｂは、ＢＭＣ１１でストールが発生したと判断する。
そして、電源コントローラ１３のストール検出部１３ｂは、ＢＭＣ１１から最後に取得した制御情報を表示部１０９へ出力するために、表示部１０９の制御レジスタをバスアクセスするようにバス制御部１３ｄを制御する。また、電源コントローラ１３のストール検出部１３ｂは、リセット信号をＢＭＣ１１のリセット部１１ａへ出力するようにリセット信号出力部１３ｃを制御する。リセット信号により、ＢＭＣ１１は再起動する。
ＢＭＣ１１は、Ｉ２Ｃバス１０１ａを介し電源コントローラ１３に対して定期的にバスアクセスを実行し、電源コントローラ１３から出力される制御情報を読み出して保持する。ＢＭＣ１１から電源コントローラ１３に制御情報を通知するために実行されるバスアクセス、又はＢＭＣ１１が電源コンローラ１３から出力される制御情報を読み出すためのバスアクセスが異常終了した場合、ＢＭＣ１１のストール検出部１１ｂは、電源コントローラ１３でストールが発生したと判断する。
そして、ＢＭＣ１１のストール検出部１１ｂは、電源コントローラ１３から最後に取得した制御情報を表示部１０９へ出力するために、表示部１０９の制御レジスタをバスアクセスするようにバス制御部１１ｄを制御する。また、ＢＭＣ１１のストール検出部１１ｂは、リセット信号を電源コントローラ１３のリセット部１３ａへ出力するようにリセット信号出力部１１ｃを制御する。リセット信号により、電源コントローラ１３は再起動する。
以上説明したように、上記実施形態では、コンピュータシステム１００を構成するプロセッサ１０３などのデバイスの管理は、ＢＭＣ１１及び電源コントローラ１３により分担して行われる。そして、ＢＭＣ１１は電源コントローラ１３のストールを監視し、電源コントローラ１３はＢＭＣ１１のストールを監視する。ＢＭＣ１１がストールした場合でも、ＢＭＣ１１を再起動させてシステム管理を継続して行う。ＢＭＣ１１を冗長化しないため、コストを抑えることができる。また、ＢＭＣ１１に加え簡易な構成の電源コントローラ１３を搭載するため、マザーボードの設計を簡素化することができる。
さらに、本実施形態では、ストールが発生した場合、ストールが発生する直前の制御情報を表示部１０９に表示させている。このため、ログを解析して障害の原因を特定せずに、迅速に障害の原因を特定することが可能となる。
以下、図２及び図３を参照してストール監視処理について説明する。図２はＢＭＣ１１のストール監視処理の流れを示すフローチャートである。また、図３は電源コントローラ１３のストール監視処理の流れを示すフローチャートである。
図２において、ストール監視処理が開始されると、ＢＭＣ１１の初期化処理を実行し、電源コントローラ１３の監視タイマをスタートさせる（ステップＳ２０１）。電源コントローラ１３の監視タイマのタイムアウト等を示す割込みを確認し（ステップＳ２０２）、割込みが有る場合（ステップＳ２０２：Ｙｅｓ）、割込み制御を実行する（ステップＳ２０３）。
割込みがない場合（ステップＳ２０２：Ｎｏ）、ＢＭＣ１１は、制御処理を実行し、生成された制御情報（コンピュータシステム１００を構成するデバイスを制御するための情報）を、一旦、ＢＭＣ１１の内部メモリに設定する（ステップＳ２０４）。設定された制御情報は、ＢＭＣ１１により定期的に読み出され、Ｉ２Ｃバス１０１ａを介して電源コントローラ１３へ通知される。
次に、ステップＳ２０３の割込み制御処理について説明する。まず、ステップＳ２０２で確認された割込みが、電源コントローラ１３の監視タイマのタイムアウトか否かを確認する（ステップＳ２０５）。
電源コントローラ１３の監視タイマのタイムアウトでない場合（ステップＳ２０５：Ｎｏ）、その他の割込み制御処理を実行し（ステップＳ２０６）、処理を終了する。電源コントローラ１３の監視タイマのタイムアウトである場合（ステップＳ２０５：Ｙｅｓ）、ＢＭＣ１１は、内部メモリに設定した制御情報を読み出し、Ｉ２Ｃバス１０１ａを介して電源コントローラ１３へ通知する（ステップＳ２０７）。
次に、ＢＭＣ１１がＩ２Ｃバス１０１ａを介して電源コントローラ１３へアクセスするときのバスライトの状態を確認する（ステップＳ２０８）。バスライトが正常である場合（ステップＳ２０８：Ｙｅｓ）、ＢＭＣ１１は、電源コントローラ１３の制御情報を内部メモリに設定するために、Ｉ２Ｃバス１０１ａを介して電源コントローラ１３の制御情報を読み出す（ステップＳ２０９）。
次に、ＢＭＣ１１がＩ２Ｃバス１０１ａを介してコントローラ１３へアクセスするときのバスリードの状態を確認する（ステップＳ２１０）。バスリードが正常である場合（ステップＳ２１０：Ｙｅｓ）、ＢＭＣ１１は、電源コントローラ１３の監視タイマを再スタートさせて（ステップＳ２１１）、処理を終了する。
ステップＳ２０８でバスライトに失敗した場合（ステップＳ２０８：Ｎｏ）、及びステップＳ２１０でバスリードに失敗した場合（ステップＳ２１０：Ｎｏ）、ＢＭＣ１１のストール検出部１１ｂは、内部メモリから読み出した電源コントローラ１３の制御情報を、Ｉ２Ｃバス１０１ａを介して表示部１０９へ出力するようにバス制御部１１ｄを制御する（ステップＳ２１２）。また、ＢＭＣ１１のリセット信号出力部１１ｃは、電源コントローラ１３のリセット部１３ａへリセット信号を出力する（ステップＳ２１２）。リセット信号により、電源コントローラ１３は再起動する。
次に、電源コントローラ１３のストール監視処理について説明する。図３に示すように、ストール監視処理が開始されると、電源コントローラ１３は初期化処理を実行する（ステップＳ３０１）。次に、電源コントローラ１３は、割込みの確認を行う（ステップＳ３０２）。
割込みがない場合（ステップＳ３０２：Ｎｏ）、電源コントローラ１３は、ステップＳ３０２に戻り、割込みを待つ。割込みが有る場合（ステップＳ３０２：Ｙｅｓ）、電源コントローラ１３は、割込み制御処理を実行する（ステップＳ３０３）。
次に、ステップＳ３０３の割込み制御処理について説明する。まず、ステップＳ３０２で確認された割込みが、ＢＭＣ１１からのバスアクセスかどうかを確認する（ステップＳ３０４）。ＢＭＣ１１からのバスアクセスである場合（ステップＳ３０４：Ｙｅｓ）、電源コントローラ１３は、ＢＭＣ１１の監視タイマをスタートさせる（ステップＳ３０５）。
通常、ＢＭＣ１１は、電源コントローラ１３に対して定期的にバスアクセスを行っている。ＢＭＣ１１のバスアクセス毎に、ＢＭＣ１１の監視タイマがスタートする。このため、監視タイマの設定時間内にＢＭＣ１１のバスアクセスがあれば、ＢＭＣ１１の監視タイマのタイムアウトは発生しない。
次に、電源コントローラ１３は、ＢＭＣ１１からバスアクセスにより指定された処理の内容を解析し、ＢＭＣ１１により指定された処理を実行する（ステップＳ３０６）。ＢＭＣ１１により指定される処理は、電源コントローラ１３の制御情報の読み出し、及びＢＭＣ１１からの制御情報の通知を含む。ＢＭＣ１１からの制御情報は、電源コントローラ１３の内部メモリに設定される。
一方、ステップＳ３０２で確認された割込みが、ＢＭＣ１１からのバスアクセスでない場合（ステップＳ３０４：Ｎｏ）、電源コントローラ１３は、ＢＭＣ１１の監視タイマのタイムアウトを確認する（ステップＳ３０７）。ＢＭＣ１１の監視タイマのタイムアウトでない場合（ステップＳ３０７：Ｎｏ）、その他の割込み制御処理を実行する（ステップＳ３０８）。
ＢＭＣ１１の監視タイマのタイムアウトである場合（ステップＳ３０７：Ｙｅｓ）、電源コントローラ１３のストール検出部１３ｂは、内部メモリから読み出したＢＭＣ１１の制御情報を、Ｉ２Ｃバス１０１ｂを介して表示部１０９へ出力するようにバス制御部１３ｄを制御する（ステップＳ３０９）。また、電源コントローラ１３のリセット信号出力部１３ｃは、ＢＭＣ１１のリセット部１１ａへリセット信号を出力する（ステップＳ３０９）。リセット信号により、ＢＭＣ１１は再起動する。
以上説明したように、上記実施形態によれば、コンピュータシステム１００を構成するプロセッサ１０３などのデバイスの電源以外を管理するＢＭＣ１１は、デバイスの電源を管理する電源コントローラ１３のストールを監視する。また、電源コントローラ１３は、ＢＭＣ１１のストールを監視する。このように簡素化した電源コントローラ１３により、ＢＭＣ１１のストールを監視することにより、複数のＢＭＣ１１で二重化する場合に比べて、コストを抑えることができる。また、ＢＭＣ１１及び電源コントローラ１３を搭載するマザーボードの設計を簡素化することができる。
さらに、ストールが発生した場合、ストールが発生する直前の制御情報を表示部１０９に表示させている。このため、ログを解析して障害の原因を特定せずに、迅速に障害の原因を特定することが可能となる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラと、前記デバイスの電源を管理する第２のコントローラとを備え、
前記第１のコントローラは、
前記第２のコントローラのストールを検出する手段と、
前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットする手段とを備え、
前記第２のコントローラは、
前記第１のコントローラのストールを検出する手段と、
前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットする手段とを備えるストール監視装置。
（付記２）前記第１のコントローラは、
前記第１のコントローラをリセットしたときに、前記第１のコントローラが保持していた前記デバイスの制御情報を出力する手段を備える付記１に記載のストール監視装置。
（付記３）前記第２のコントローラは、
前記第２のコントローラをリセットしたときに、前記第２のコントローラが保持していた前記デバイスの電源制御情報を出力する手段を備える付記１に記載のストール監視装置。
（付記４）前記第１のコントローラが備える前記第２のコントローラのストールを検出する手段は、
前記第２のコントローラに対して前記デバイスの制御情報を通知するため、及び前記第２のコントローラから前記デバイスの電源制御情報を取得するために、前記第２のコントローラに対して実行されるアクセスの異常を検出する付記１または２に記載のストール監視装置。
（付記５）前記第２のコントローラが備える前記第１のコントローラのストールを検出する手段は、
前記第１のコントローラから前記第２のコントローラに対して前記デバイスの制御情報を通知するために、前記第２のコントローラに対して実行されるアクセスの異常を検出する付記１に記載のストール監視装置。
（付記６）前記第１のコントローラは、基板管理コントローラ（ＢＭＣ）である付記１乃至５の何れか一項に記載のストール監視装置。
（付記７）コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストール監視方法において、
前記第２のコントローラのストールを検出するステップと、
前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットするステップとを含むストール監視方法。
（付記８）コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストール監視方法において、
前記第１のコントローラのストールを検出するステップと、
前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットするステップとを含むストール監視方法。
（付記９）コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストールを監視するプログラムであって、
コンピュータを、
前記第２のコントローラのストールを検出する手段、
前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットする手段、
前記第１のコントローラのストールを検出する手段、
前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットする手段、として機能させるプログラム。
１０ ストール監視装置
１１ ＢＭＣ
１１a リセット部
１１ｂ ストール検出部
１１ｃ リセット信号出力部
１１ｄ バス制御部
１３ 電源コントローラ
１３a リセット部
１３ｂ ストール検出部
１３ｃ リセット信号出力部
１３ｄ バス制御部
１００ コンピュータシステム
１０１a、１０１ｂ Ｉ２Ｃバス
１０３ プロセッサ
１０３a 電源制御部
１０５ メモリ
１０５a 電源制御部
１０７ Ｉ／Ｏ
１０７a 電源制御部
１０９ 表示部

Claims (9)

  1. コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラと、前記デバイスの電源を管理する第２のコントローラとを備え、
    前記第１のコントローラは、
    前記第２のコントローラのストールを検出する手段と、
    前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットする手段とを備え、
    前記第２のコントローラは、
    前記第１のコントローラのストールを検出する手段と、
    前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットする手段とを備えるストール監視装置。
  2. 前記第１のコントローラは、
    前記第２のコントローラをリセットしたときに、前記第１のコントローラが保持していた前記デバイスの制御情報を出力する手段を備える請求項１に記載のストール監視装置。
  3. 前記第２のコントローラは、
    前記第１のコントローラをリセットしたときに、前記第２のコントローラが保持していた前記デバイスの電源制御情報を出力する手段を備える請求項１に記載のストール監視装置。
  4. 前記第１のコントローラが備える前記第２のコントローラのストールを検出する手段は、
    前記第２のコントローラに対して前記デバイスの制御情報を通知するため、及び前記第２のコントローラから前記デバイスの電源制御情報を取得するために、前記第２のコントローラに対して実行されるアクセスの異常を検出する請求項１または２に記載のストール監視装置。
  5. 前記第２のコントローラが備える前記第１のコントローラのストールを検出する手段は、
    前記第１のコントローラから前記第２のコントローラに対して前記デバイスの制御情報を通知するために、前記第２のコントローラに対して実行されるアクセスの異常を検出する請求項１に記載のストール監視装置。
  6. 前記第１のコントローラは、基板管理コントローラ（ＢＭＣ）である請求項１乃至５の何れか一項に記載のストール監視装置。
  7. コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストール監視方法において、
    前記第２のコントローラのストールを検出するステップと、
    前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットするステップとを含むストール監視方法。
  8. コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストール監視方法において、
    前記第１のコントローラのストールを検出するステップと、
    前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットするステップとを含むストール監視方法。
  9. コンピュータシステムを構成するデバイスの電源以外を管理する第１のコントローラ、及び前記デバイスの電源を管理する第２のコントローラのストールを監視するプログラムであって、
    コンピュータを、
    前記第２のコントローラのストールを検出する手段、
    前記第２のコントローラのストールを検出して、前記第２のコントローラをリセットする手段、
    前記第１のコントローラのストールを検出する手段、
    前記第１のコントローラのストールを検出して、前記第１のコントローラをリセットする手段、として機能させるプログラム。
JP2010071266A 2010-03-26 2010-03-26 ストール監視装置、ストール監視方法及びプログラム Expired - Fee Related JP4973755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010071266A JP4973755B2 (ja) 2010-03-26 2010-03-26 ストール監視装置、ストール監視方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010071266A JP4973755B2 (ja) 2010-03-26 2010-03-26 ストール監視装置、ストール監視方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2011204046A JP2011204046A (ja) 2011-10-13
JP4973755B2 true JP4973755B2 (ja) 2012-07-11

Family

ID=44880616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010071266A Expired - Fee Related JP4973755B2 (ja) 2010-03-26 2010-03-26 ストール監視装置、ストール監視方法及びプログラム

Country Status (1)

Country Link
JP (1) JP4973755B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239110A (ja) * 2012-05-17 2013-11-28 Nec Corp コントローラ、制御システム、制御方法及びプログラム
CN112629903A (zh) * 2020-12-21 2021-04-09 深圳华侨城文化旅游科技集团有限公司 一种失速检测装置及失速检测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318642A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd コンピュータシステム
JP4591149B2 (ja) * 2005-03-29 2010-12-01 日本電気株式会社 クラスタシステム、ブレードサーバの電源制御方法及びそのプログラム

Also Published As

Publication number Publication date
JP2011204046A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
US9195553B2 (en) Redundant system control method
EP2175371B1 (en) Synchronization control apparatuses, information processing apparatuses, and synchronization management methods
JP6130520B2 (ja) 多重系システムおよび多重系システム管理方法
JP2010140361A (ja) コンピュータシステム及び異常検出回路
KR101581608B1 (ko) 프로세서 시스템
JP2011014075A (ja) サーバシステム及びクラッシュダンプ採取方法
JP4655718B2 (ja) コンピュータシステム及びその制御方法
JP2015026251A (ja) 情報処理装置、情報処理装置の制御方法およびプログラム
JP4973755B2 (ja) ストール監視装置、ストール監視方法及びプログラム
JP5332257B2 (ja) サーバシステム、サーバ管理方法、およびそのプログラム
JP6049961B1 (ja) Ｃｐｕ監視装置
JP5508354B2 (ja) モジュール、周波数制御方法、及び周波数制御プログラム
JP2011186664A (ja) バックアップシステム
JP2008152552A (ja) 計算機システム及び障害情報管理方法
JP2007087088A (ja) 情報処理装置、情報処理復旧方法及び情報処理復旧プログラム
JP6256087B2 (ja) ダンプシステムおよびダンプ処理方法
JP6765874B2 (ja) 電子制御装置
WO2012070102A1 (ja) 計算機装置及びプログラム
JPH11175108A (ja) 二重化コンピュータ装置
JPWO2008072350A1 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JP6449671B2 (ja) コアｉ／ｏフェールオーバー制御システムおよびコアｉ／ｏフェールオーバー制御方法
JP5053002B2 (ja) ハードウェア監視ユニット
JP2017151511A (ja) 情報処理装置、動作ログ取得方法および動作ログ取得プログラム
JP2005208972A (ja) コンピュータ装置及びシステム
WO2011061828A1 (ja) 情報処理装置、情報処理装置の制御方法及び制御プログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Ref document number: 4973755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees