CN115827338A - 一种SoC芯片的复位验证方法、系统及电子设备 - Google Patents
一种SoC芯片的复位验证方法、系统及电子设备 Download PDFInfo
- Publication number
- CN115827338A CN115827338A CN202211004011.8A CN202211004011A CN115827338A CN 115827338 A CN115827338 A CN 115827338A CN 202211004011 A CN202211004011 A CN 202211004011A CN 115827338 A CN115827338 A CN 115827338A
- Authority
- CN
- China
- Prior art keywords
- reset
- detector
- source
- module
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000001514 detection method Methods 0.000 claims description 25
- 230000001360 synchronised effect Effects 0.000 claims description 24
- 238000004590 computer program Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 3
- 238000010200 validation analysis Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 6
- 238000012986 modification Methods 0.000 abstract description 5
- 230000004048 modification Effects 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 11
- 238000007689 inspection Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本申请提供一种SoC芯片的复位验证方法、系统及电子设备，包括：根据SoC芯片的各个模块及对应的复位源，和SoC芯片的子系统及对应的复位源，生成复位验证表格；根据复位验证表格，对每一子系统生成对应的检测器；通过检测器对每一复位源进行检查。将复位验证表格作为输入数据，利用脚本生成每一子系统对应的检测器，检测器与子系统一一对应，通过检测器对每一复位源进行单独检查，使得某个模块或者子系统的复位对其他模块或者子系统起作用时能够被检测到，避免了复位验证时交织错误的产生。并且，通过复位验证表格实现对复位信号的管理，避免了在项目迭代过程中因复位信号修改导致的环境迭代工作量大和效率低。
Description
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种SoC芯片的复位验证方法、系统及电子设备。
背景技术
SoC(系统级芯片，System-on-Chip)设计技术始于20世纪90年代中期，随着半导体工艺技术的发展，IC(Integrated circuit，集成电路)设计者能够将愈来愈复杂的功能集成到单硅片上，SoC是一个微小型系统，一般将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，它通常是客户定制的，或是面向特定用途的标准产品。在一个复杂SoC系统中的会集成多个功能IP模块，每个IP或者子系统都有一个或者多个复位控制信号，同时由于产生复位的原因不同，会有多个复位源。
现在对于复位的验证仅限于每个模块或者子系统的负责人配置自己相关的复位及释放复位，看复位是否起作用，这种复位验证方法不能检查出某个模块或者子系统的复位是否会在其他模块或者子系统起作用。
发明内容
本申请实施例的目的在于提供一种SoC芯片的复位验证方法、系统及电子设备，用以解决现在对于复位的验证仅限于每个模块或者子系统的负责人配置自己相关的复位及释放复位，看复位是否起作用，这种复位验证方法不能检查出某个模块或者子系统的复位是否会在其他模块或者子系统起作用的问题。
本申请实施例提供的一种SoC芯片的复位验证方法，包括：
根据SoC芯片的各个模块及对应的复位源，和SoC芯片的子系统及对应的复位源，生成复位验证表格；
根据复位验证表格，对每一子系统生成对应的检测器；
通过检测器对每一复位源进行检查。
上述技术方案中，复位验证表格可以是按照子系统进行分页，每页有一列是用于发送给各个模块或子系统的复位信号，有一列是复位的类型(对模块的复位、对全芯片的复位或对子系统的复位)，对应于不同的复位源单独设置一列，还有一列是复位同步器的同步时钟。将复位验证表格作为输入数据，利用脚本生成每一子系统对应的检测器，检测器与子系统一一对应，通过检测器对每一复位源进行单独检查，使得某个模块或者子系统的复位对其他模块或者子系统起作用时能够被检测到，避免了复位验证时交织错误的产生。并且，通过复位验证表格实现对复位信号的管理，避免了在项目迭代过程中因复位信号修改导致的环境迭代工作量大和效率低。
在一些可选的实施方式中，通过检测器对每一复位源进行检查，包括：
将检测器例化到复位检测监视器模块中；
利用复位检测监视器模块，将复位源及对应的模块或子系统连接到检测器，并且检测器连接同步复位器的同步时钟或虚拟时钟，以实现对每一复位源的检查。
上述技术方案中，通过脚本，将检测器例化到复位检测监视器模块(即reset_test_monitor模块)中，使得检测器能够连接上需要检查的信号，需要检查的信号包括复位目的端、复位的源端的信号，以及，若有同步复位器的同步时钟，需要检查的信号还包括了同步时钟，若没有同步复位器，则检测器连接一个环境产生的虚拟时钟。这里的复位的源端的信号，即是，复位源发送的复位信号；复位目的端的信号，即是，复位信号作用的模块或子系统产生的信号。具体来说，是从全芯片级的波形中，将模块或子系统的复位抓取出来并布置给检测器的端口上，同样的，复位源的复位信号和同步时钟也可以从波形中抓取并布置给检测器的端口上，从而完成了复位的检查环境的搭建，通过该检查环境可以实现对每一复位源的检查。并且，本实施例中通过脚本来抓取这些信号，避免了手动抓取时因芯片中的复位成千上万导致的工作量过大。
在一些可选的实施方式中，根据复位验证表格，对每一子系统生成对应的检测器，包括：
根据复位验证表格，对每一子系统生成对应的监视器；
监视器中例化用于检查复位生效的检测单元，得到检测器；检测器用于复位源的复位及释放检查，在对应模块或子系统被复位或者释放时，检测到不是该复位源的作用，则判断为出现了交织错误。
上述技术方案中，利用脚本根据复位验证表格，对每一子系统都生成对应的监视器，再在监视器中例化一个检查复位是否生效的检测单元从而得到检测器，在利用检测器进行检查时，包括了对复位源的复位及释放检查，具体来说，在对应模块或子系统被复位或者释放时，检测到不是该复位源的作用，则判断为出现了交织错误。
在一些可选的实施方式中，还包括：
监视器例化到有复位驱动的case模块，case模块用于在SoC芯片完成初始化并释放所有模块及子系统的复位之后，对每一复位源的复位进行使能及释放。
上述技术方案中，通过将监视器例化到有复位驱动的case模块，能够实现在芯片完成初始化后，释放所有模块及子系统的复位，通过case模块自动化的依次进行独立的使能复位和释放复位的每一过程，搭建了一个自动化的复位验证环境。
在一些可选的实施方式中，检测单元通过断言实现，检测单元还用于毛刺检查。
上述技术方案中，由于只要输入信号同时变化，经过内部走线组合逻辑必将产生毛刺，若复位信号中存在毛刺，会导致对模块或子系统的误复位，因此，本实施例中的检测单元还包括了毛刺检查，确保复位信号不会含有任何毛刺之后，再进行检查。
在一些可选的实施方式中，模块或系统的复位源包括软复位、上电复位、下电复位、pad输出复位、pad输入复位中的至少一项。
上述技术方案中，模块或系统的复位源包括软复位、上电复位、下电复位、pad输出复位、pad输入复位等。其中，软复位是通过软件给模块或子系统一个复位信号，如低电平或许是高电平(具体看系统设置)来实现复位操作。上电复位是指子系统或模块在上电的瞬间就执行复位操作，包括了硬件复位和软复位的操作，硬件复位和软复位是从上电复位里面的某点开始的启动操作，本实施例的复位验证方案用于上电复位的验证时，能够通过多个子系统对应的检测器来验证上电复位释放的时序，避免出现严重的系统问题。下电复位是指子系统或模块在下电的时候执行复位操作。pad输出复位和pad输入复位，是指pad(管脚)输入或输出信号时执行复位操作。
在一些可选的实施方式中，复位源为pad输入复位时，通过检测器对每一复位源进行检查，包括：
对pad输入复位的复位源对应的模块或子系统的输出的信号进行毛刺过滤，根据过滤之后的信号进行检查。
上述技术方案中，在pad输入的复位中，有一种不能添加复位同步器的复位，可能会产生毛刺，这种毛刺是已知并且没有异常作用的，脚本会自动对这种复位目的端过滤毛刺后，再检查，以免误报。
在一些可选的实施方式中，还包括：
针对全芯片的复位源，生成对应的检测器；
通过检测器对全芯片的复位源进行检查；
其中，全芯片的复位源包括：看门狗复位、过热复位及全芯片软复位中的至少一项。
上述技术方案中，除了对SoC芯片的模块或子系统的复位验证之外，还对针对全芯片的复位进行验证，全芯片的复位源包括看门狗复位、过热复位及全芯片软复位等。其中，看门狗技术是有效的系统监测手段。系统处理器正常工作时，在设定的时间内输出一个喂狗信号(清除信号)到看门狗定时器的喂狗输入端WDI，使得看门狗定时器定时清零，该设定的时间即为看门狗定时器的计数溢出时间。如果超过计数溢出时间不喂狗(例如，在程序跑飞时，或程序跑死时)，即看门狗定时器达到计数阈值，就会产生复位信号到系统处理器，使系统处理器复位，防止系统处理器死机。
本申请实施例提供的一种SoC芯片的复位验证系统，SoC芯片包括多个子系统，每一子系统包括至少一个模块；
系统包括：
验证信息存取调用模块，用于根据各个模块及对应的复位源，和各个子系统及对应的复位源，生成复位验证表格；
检测模块，用于根据复位验证表格，对每一子系统生成对应的检测器；
检测器，用于对每一复位源进行检查。
在一些可选的实施方式中，检测器连接对应复位源的复位目的端和复位源端，检测器还连接同步复位器的同步时钟或虚拟时钟。
本申请实施例提供的一种电子设备，包括：处理器和存储器，所述存储器存储有所述处理器可执行的机器可读指令，所述机器可读指令被所述处理器执行时执行如以上任一所述的方法。
本申请实施例提供的一种计算机可读存储介质，该存储介质上存储有计算机程序，该计算机程序被处理器运行时执行如以上任一所述的方法。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种SoC芯片的复位验证方法步骤流程图；
图2为本申请实施例提供的对每一复位源进行检查的方法步骤流程图；
图3为本申请实施例提供的生成检测器的方法步骤流程图；
图4示出了本申请实施例提供的电子设备的一种可能的结构。
图标：1-处理器，2-存储器，3-通信接口，4-通信总线。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
请参照图1，图1为本申请实施例提供的一种SoC芯片的复位验证方法步骤流程图，包括：
步骤100、根据SoC芯片的各个模块及对应的复位源，和SoC芯片的子系统及对应的复位源，生成复位验证表格；
步骤200、根据复位验证表格，对每一子系统生成对应的检测器；
步骤300、通过检测器对每一复位源进行检查。
本申请实施例中，复位验证表格可以是按照子系统进行分页，每页有一列是用于发送给各个模块或子系统的复位信号，有一列是复位的类型(对模块的复位、对全芯片的复位或对子系统的复位)，对应于不同的复位源单独设置一列，还有一列是复位同步器的同步时钟。将复位验证表格作为输入数据，利用脚本生成每一子系统对应的检测器，检测器与子系统一一对应，通过检测器对每一复位源进行单独检查，使得某个模块或者子系统的复位对其他模块或者子系统起作用时能够被检测到，避免了复位验证时交织错误的产生。并且，通过复位验证表格实现对复位信号的管理，避免了在项目迭代过程中因复位信号修改导致的环境迭代工作量大和效率低。
请参照图2，图2为本申请实施例提供的对每一复位源进行检查的方法步骤流程图，在一些可选的实施方式中，步骤300中，通过检测器对每一复位源进行检查，具体包括：
步骤310、将检测器例化到复位检测监视器模块中；
步骤320、利用复位检测监视器模块，将复位源及对应的模块或子系统连接到检测器，并且检测器连接同步复位器的同步时钟或虚拟时钟，以实现对每一复位源的检查。
本申请实施例中，通过脚本，将检测器例化到复位检测监视器模块(即reset_test_monitor模块)中，使得检测器能够连接上需要检查的信号，需要检查的信号包括复位目的端、复位的源端的信号，以及，若有同步复位器的同步时钟，需要检查的信号还包括了同步时钟，若没有同步复位器，则检测器连接一个环境产生的虚拟时钟。这里的复位的源端的信号，即是，复位源发送的复位信号；复位目的端的信号，即是，复位信号作用的模块或子系统产生的信号。具体来说，是从全芯片级的波形中，将模块或子系统的复位抓取出来并布置给检测器的端口上，同样的，复位源的复位信号和同步时钟也可以从波形中抓取并布置给检测器的端口上，从而完成了复位的检查环境的搭建，通过该检查环境可以实现对每一复位源的检查。并且，本实施例中通过脚本来抓取这些信号，避免了手动抓取时因芯片中的复位成千上万导致的工作量过大。
请参照图3，图3为本申请实施例提供的生成检测器的方法步骤流程图，在一些可选的实施方式中，步骤200中，根据复位验证表格，对每一子系统生成对应的检测器，具体包括：
步骤210、根据复位验证表格，对每一子系统生成对应的监视器；
步骤220、监视器中例化用于检查复位生效的检测单元，得到检测器；检测器用于复位源的复位及释放检查，在对应模块或子系统被复位或者释放时，检测到不是该复位源的作用，则判断为出现了交织错误。
本申请实施例中，利用脚本根据复位验证表格，对每一子系统都生成对应的监视器，再在监视器中例化一个检查复位是否生效的检测单元从而得到检测器，在利用检测器进行检查时，包括了对复位源的复位及释放检查，具体来说，在对应模块或子系统被复位或者释放时，检测到不是该复位源的作用，则判断为出现了交织错误。
在一些可选的实施方式中，复位验证方法还包括：监视器例化到有复位驱动的case模块，case模块用于在SoC芯片完成初始化并释放所有模块及子系统的复位之后，对每一复位源的复位进行使能及释放。
本申请实施例中，通过将监视器例化到有复位驱动的case模块，能够实现在芯片完成初始化后，释放所有模块及子系统的复位，通过case模块自动化的依次进行独立的使能复位和释放复位的每一过程，搭建了一个自动化的复位验证环境。
在一些可选的实施方式中，检测单元通过断言实现，检测单元还用于毛刺检查。本申请实施例中，由于只要输入信号同时变化，经过内部走线组合逻辑必将产生毛刺，若复位信号中存在毛刺，会导致对模块或子系统的误复位，因此，本实施例中的检测单元还包括了毛刺检查，确保复位信号不会含有任何毛刺之后，再进行检查。
在一些可选的实施方式中，模块或系统的复位源包括软复位、上电复位、下电复位、pad输出复位、pad输入复位中的至少一项。本申请实施例中，模块或系统的复位源包括软复位、上电复位、下电复位、pad输出复位、pad输入复位等。其中，软复位是通过软件给模块或子系统一个复位信号，如低电平或许是高电平(具体看系统设置)来实现复位操作。上电复位是指子系统或模块在上电的瞬间就执行复位操作，包括了硬件复位和软复位的操作，硬件复位和软复位是从上电复位里面的某点开始的启动操作，本实施例的复位验证方案用于上电复位的验证时，能够通过多个子系统对应的检测器来验证上电复位释放的时序，避免出现严重的系统问题。下电复位是指子系统或模块在下电的时候执行复位操作。pad输出复位和pad输入复位，是指pad(管脚)输入或输出信号时执行复位操作。
在一些可选的实施方式中，复位源为pad输入复位时，通过检测器对每一复位源进行检查，具体包括：对pad输入复位的复位源对应的模块或子系统的输出的信号进行毛刺过滤，根据过滤之后的信号进行检查。
本申请实施例中，在pad输入的复位中，有一种不能添加复位同步器的复位，可能会产生毛刺，这种毛刺是已知并且没有异常作用的，脚本会自动对这种复位目的端过滤毛刺后，再检查，以免误报。
在一些可选的实施方式中，复位验证方法还包括：
步骤400、针对全芯片的复位源，生成对应的检测器；
步骤500、通过检测器对全芯片的复位源进行检查；
其中，全芯片的复位源包括：看门狗复位、过热复位及全芯片软复位中的至少一项。
本申请实施例中，除了对SoC芯片的模块或子系统的复位验证之外，还对针对全芯片的复位进行验证，全芯片的复位源包括看门狗复位、过热复位及全芯片软复位等。其中，看门狗技术是有效的系统监测手段。系统处理器正常工作时，在设定的时间内输出一个喂狗信号(清除信号)到看门狗定时器的喂狗输入端WDI，使得看门狗定时器定时清零，该设定的时间即为看门狗定时器的计数溢出时间。如果超过计数溢出时间不喂狗(例如，在程序跑飞时，或程序跑死时)，即看门狗定时器达到计数阈值，就会产生复位信号到系统处理器，使系统处理器复位，防止系统处理器死机。
本申请实施例提供的一种SoC芯片的复位验证系统，SoC芯片包括多个子系统，每一子系统包括至少一个模块；
复位验证系统包括验证信息存取调用模块、检测模块和多个检测器。其中，验证信息存取调用模块，用于根据各个模块及对应的复位源，和各个子系统及对应的复位源，生成复位验证表格。检测模块，用于根据复位验证表格，对每一子系统生成对应的检测器。检测器，用于对每一复位源进行检查。
在一些可选的实施方式中，检测器连接对应复位源的复位目的端和复位源端，检测器还连接同步复位器的同步时钟或虚拟时钟。
图4示出了本申请实施例提供的电子设备的一种可能的结构。参照图4，电子设备包括：处理器1、存储器2和通信接口3，这些组件通过通信总线4和/或其他形式的连接机构(未示出)互连并相互通讯。
其中，存储器2包括一个或多个(图中仅示出一个)，其可以是，但不限于，随机存取存储器(Random Access Memory，简称RAM)，只读存储器(Read Only Memory，简称ROM)，可编程只读存储器(Programmable Read-Only Memory，简称PROM)，可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，简称EPROM)，电可擦除可编程只读存储器(Electric Erasable Programmable Read-Only Memory，简称EEPROM)等。处理器1以及其他可能的组件可对存储器2进行访问，读和/或写其中的数据。
处理器1包括一个或多个(图中仅示出一个)，其可以是一种集成电路芯片，具有信号的处理能力。上述的处理器1可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、微控制单元(Micro Controller Unit，简称MCU)、网络处理器(NetworkProcessor，简称NP)或者其他常规处理器；还可以是专用处理器，包括神经网络处理器(Neural-network Processing Unit，简称NPU)、图形处理器(Graphics Processing Unit，简称GPU)、数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(Application Specific Integrated Circuits，简称ASIC)、现场可编程门阵列(FieldProgrammable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。并且，在处理器1为多个时，其中的一部分可以是通用处理器，另一部分可以是专用处理器。
通信接口3包括一个或多个(图中仅示出一个)，可以用于和其他设备进行直接或间接地通信，以便进行数据的交互。通信接口3可以包括进行有线和/或无线通信的接口。
在存储器2中可以存储一个或多个计算机程序指令，处理器1可以读取并运行这些计算机程序指令，以实现本申请实施例提供的自动外呼方法。
可以理解的，图4所示的结构仅为示意，电子设备还可以包括比图4中所示更多或者更少的组件，或者具有与图4所示不同的结构。图4中所示的各组件可以采用硬件、软件或其组合实现。电子设备可能是实体设备，例如PC机、笔记本电脑、平板电脑、手机、服务器、嵌入式设备等，也可能是虚拟设备，例如虚拟机、虚拟化容器等。并且，电子设备也不限于单台设备，也可以是多台设备的组合或者大量设备构成的集群。
本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被计算机的处理器读取并运行时，执行本申请实施例提供的自动外呼方法。例如，计算机可读存储介质可以实现为图4中电子设备中的存储器2。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (12)
1.一种SoC芯片的复位验证方法，其特征在于，包括：
根据SoC芯片的各个模块及对应的复位源，和SoC芯片的子系统及对应的复位源，生成复位验证表格；
根据复位验证表格，对每一子系统生成对应的检测器；
通过检测器对每一复位源进行检查。
2.如权利要求1所述的方法，其特征在于，所述通过检测器对每一复位源进行检查，包括：
将检测器例化到复位检测监视器模块中；
利用复位检测监视器模块，将复位源及对应的模块或子系统连接到检测器，并且检测器连接同步复位器的同步时钟或虚拟时钟，以实现对每一复位源的检查。
3.如权利要求1所述的方法，其特征在于，所述根据复位验证表格，对每一子系统生成对应的检测器，包括：
根据复位验证表格，对每一子系统生成对应的监视器；
监视器中例化用于检查复位生效的检测单元，得到检测器；所述检测器用于复位源的复位及释放检查，在对应模块或子系统被复位或者释放时，检测到不是该复位源的作用，则判断为出现了交织错误。
4.如权利要求3所述的方法，其特征在于，还包括：
监视器例化到有复位驱动的case模块，所述case模块用于在SoC芯片完成初始化并释放所有模块及子系统的复位之后，对每一复位源的复位进行使能及释放。
5.如权利要求3所述的方法，其特征在于，所述检测单元通过断言实现，所述检测单元还用于毛刺检查。
6.如权利要求1所述的方法，其特征在于，模块或系统的复位源包括软复位、上电复位、下电复位、pad输出复位、pad输入复位中的至少一项。
7.如权利要求6所述的方法，其特征在于，所述复位源为pad输入复位时，所述通过检测器对每一复位源进行检查，包括：
对pad输入复位的复位源对应的模块或子系统的输出的信号进行毛刺过滤，根据过滤之后的信号进行检查。
8.如权利要求1所述的方法，其特征在于，还包括：
针对全芯片的复位源，生成对应的检测器；
通过检测器对全芯片的复位源进行检查；
其中，所述全芯片的复位源包括：看门狗复位、过热复位及全芯片软复位中的至少一项。
9.一种SoC芯片的复位验证系统，其特征在于，所述SoC芯片包括多个子系统，每一子系统包括至少一个模块；
所述系统包括：
验证信息存取调用模块，用于根据各个模块及对应的复位源，和各个子系统及对应的复位源，生成复位验证表格；
检测模块，用于根据复位验证表格，对每一子系统生成对应的检测器；
检测器，用于对每一复位源进行检查。
10.如权利要求9所述的系统，其特征在于，所述检测器连接对应复位源的复位目的端和复位源端，所述检测器还连接同步复位器的同步时钟或虚拟时钟。
11.一种电子设备，其特征在于，包括：处理器和存储器，所述存储器存储有所述处理器可执行的机器可读指令，所述机器可读指令被所述处理器执行时执行如权利要求1-8任一所述的方法。
12.一种计算机可读存储介质，其特征在于，该存储介质上存储有计算机程序，该计算机程序被处理器运行时执行如权利要求1-8任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211004011.8A CN115827338A (zh) | 2022-08-18 | 2022-08-18 | 一种SoC芯片的复位验证方法、系统及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211004011.8A CN115827338A (zh) | 2022-08-18 | 2022-08-18 | 一种SoC芯片的复位验证方法、系统及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115827338A true CN115827338A (zh) | 2023-03-21 |
Family
ID=85523170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211004011.8A Pending CN115827338A (zh) | 2022-08-18 | 2022-08-18 | 一种SoC芯片的复位验证方法、系统及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115827338A (zh) |
-
2022
- 2022-08-18 CN CN202211004011.8A patent/CN115827338A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105938450B (zh) | 自动除错信息收集的方法及系统 | |
| CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
| CN107357666B (zh) | 一种基于硬件保护的多核并行系统处理方法 | |
| US9342393B2 (en) | Early fabric error forwarding | |
| CN101126995A (zh) | 处理严重硬件错误的方法及设备 | |
| KR20170060028A (ko) | 안전 서브-시스템을 가지는 프로그램가능 ic | |
| US9529686B1 (en) | Error protection for bus interconnect circuits | |
| US8122291B2 (en) | Method and system of error logging | |
| CN109032901A (zh) | 一种远程带外ssd的监控方法、装置及受控终端 | |
| US20180239905A1 (en) | Method, checking device, and system for determining security of a processor | |
| US9946552B2 (en) | System and method for detecting redundant array of independent disks (RAID) controller state from baseboard management controller (BMC) | |
| US11023335B2 (en) | Computer and control method thereof for diagnosing abnormality | |
| US10042692B1 (en) | Circuit arrangement with transaction timeout detection | |
| CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
| CN102541702A (zh) | 自动重启主机板及记录除错数据的测试方法及其重启装置 | |
| CN109086081A (zh) | 一种即时提示SATA和NVMe设备在位变化的方法、系统及介质 | |
| CN115827338A (zh) | 一种SoC芯片的复位验证方法、系统及电子设备 | |
| CN114003416B (zh) | 内存错误动态处理方法、系统、终端及存储介质 | |
| JP4299634B2 (ja) | 情報処理装置及び情報処理装置の時計異常検出プログラム | |
| CN101364197A (zh) | 应用于计算机系统的外接式开机自测装置与其计算机系统 | |
| CN115098342A (zh) | 系统日志收集方法、系统、终端及存储介质 | |
| CN112634977B (zh) | 具有除错存储器接口的芯片及其除错方法 | |
| JP6256087B2 (ja) | ダンプシステムおよびダンプ処理方法 | |
| TWI832188B (zh) | 電腦系統以及在電腦系統中執行的方法 | |
| CN107450894B (zh) | 通知开机阶段的方法及服务器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Ningbo City, Zhejiang Province, 315200 Applicant after: Aixin Yuanzhi Semiconductor Co.,Ltd. Address before: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315200 Applicant before: Aixin Yuanzhi Semiconductor (Ningbo) Co.,Ltd. Country or region before: China Country or region after: China Address after: Room 59, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315200 Applicant after: Aixin Yuanzhi Semiconductor (Ningbo) Co.,Ltd. Address before: 201700 room 1190, zone B, floor 11, building 1, No. 158, Shuanglian Road, Qingpu District, Shanghai Applicant before: Aisin Yuanzhi semiconductor (Shanghai) Co.,Ltd. Country or region before: China |