JP4299634B2 - 情報処理装置及び情報処理装置の時計異常検出プログラム - Google Patents

Description

本発明はサーバ等の情報処理装置及び情報処理装置の時計異常検出プログラムに関し、特に障害発生時に採取するログの時刻管理に適用して有効な技術に関するものである。

近年、サーバのような情報処理装置では、計算機システムとしての所定の機能を提供するメインシステムと、このメインシステムのファン、電源、演算処理装置（ＣＰＵ）、メモリといった構成要素の物理的な健全性を監視し、システム管理、復旧、資産管理を可能とする情報（以下障害ログと称す）を提供することで、高い信頼性・保守性を実現する保守管理システムとを備えて構成されることが一般的である。このような情報処理装置として、例えば、特許文献１や、特許文献２によれば、サーバの制御装置であるプロセッサを備えたベースボードマネジメントコントローラ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ：以下ＢＭＣと略す）を内蔵した情報処理装置に関する技術が開示されている。

以下、順番に、
（１）従来の情報処理装置における構成
（２）従来の情報処理装置の時刻管理方法
（３）従来の情報処理装置の時刻同期方法
について、図５を用いて説明する。図５は従来の情報処理装置の構成例を示すブロック図である。

（１）従来の情報処理装置における構成
図５において、情報処理装置１は、メインシステム２と、保守管理システム３を備えて構成されている。始めにメインシステム２について説明する。

ＣＰＵ１０は、フロントサイドバス１４（以下ＦＳＢと称す）を介してシステム制御部１５（以下ノースブリッジと称す）と接続している。ＣＰＵ１０が複数あるマルチプロセッサシステムでは、ＦＳＢ１４に複数のＣＰＵ１０を接続するのが一般的である。なお、ＣＰＵ１０上で動作するソフトウェア時計２３については後述する。

ノースブリッジ１５は、一つまたは複数のチップにより構成され、メモリ１６及び、Ｉ／Ｏサブシステムバス１７を介して、Ｉ／Ｏデバイス１８，１９及び、基本Ｉ／Ｏバスブリッジ２０（以下サウスブリッジと称す）と接続している。また、近年の高性能なシステムでは、ＣＰＵ１０だけでなくＩ／Ｏサブシステムバス１７を複数本備え、ノースブリッジ１５と接続することで、多くのＩ／Ｏデバイス１８，１９を接続可能な構成とするのが一般的であり、Ｉ／Ｏサブシステムバス１７にはＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスや前記ＰＣＩバスを高速動作可能としたＰＣＩ−Ｘバスが一般的に採用されている。

Ｉ／Ｏデバイス１８、１９は、グラフィックス制御部や、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）等の外部Ｉ／Ｏ接続インターフェース制御部などを用途に応じて接続している。

サウスブリッジ２０は、メインシステムの基準時刻を計時するＲＴＣ（１）２１を備えたチップで構成される。ＲＴＣ（１）２１はモトローラ社製ＭＣ１４６８１８Ａと互換機能を有し、ユーザが使用可能なメモリ領域も備えている。また、サウスブリッジ２０は、拡張Ｉ／Ｏバス２２を介してキーボードやマウスといった低速な周辺Ｉ／Ｏデバイスを制御するレガシーＩ／Ｏコントローラ２５（以下ＳＩＯと称す）や、基本入出力ファームウェア２６（以下ＢＩＯＳと称す）を用途に応じて接続している。

また、拡張Ｉ／Ｏバス２２には保守管理システム３のＩＰＭＩ制御部１０７も接続しており、ＣＰＵ１０のＩ／Ｏアドレス空間にＩＰＭＩ制御部１０７をマッピングする。これによりメインシステム２と保守管理システム３との通信を可能にする。インテリジェントプラットフォームマネジメントインターフェーススペシフィケーションＶ１．５（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｌａｔｆｏｒｍ Ｍａｎａｇｅｍｅｎｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ ２００２年２月２０日発行）（以下ＩＰＭＩと省略する）によれば、保守管理システムを構成するハードウェアにアクセスするための共通インターフェース及び、メッセージベースのプロトコルといった技術が開示されている。

拡張Ｉ／Ｏバス２２は、ＩＳＡ（Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バスが一般的であり、近年ではＬＰＣ（Ｌｏｗ ｐｉｎ ｃｏｕｎｔ）バスも採用されている。また、メインシステム２と保守管理システム３の相互接続にはサウスブリッジ２０と、ＩＰＭＩ制御部１０７をＳＭ（Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ）バス（図示せず）を介して接続する方法も一般的である。

次に、保守管理システム３について説明する。

ＢＭＣ１００は、Ｉ２Ｃバス１０１を介してフィールドリプレイスメントユニット１０２（以下ＦＲＵと称す）、センサ１０３と接続し、ＢＭＣバス１０４を介してＮＶＲＡＭ１０５、ＲＴＣ（２）１０６、ＩＰＭＩ制御部１０７と接続している。

ＢＭＣ１００はプロセッサを備えたマイクロコンピュータであり、保守管理システムに必要な障害の監視や、障害ログ管理のためのプログラムなどが実行される。

Ｉ２Ｃバス１０１は、双方向シリアルバスであり１本のクロック信号と、１本のデータ／アドレス信号を有する。

ＢＭＣバス１０４は、前記ＢＭＣ１００を構成するマイクロコンピュータが備えるバスインターフェースを用いた双方向パラレルバスである。

ＦＲＵ１０２は、保守に必要な情報として例えば製造メーカやシリアル番号などが記憶されるＥＥＰＲＯＭである。

センサ１０３は、情報処理装置１内の電圧、温度、ＦＡＮ回転数などを検出する。また、ＢＭＣ１００はセンサ１０３を定期的にポーリングすることで障害の監視を行う。

ＮＶＲＡＭ１０５は、ＢＭＣ１００が管理しているセンサ１０３の種類や異常を識別するための閾値及び、障害ログが記憶される。

ＲＴＣ（２）１０６は保守管理システム３の基準時刻を計時する時計である。

ＩＰＭＩ制御部１０７は、メインシステム２内のＣＰＵ１０とＢＭＣ１００との間で通信を行うための制御回路であり、前述したＩＰＭＩによれば、例えばＫＣＳ（Ｋｅｙｂｏａｒｄ Ｃｏｎｔｒｏｌｌｅｒ Ｓｙｓｔｅｍ）インターフェースを用いる技術が開示されている。

以上説明してきた従来の情報処理装置のような構成によって実現されるメインシステム２の一般的な動作については、通常のパーソナルコンピュータや、サーバシステムとして広く知られており、更にはＩＰＭＩ仕様を参照することにより保守管理システム３の一般的な動作についても容易に理解できるため、ここでは細部の動作についての詳細な説明を省略する。

（２）従来の情報処理装置における時刻管理方法
以上説明してきた従来の情報処理装置の構成では、メインシステム２は、ＲＴＣ（１）２１を基準時刻として読み出した値を、ＣＰＵ１０上で動作し、インターバルタイマによって計時されるソフトウェア時計２３（以下ソフト時計と称す）に設定する。このようにして基準時刻が設定されたソフト時計２３を用いて時刻管理を行うことが一般的である。

一方、保守管理システム３ではＲＴＣ（２）１０６を基に時刻管理を行う。

このような時刻管理が行われている情報処理装置において、ＣＰＵ１０は、例えば、ＦＳＢ１４やメモリ１６、またはＩ／Ｏサブシステムバス１７においてエラーを検出すると、ＢＩＯＳ２６に格納された障害ログ採取プログラムを実行する。障害ログ採取プログラムによって、ＣＰＵ１０が採取する障害ログは、前記ソフト時計２３によって計時された時刻がタイムスタンプとして記録される。一方、ＢＭＣ１００は、例えば情報処理装置１に給電される電源電圧やＦＡＮ回転数などに異常を検出すると障害ログを採取する。ＢＭＣ１００が採取する障害ログにはＲＴＣ（２）１０６によって計時された時刻または、ＢＭＣ１００上で動作するソフト時計２３によって計時された時刻がタイムスタンプとして記録される。

（３）従来の情報処理装置における時刻同期方法
以上説明したように、従来の情報処理装置ではメインシステム２及び保守管理システム３はそれぞれ独立した時刻管理がなされていると、前記ＣＰＵ１０が採取した障害ログとＢＭＣ１００が採取した障害ログにおいて時刻関係が不明確となるため、時刻同期を行う必要がある。

前述したＩＰＭＩによれば、対話形式による通信を行うためのＩＰＭＩメッセージ１０８の通信方法（プロトコル）が開示されており、例えばＧＥＴ ＳＥＬ ＴＩＭＥ、ＳＥＴ ＳＥＬ ＴＩＭＥといったコマンドを用いて、お互いのシステムの時刻を読み出したり、時刻管理したいシステムに補正したい時刻とともに時刻設定を促すことで時刻同期を行う方法が知られている。

また、複数の計算機をイーサネット（登録商標）等のＬＡＮ接続を行っている場合の時刻同期方法として、計算機内部時計の時刻を同期したい計算機から時刻同期の基準となる計算機への時刻送付要求により時刻を転送し、転送された時刻を元に計算機のクロックを増減し、徐々に補正していく４．３ＢＳＤ ＵＮＩＸ（登録商標）システムのｔｉｍｅｄの方式やｔｉｍｅｄにネットワーク等の伝送路の負荷による遅延を統計的に考慮したｎｔｐなどが知られている（例えば、特許文献３参照）。
特開２００３−２２２２２号報 特開２００１−２８６１６号報 特開平１１−２５０５７号報

前述したように、ＧＥＴ ＳＥＬ ＴＩＭＥのようなコマンドや、ｔｉｍｅｄやｎｔｐといった従来の技術では、基準時刻となる時刻情報を基に同期させたい時計を補正していくために、個々の時刻が同期するまでに時間がかかるという問題がある。また、時刻同期がなされていることを確認することは難しく、精度が不明確であるという問題もある。更には、個々の時計が計時する時刻が一致しなかった場合には、どちらの時計が動作不良であるのかを検出できず、障害部位の特定において信頼性にかけるという問題がある。

本発明の目的は、メインシステムと保守管理システムにおける精度の高い時刻同期を行うことを可能にして、障害の発生時にはメインシステムと保守管理システムで検出された障害の時刻関係が明確な障害ログを採取することが可能な情報処理装置及び情報処理装置の時計異常検出プログラムを提供することにある。

また、他の目的として基準時刻を計時する時計の正常性を容易に検出することが可能な情報処理装置及び情報処理装置の時計異常検出プログラムを提供することを目的とする。

本発明による情報処理装置は、計算機システムとしての所定の機能を提供するメインシステムと、メインシステムとは独立して動作して、メインシステムの障害を検出及び監視する機能を提供する保守管理システムと、時刻を計時する共有計算機用時計と、共有計算機用時計に接続され、メインシステム及び保守管理システムに対する共有計算機用時計の共有アクセス制御を行う時計共有制御手段とを備え、メインシステム及び保守管理システムは、それぞれが障害発生時に採取する障害情報に、共有計算機用時計を基に計時された時刻を記録するものである。

また、本発明による情報処理装置の時計異常検出プログラムは、計算機システムとしての所定の機能を提供するメインシステムと、メインシステムとは独立して動作して、メインシステムの障害を検出及び監視する機能を提供する保守管理システムと、時刻を計時する共有計算機用時計と、計算機用時計に接続され、メインシステム及び保守管理システムに対する共有計算機用時計の共有アクセス制御を行う時計共有制御手段とを備えた情報処理装置の時計異常検出プログラムであって、時計の異常を検出するためにメインシステムを、
メインシステム内の計算機用時計及びメインシステムのＣＰＵ上で動作するソフトウェア時計が計時する時刻を、共有計算機用時計が計時する時刻に設定する手段、メインシステム内の計算機用時計及びソフトウェア時計が計時する時刻と、共有計算機用時計が計時する時刻とを比較する手段、時刻の比較結果に基づいて、共有計算機用時計及びソフトウェア時計の異常を検出し、共有計算機用時計及びソフトウェア時計の正常性を確認する手段、として機能させるものである。

本発明によれば、メインシステムと保守管理システムは、共通の基準時刻を計時する時計を用いて時刻管理を行うことができ、障害の発生時にはメインシステムと保守システムで検出された障害の時刻関係が明確な障害ログを採取することができる。

また、本発明によれば、メインシステム及び保守管理システムの基準時刻を計時する計算機用時計の正常性を容易に確認することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の説明によって本発明が制限されるものではない。

（実施の形態１）
図１により、本発明の実施の形態１による情報処理装置の構成について説明する。図１は本発明の実施の形態１による情報処理装置の構成を示すブロック図であり、図５に示す従来の情報処理装置と対応する部分については、同一の記号を用いて説明する。

図１に示すように、実施の形態１では、共有ＲＴＣ１１３を共有バス１１０を介して共有バス制御部１０９に接続することで、ＣＰＵ１０及びＢＭＣ１００から共有バス制御部１０９を介して、それぞれ共有ＲＴＣ１１３に対するアクセスを可能とし、共有ＲＴＣ１１３をメインシステム２及び保守管理システム３の基準時刻を計時する共有の時計とするようになっている。

具体的には、図１において、共有バス制御部１０９はＩＰＭＩ制御部１０７を含み、拡張Ｉ／Ｏバス２２、ＢＭＣバス１０４、共有バス１１０に接続される。共有バス制御部１０９は拡張バス２２を介してＣＰＵ１０のＩ／Ｏポートにマッピングし、ＣＰＵ１０からのＩ／Ｏアクセスをデーコードして、共有バス１１０へのアクセスに変換することで実現する。

また、共有バス制御部１０９はＢＭＣバス１０４を介してＢＭＣ１００のメモリ空間にマッピングし、ＢＭＣ１００からのメモリアクセスをデコードして共有バスへのアクセスに変換することで実現する。更に、共有バス制御部１０９はＣＰＵ１０とＢＭＣ１００との共有バスのアクセスを調停（アービトレーション）する機能と、共有ＲＴＣ１１３へのアクセス権を取得するためのセマフォレジスタ１１２（以下セマフォと称す）とを備えている。

なお、実施の形態１でのメインシステム２から共有バス１１０へのアクセスを実現する手段としては、この限りではなく、例えば、Ｉ／Ｏサブシステムバス１７と共有バス制御部１０９を接続して実現するなどしてもよい。

また、共有ＲＴＣ１１３は共有バス１１０に接続しているが、共有バス１１０に限らず、共有バス制御部１０９などの時計共有制御手段の動作によりＣＰＵ１０及びＢＭＣ１００からのアクセスが可能なバスであれば、他のバスに接続することも可能である。

共有バス１１０には、共有メモリ１１１及び共有ＲＴＣ１１３が接続されており、ＣＰＵ１０及びＢＭＣ１００からアクセスすることが可能である。

共有ＲＴＣ１１３はメインシステム２及び保守管理システム３の基準時刻を計時する共有の時計である。メインシステム２は共有ＲＴＣ１１３を読み出した時刻を基にソフト時計２３を設定し、ＢＭＣ１００が採取する障害ログは共有ＲＴＣ１１３を読み出した時刻をタイムスタンプとして記録する。

共有メモリ１１１は、ＣＰＵ１０及びＢＭＣ１００からアクセスが可能メモリであり、従来の情報処理装置において、ＲＴＣ（１）２１に具備されたメモリ領域に書き込まれていた構成情報などを、共有メモリ１１１に記録する。

図１における他の部分については、図５を用いて説明した従来の情報処理装置と同様であるため説明を省略する。

次に、図２により、本発明の実施の形態１による情報処理装置のメインシステム２が起動時に共有ＲＴＣ１１３を用いて時刻同期する動作について説明する。図２は、メインシステム２の起動時における動作を示すフローチャートである。

まず、メインシステムの起動が開始されると（ステップＳ１０１）、ＣＰＵ１０がＢＩＯＳ２６のプログラムを実行し、システムの初期化及び、基準時刻の読み込みを開始する（ステップＳ１０２）。そして、共有ＲＴＣ１１３のアクセス権を獲得するためにセマフォ１１２の読み出しを行い、ここでセマフォ１１２から‘１’を読み出せなかった場合にはＢＭＣ１００が共有ＲＴＣ１１３にアクセス中であるため、このアクセスが終了するまでステップＳ１０３を繰り返し実行する（ステップＳ１０３）。

また、ステップＳ１０３によりセマフォ１１２から‘１’を読み出せた場合は、共有ＲＴＣ１１３の読み出しを行う（ステップＳ１０４）。そして、セマフォ１１２に‘１’を書き込み（‘１’をライトクリア）、セマフォ１１２を開放することで、共有ＲＴＣ１１３のアクセスを終了する（ステップＳ１０５）。これにより共有ＲＴＣ１１３を排他的にアクセスすることを可能とし、誤差の無い読み出し（または書き込み）を実現する。

そして、ＣＰＵ１０上で動作するソフト時計２３に共有ＲＴＣ１１３を読み出した時刻を設定する（ステップＳ１０６）。これにより共有ＲＴＣ１１３の時刻とＣＰＵ１０上のソフト時計２３の時刻が一致する。そして、ＣＰＵ１０はハードディスクなどの外部記憶装置からＯＳをメモリ１６に読み込みを行う（ステップＳ１０７）。これによりメインシステム２は運用可能な状態となる（ステップＳ１０８）。

このような動作手順を設けることで、ソフト時計２３と共有ＲＴＣ１１３は時刻同期を行うことが可能となる。

次に、図３により、本発明の実施の形態１による情報処理装置のメインシステム２の運用状態において、例えば、ＯＳを介してユーザが時刻を補正する場合に、メインシステム２と保守管理システム３の時刻を同期する場合の動作について説明する。図３は通常動作中のメインシステム２の動作を示すフローチャートである。

まず、ＢＩＯＳ２６のプログラムはＯＳなどを介して時刻を設定する要求があるかを常に監視し（ステップＳ２０１）、要求が無い場合はそのまま待機して、要求がある場合にはＣＰＵ１０上で動作するソフト時計２３時計を補正する（ステップＳ２０２）。

そして、セマフォ１１２の読み出しを行い、ここでセマフォ１１２から‘１’を読み出せなかった場合には引き続きセマフォ１１２の読み出しを繰り返し実行する（ステップＳ２０３）。

また、ステップＳ２０３により、セマフォ１１２から‘１’を読み出せた場合は、補正済みであるＣＰＵ１０上で動作するソフト時計２３の値を読み出し（ステップＳ２０４）、この値を共有ＲＴＣ１１３に書き込む（ステップＳ２０５）。そして、セマフォ１１２に‘１’を書き込み、セマフォ１１２を開放することで共有ＲＴＣ１１３のアクセスを終了する（ステップＳ２０６）。そして、再びステップＳ２０１に戻り時計設定の要求があるかを監視する。

このような動作手順を設けることにより通常動作中において、ソフト時計２３と共有ＲＴＣ１１３は時刻同期が可能となる。

また、保守管理システム３の時刻管理も共有ＲＴＣ１１３によってなされている。ＢＭＣ１００が共有ＲＴＣ１１３の読み出し及び書き込みを行う動作については、セマフォ１１２を用いて共有ＲＴＣ１１３のアクセス権の取得・開放を行う。ＢＭＣ１００の動作は図２におけるＳ１０３〜Ｓ１０５のＣＰＵ１０の動作と同様にして実現できるため、詳細な説明は省略する。

以上のように実施の形態１によれば、メインシステム２及び、保守管理システム３に相互接続された共有バス１１０を具備して、この共有バス１１０に基準時刻を計時する共有ＲＴＣ１１３を配置することで、メインシステム１及び保守管理システム３は共有ＲＴＣ１１３を共有できる。また、メインシステム１及び保守管理システム３は共有した共有ＲＴＣ１１３を基に精度の高い時刻同期を行うことで、障害発生時においてＣＰＵ１０及びＢＭＣ１００とが検出した障害の時刻関係が明確な障害ログを採取することが可能となる。

また、共有ＲＴＣ１１３を保守管理システム３側に設けているので、メインシステム２の構成は一般的なコンピュータシステムを使用することができ、メインシステム２側としては、例えば、ＢＩＯＳ２６のプログラムを変更するのみで、時刻同期の動作などの処理を行うことが可能である。

（実施の形態２）
実施の形態２は、共有ＲＴＣ１１３及びソフト時計２３の正常性をＲＴＣ（１）２１を用いて検出するものである。

実施の形態２による情報処理装置の構成は、実施の形態１の図１に示す構成と同様で、またメインシステム２の運用状態における時刻補正の動作手順は、実施の形態１の図３に示す動作手順と同様であり、その説明は省略する。

図４により、本発明の実施の形態２による情報処理装置のメインシステム２が起動時にＲＴＣ（１）２１を用いて共有ＲＴＣ１１３及びソフト時計２３の正常性を検出する動作について説明する。図４は、メインシステム２の起動時における動作を示すフローチャートである。また、実施の形態２における共有ＲＴＣ１１３及びソフト時計２３の正常性をＲＴＣ（１）２１を用いて検出する動作は、例えば、ＢＩＯＳ２６内に格納された時計異常検出手段となる時計異常検出プログラムをＣＰＵ１０が実行することにより行われる。

まず、図４におけるステップＳ３０１からステップＳ３０５までの動作については、図２におけるステップＳ１０１からステップＳ１０５と同様にして共有ＲＴＣ１１３の値を読み出す。そして、ＣＰＵ１０上で動作するソフト時計２３及びＲＴＣ（１）２１に共有ＲＴＣ１１３を読み出した時刻を設定する（ステップＳ３０６）。これにより、共有ＲＴＣ１１３及び、ソフト時計２３だけでなく、ＲＴＣ（１）２１の時刻を一致させる。

そして、ソフト時計２３と共有ＲＴＣ１１３の計時する時刻を比較する（ステップＳ３０７）。そして、ステップＳ３０７による比較の結果、これらの時計の値が一致しているかを確認し（ステップＳ３０８）、一致したならば、ソフト時計２３とＲＴＣ（１）２１との比較を行う（ステップＳ３０９）。

そして、ステップＳ３０９による比較の結果、これらの時計が一致しているかを確認し（ステップＳ３１０）、一致したならばソフト時計２３及び共有ＲＴＣ１１３は正常に動作しているのでＯＳを起動して（ステップＳ３１１）、運用を開始する（ステップＳ３１２）。

また、ステップＳ３０８において、ソフト時計２３と共有ＲＴＣ１１３の時計が一致していなかった場合は、どちらの時計が動作不良かを確認するために、ＲＴＣ（１）２１と共有ＲＴＣ１１３の計時する時刻を比較する（ステップＳ３１３）。そして、ステップＳ３１３による比較の結果、これらの時計が一致しているかを確認し（ステップＳ３１４）、一致したならばＣＰＵ１０で動作するソフト時計２３の動作不良であることから、ＣＰＵ１０の動作周波数の異常を障害ログに記録する（ステップＳ３１５）。

また、Ｓ３１４において、ＲＴＣ（１）２１と共有ＲＴＣ１１３の計時する時計が一致していなかった場合、共有ＲＴＣ１１３が動作不良であると判定し、共有ＲＴＣ１１３の障害を障害ログに記録する（ステップＳ３１６）。

また、ステップＳ３１０において、ソフト時計２３とＲＴＣ（１）２１の時計が一致していなかった場合には、ＲＴＣ（１）２１が動作不良であると判定し、ＲＴＣ（１）２１の障害を障害ログに記録する（ステップＳ３１７）。

また、いずれかの時計における動作不良を障害ログに記録（ステップＳ３１５、ステップＳ３１６、ステップＳ３１７）した後は、外部にワーニング通知を行った後（ステップＳ３１８）、ＯＳの起動処理（ステップＳ３１１）に進む。

なお、実施の形態２においては、ソフト時計の動作不良時（ステップＳ３１５）及び共有ＲＴＣ１１３の動作不良時（ステップＳ３１６）においてもＯＳの起動処理（ステップＳ３１１）を行うようにしているが、正常な時刻管理を行うことができないため、メインシステム２の起動を中止させてもよい。

このような動作手順を設けることで、共有ＲＴＣ１１３及びソフト時計２３の正常性を明確として、より精度の高い時間管理を行うことを可能とする。

以上のように実施の形態２によれば、メインシステム２及び保守管理システム３の基準時刻を計時する共有ＲＴＣ１１３と、メインシステム２のＣＰＵ１０上で動作するソフト時計２３の正常性を容易に確認することが可能となる。

本発明の実施の形態１による情報処理装置の構成を示すブロック図である。 本発明の実施の形態１による情報処理装置のメインシステムの起動時における動作を示すフローチャートである。 本発明の実施の形態１による情報処理装置の通常動作中のメインシステムの動作を示すフローチャートである。 本発明の実施の形態２による情報処理装置のメインシステムの起動時における動作を示すフローチャートである。 従来の情報処理装置の構成例を示すブロック図である。

符号の説明

１…情報処理装置、２…メインシステム、３…保守管理システム、１０…ＣＰＵ、１４…フロントサイドバス（ＦＳＢ）、１５…ノースブリッジ、１６…メモリ、１７…Ｉ／Ｏサブシステムバス、１８，１９…Ｉ／Ｏデバイス、２０…サウスブリッジ、２１…ＲＴＣ（１）、２２…拡張Ｉ／Ｏバス、２３…ソフトウェア時計（ソフト時計）、２５…基本Ｉ／Ｏコントローラ（ＳＩＯ）、２６…基本入出力ファームウェア（ＢＩＯＳ）、１００…ベースボードマネジメントコントローラ（ＢＭＣ）、１０１…Ｉ２Ｃバス、１０２…フィールドリプレイスメントユニット（ＦＲＵ）、１０３…センサ、１０４…ＢＭＣバス、１０５…ＮＶＲＡＭ、１０６…ＲＴＣ（２）、１０７…ＩＰＭＩ制御部、１０８…ＩＰＭＩメッセージ、１０９…共有バス制御部、１１０…共有バス、１１１…共有メモリ、１１２…セマフォレジスタ（セマフォ）、１１３…共有ＲＴＣ。

Claims (2)

1. 計算機システムとしての所定の機能を提供するメインシステムと、
   前記メインシステムとは独立して動作して、前記メインシステムの障害を検出及び監視する機能を提供する保守管理システムと、
   前記メインシステム及び保守管理システムの基準時刻を計時する共有時計と、
   前記共有時計に接続され、前記メインシステム及び保守管理システムに対する前記共有時計の共有アクセス制御を行う時計共有制御手段とを備え、
   前記メインシステム及び保守管理システムは、それぞれが障害発生時に採取する障害情報に、前記共有時計を基に計時された時刻を記録する情報処理装置であって、
   前記メインシステム内のＲＴＣ及び前記メインシステムのＣＰＵ上で動作するソフトウェア時計が計時する時刻を、前記共有時計が計時する時刻に設定し、その後、前記メインシステム内のＲＴＣが計時する時刻、前記ソフトウェア時計が計時する時刻、及び前記共有時計が計時する時刻を比較し、前記３つの時刻が全て一致しているかを判定し、前記共有時計及び前記ソフトウェア時計の正常性を確認する時計異常検出手段を備えたことを特徴とする情報処理装置。
2. 計算機システムとしての所定の機能を提供するメインシステムと、前記メインシステムとは独立して動作して、前記メインシステムの障害を検出及び監視する機能を提供する保守管理システムと、前記メインシステム及び保守管理システムの基準時刻を計時する共有時計と、前記共有時計に接続され、前記メインシステム及び保守管理システムに対する前記共有時計の共有アクセス制御を行う時計共有制御手段とを備えた情報処理装置の時計異常検出プログラムであって、
   時計の異常を検出するために前記メインシステムを、
   前記メインシステム内のＲＴＣ及び前記メインシステムのＣＰＵ上で動作するソフトウェア時計が計時する時刻を、前記共有時計が計時する時刻に設定する手段、
   前記メインシステム内のＲＴＣが計時する時刻、前記ソフトウェア時計が計時する時刻、及び前記共有時計が計時する時刻を比較する手段、
   前記時刻の比較結果に基づいて、前記３つの時刻が全て一致しているかを判定し、前記共有時計及び前記ソフトウェア時計の正常性を確認する手段、
   として機能させることを特徴とする情報処理装置の時計異常検出プログラム。

Images