JP4497317B2 - 制御装置の時計同期 - Google Patents

Description

本発明は、制御装置としてのプログラマブル・コントローラに関する。

従来より、制御装置としてのプログラマブル・コントローラ（以下、ＰＬＣと言う）はよく知られている。また、操作端末と表示装置とが一体化されたプログラマブル表示器も同様によく知られている。

近年では、このＰＬＣとプログラマブル表示器とを一つの制御装置として合体させた一体型の制御装置が開発されている。そして、このような多機能制御装置を製造するにあたり、以下の２通りの手法が考えられる。（１）そもそも、ＰＬＣとプログラマブル表示器とは別々の独立した製品として既に存在するため、ＰＬＣを制御部として、そしてプログラマブル表示器を表示部としてそれらを内部バス等で接続し、一つのハウジング内に収容して一体型の制御装置として構成する。（２）ＰＬＣの機能と、プログラマブル表示器の機能との両機能を有する制御装置を一から設計して製造する。

上記（１）の場合、新たに設計して製造する必要があるのは、ハウジングのみであり、制御部と表示部については別途設計等を一からやり直す必要がないため、（２）の場合に比べてコストや開発時間を大幅に抑えて製造することが可能である。また、このような制御装置を製造する企業は、既にＰＬＣやプログラマブル表示器をそれぞれ単体として開発製造しているケースが殆どであるという実情もあり、現状では（１）の製造方法がより好まれている。

しかし、このようにして製造される制御装置においては、ＰＬＣとしての機能を果たす制御部とプログラマブル表示器としての機能を果たす表示部は独立性の高いモジュールとして構成される。そのため、制御部も表示部も独自に異常検出の機能を備え、異常発生時にはそれぞれが発生した異常内容とともにその異常が発生した時刻情報をそれぞれに格納することが望ましい。この時刻情報を得るためには、通常、リアル・タイム・クロック（以下、ＲＴＣと言う）を実装するが、制御部と表示部のデータ交換が何らかの理由により中断ないし切断されてしまう場合を考慮すると制御部と表示部のそれぞれにＲＴＣを実装することが望ましい。つまり、一体型として構成される制御装置には、２つの独立したＲＴＣが存在することとなる。尚、このＲＴＣとはクロック発信器を備え、計時動作を自立的に実行する時計のことである。

ところが、このＲＴＣの性能にはばらつきがあり、月にどの程度の遅れが生じるかという許容範囲（月差）が設定されている。従って、２つのＲＴＣにおいては、一月毎に数秒の誤差が生じてしまい、特に異なる種類（メーカーや型番等）のＲＴＣにおいてはこの月差の設定も異なり、毎月数秒かそれ以上の誤差がほぼ確実に発生してしまう。そして、制御部と表示部に実装されるＲＴＣとしては、従来汎用性の高い既製品が用いられ、その種類も異なる場合が多い。従って、制御部と表示部とを合体させた一体型の制御装置内において、２つのＲＴＣの時計情報は毎月数秒、或いはそれ以上の誤差が生じてしまうこととなる。

一方、発生した異常の原因を分析する際は、その異常が発生した時刻を示す情報が重要な手がかりとなる。上述したように、制御部と表示部のＲＴＣから得られる時刻を示す情報（時計情報）に誤差が生じていると、同一の原因により発生した異常が制御部と表示部とで異なる時計情報に基づいて記録されることになる。その結果、ユーザは、異なる２つの異常が発生したものと誤認してしまう虞が生じることとなる。

制御装置にＲＴＣを組みこみ、時計情報の読み出しや設定を可能とした従来技術としては特許文献１がある。制御装置の代表例であるＰＬＣやそのＰＬＣと接続して制御システムを構成するプログラマブル表示器にも特許文献１と同様にＲＴＣが組みこまれている。従来、ＰＬＣのＲＴＣは専用ツールから、そしてプログラマブル表示器のＲＴＣは、プログラマブル表示器の保守画面からそれぞれを設定していた。
特開２００３−２２９７６０号公報

しかしながら、従来の手法によると、制御部と表示部の時計情報は、それぞれ個別に設定されており、一括設定することは出来なかった。また、それぞれの時計を同期させたい時は、専用部品を画面上に配置する必要があり、同期を行うための処理が煩雑であるという問題点が指摘されていた。

また、制御部と表示部の時計情報を定期的に同期させたいときには、ユーザはその都度専用部品を用いて同期処理を実行することが必要であり、ある程度の期間使用すると必ず生じてしまう誤差に対応するには煩わしいという問題点も指摘されていた。

この発明は、このような従来の問題点に着目してなされたものであり、その目的とするところは、ＰＬＣとしての機能を果たす制御部とプログラマブル表示器としての機能を果たす表示部を備えた制御装置において、制御部内のＲＴＣから得られる時計情報を定期的に表示部内のＲＴＣに書き込み、それぞれに内蔵されるＲＴＣの定期的な同期処理を自動的に行うことを可能とした制御装置を提供することにある。

また、この発明の他の目的とするところは、制御部と表示部との間で通信異常が発生した場合においては、それぞれが独立動作するＲＴＣを備えていることにより、継続動作することを可能とした制御装置を提供することにある。

この発明のその他の目的ならびに作用効果については、明細書の以下の記述を参照することにより、当業者であれば容易に理解される筈である。

本発明の実施形態によると、時計情報を提供するリアル・タイム・クロックを含みプログラマブル・コントローラとしての機能を果たす制御部と、時計情報を提供するリアル・タイム・クロックを含みプログラマブル表示器としての機能を果たす表示部と、当該制御部と表示部とを内部バスにより接続して一つのハウジング内に収容して構成される一体型の制御装置であって、制御部は制御部と表示部との双方からアクセス可能とされた共有メモリをさらに有し、一定周期で制御部側の時計情報を読み出して共有メモリに書き込む手段と、共有メモリに書き込まれた制御部側の時計情報を読み出して表示部内に備えられる内部メモリへと書き込む手段とを有し、表示部の内部メモリに保持される制御部側の時計情報を表示部の時計情報として表示部に内蔵されるクロック発信器を内蔵した時計に書き込む時計情報更新手段とを備え、それにより、２つのリアル・タイム・クロックを自動的に一定周期毎に同期させることを特徴とする。

ここで言う『時計情報』とは、日時を特定する情報を意味するものであり、例えば、年（西暦）、月、日、時、分、秒の情報を示す。また、ここで言う『リアル・タイム・クロック』（以下、ＲＴＣと言う）とは、クロック発信器を備え、計時動作を自立的に実行する時計のことであり、計時専用のチップを意味するものである。そして、このような構成により、制御部と表示部とで２つの独立したＲＴＣをそれぞれ有する一体型の制御装置において、この２つのＲＴＣから得られる時計情報を自動的に同期させることが可能となり、利便性が飛躍的に向上する。また、制御部と表示部の時計情報の同期処理を定期的に実行することによって、ユーザが逐一同期処理を実行する手間が省け、かつ、同期を実行する周期を適宜調整することにより、それら２つのＲＴＣから得られる時計情報に誤差が生じてしまうこと自体を未然に防ぐことが可能となる。

本発明の実施の形態によれば、時計情報更新手段において、制御部と表示部との通信が可能であるかどうかを判定する手段を有し、制御部と表示部との通信が可能な状況であると判定された場合のみ時計情報更新手段を実行する。

このような構成により、制御部と表示部との通信が何らかの理由により切断されているような場合（通信不能）を識別することが可能となる。そして、制御部と表示部との通信が不能な場合は、表示部は制御部内の共有メモリにアクセスすることが出来ず、制御部の時計情報を得ることが出来ないため、時計情報更新手段を実行せずに、最後に行った時計情報更新手段で得られた時計情報を基に、表示部内のＲＴＣが独自に動作し、時計情報を提供し続けることが可能となる。

本発明の実施形態によれば、時計情報更新手段において、内部メモリに書き込まれた制御部の時計情報に対し、所定の範囲内であるか判定する判定手段をさらに備え、所定の範囲内であると判定された場合のみ時計情報更新手段を実行する。

このような構成により、例えば、制御部の時計情報に何らかの異常が生じていて、明らかに正常ではない時計情報を提示している場合、表示部側において、その誤った時計情報を自分の時計情報として上書きしてしまうことを防ぐことが可能となる。尚、ここで言う『所定範囲』としては、例えば、西暦２１００年を超えている場合を異常と判断する、等様々な設定を行うことが可能である。

本発明の実施の形態によれば、時計情報更新手段において、時計情報更新手段を実行しないと判定された場合においても、後に時計情報更新手段を実行するための判定条件が満たされた時点で時計情報更新手段を自動的に再開すること、を特徴とする。

このような構成により、制御部と表示部との通信が可能ではないと判定され、時計情報更新処理の実行が一旦中断されていても、制御部と表示部との通信が復活した時点で時計情報更新処理を自動的に再開させることが可能となる。また、内部メモリ内の時計情報が正常値ではないと判定され、時計情報更新処理の実行が一旦中断されていても、内部メモリ内の時計情報が正常範囲内に復帰した際には、時計情報更新処理を自動的に再開させることが可能となる。そして、制御部側の時計情報に異常が生じていることが知見され、制御部の時計情報を適正値に修正することにより、自動的に時計情報更新処理が再開され、制御部と表示部との時計情報を同期させる処理が再開される。

本発明の制御装置においては、制御部における時計情報と表示部における時計情報とを定期的に同期させる同期処理を自動的に実行し、それぞれの時計情報に誤差が生じることを未然に防ぐことが可能となる。また、このような同期処理によって、制御部側の時計情報を設定することによって、自動的に表示部側の時計情報に反映され、両者の時計情報を一括して設定することが可能となる。

以下に、この発明の制御装置の好適な実施の一形態を添付図面を参照しながら詳細に説明する。尚、以下に説明する実施の形態は、本発明の一例を示すものに過ぎず、本発明の要旨とするところは、特許請求の範囲の記載によってのみ規定されるものである。

先にも述べたように、本願における制御装置は、ＰＬＣの機能を有する制御部と、プログラマブル表示器の機能を有する表示部とを兼ね備えた制御装置である。尚、以下の説明は、便宜上ＰＬＣの機能とプログラマブル表示器の機能とを一体型の制御装置としているが、ＰＬＣと組み合わされる電子機器はプログラマブル表示器の機能に限るものではない。

本発明における制御装置のハードウェア構成図が図１に示されている。同図にて示されるように、ＰＬＣの機能を有する制御部１とプログラマブル表示器の機能を有する表示部２とが内部バス３により接続されている。この制御部１は、マイクロプロセッサ（ＭＰＵ）１１と、、アプリケーションスペシフィックＩＣ（ＡＳＩＣ）１２と、ＲＴＣ１３と、外部インターフェイス（外部Ｉ／Ｆ）１４と、入出力メモリ（ＩＯＭ）１５と、ＲＯＭ１６と、ワークＲＡＭ１７とを含んでいる。

入出力メモリ（ＩＯＭ）１５は、外部Ｉ／Ｏ割付用のメモリ、あるいはユーザプログラムで使用するデータメモリ等として使用されるメモリである。ＲＯＭ１６は、システムファームウェアを格納するメモリである。ワークＲＡＭ１７は、システムワークとして使用されるメモリである。ＡＳＩＣ１２は、ユーザプログラムメモリからプログラムを順番に読み出して実行し、実行結果を、入出力メモリ（ＩＯＭ）１５へ書き込む機能を有する。

マイクロプロセッサ（ＭＰＵ）１１は、制御部１の全体を統括制御するものである。ＲＯＭ１６には、マイクロプロセッサ（ＭＰＵ）１１で処理されるシステムプログラムが記憶されている。ワークＲＡＭ１７には、マイクロプロセッサ（ＭＰＵ）１１の処理全般にわたる各種データが記憶される。入出力メモリ（ＩＯＭ）１５は、プログラム実行により入出力装置に対して入出力される入出力情報の代用として参照／書き換えられるメモリである。ＡＳＩＣ１２は、ユーザプログラムメモリ（ＵＭ）からプログラムを順番に読み出し実行し、実行結果を入出力メモリ（ＩＯＭ）１５へと書き込む。また、ＭＰＵ１１に接続されるＲＴＣ１３における時計情報は、年（西暦）、月、日、時、分、そして秒を含むものである。

次に、表示部２においては、ＣＰＵ２１と、ＲＴＣ２２と、フラッシュメモリ２３と、フラッシュメモリ２４と、ワークメモリ２５と、描画ＣＰＵ２６とを含んでいる。ここで、フラッシュメモリ２３には、システムプログラムが格納され、フラッシュメモリ２４には描画データが格納される。また、表示部２側におけるＲＴＣ２２も制御部１のＲＴＣ１３と同様であり、時計情報として、年（西暦）、月、日、時、分、そして秒を含んでいる。そして、表示部２は制御部１によって実行される演算結果等を、図示しない表示用ディスプレイに出力して表示する。

同図にて示されるように、制御部１のＡＳＩＣ１２と表示部２のＣＰＵ２１とは内部バス３によって接続されている。また、図示していないが、ＡＳＩＣ１２内には、後述する制御部１と表示部２とが共有するメモリを有している。

上述のように、制御装置内の制御部１と表示部２には、それぞれＲＴＣ１３及び２３が独立して備えられている。これら２つのＲＴＣの時計情報を同期させる理由の一つとして、異常状態の解析を挙げることが出来る。ＰＬＣとして機能する制御部１とプログラマブル表示器として機能する表示部２の時計情報を同期させることで、例えば制御部側に異常が発生した際保存する異常履歴の発生時刻と、表示部２にて検知した異常発生時刻とが一致することで解析作業を容易にすることが可能となる。また、ネットワーク構成された機器群にて異常が発生した場合、各機器の異常履歴より原因を調査することになるが、各機器の時計情報を同期させておくことで、異常履歴の発生時刻から誤差時間を考慮することなく不具合原因を調べることが可能となる。

以下に、本実施形態における制御部１と表示部２とで実行される異常状態の検出並びに登録処理について図２及び図３のフローチャートを参照して説明する。図２において、異常発生時の処理を示している。同図にて示されるように、この異常状態の登録処理は異常が検出されていることが前提となるため、異常が検出されているかどうかの判定が実行される（ステップ２０１）。そして、異常が検出されていない場合（ステップ２０１，ＮＯ）、異常が検出されるまでなにも実行しない。それに対して、なんらかの異常が検出された場合（ステップ２０１，ＹＥＳ）、続いて異常コードの設定が行われ（ステップ２０２）、後述する異常履歴登録処理が実行される（ステップ２０３）。

続いて、図３に、上述の図２のステップ２０３における異常履歴登録処理の詳細フローチャートが示されている。同図にて示されるように、異常履歴登録処理には、関連情報登録（ステップ３０１）、時計情報設定（ステップ３０２）、及び異常履歴データの不揮発性メモリへの登録（ステップ３０３）とが含まれている。そして、ステップ３０１における関連情報登録では、異常発生時に関連する異常フラグを設定する。ステップ３０２の時計情報設定では、ＲＴＣより時計情報を読み出して、読み出された時計情報を、異常発生時刻として登録する。そして、ステップ３０３においては、上記ステップ３０１及び３０２から得られた異常履歴データを不揮発性メモリへと格納する。本実施形態においては、異常履歴は最大２０個格納することが出来るように設定されており、２０個を超えた場合には、最も古い異常データが破棄されて、その代わりに最新データが格納される。

上述の異常検知並びに登録処理は制御部１と表示部２とで独立して実行され、ステップ３０２にて参照されるＲＴＣは、それぞれに内蔵されるＲＴＣの時計情報が用いられる。

次に、本実施形態における時計設定並びに同期処理について説明する図が図４に示されている。同図にて示されるように、本実施形態においては、表示部２側で設定される時計設定３０は、通信コマンドにて制御部１へと送信され、時計情報を設定する。すなわち、制御部１の時計情報は、ユーザによって表示部２の保守画面と通信コマンドを介して設定される。そして、制御部１の時計情報が設定されれば、後述する時計情報の同期処理によって、自動的に表示部２の時計情報に反映されるため、結果として制御部１と表示部２の時計情報を一括して設定することが可能となる。

そして以下に制御部１のＲＴＣ１３と表示部２のＲＴＣ２２との同期処理を説明する。先ず、この実施形態においては、制御部１と表示部２との関係を、制御をメインとして考えて制御部１側を主（マスタ）とし、表示部２側を従（スレーブ）とする。そのため、マスタである制御部１のＲＴＣ１３が発信する時計情報を表示部２側のＲＴＣ２２に時計情報として書き込み、制御部１と表示部２における時計情報を同期させる。

図４にて示されるように、制御部１には時計情報格納メモリ１８が備えられており、この時計情報格納メモリにて、制御部１に内蔵されるＲＴＣ１３から得られる時計情報を格納している。そして、制御部１内には、共有メモリ１９が設けられている。尚、この共有メモリ１９は、先に説明した制御部１内のＡＳＩＣ１２内に備えられ、制御部１と表示部２とが互いに共有するメモリである。そして、制御部１は、時計情報格納メモリ１８に格納されている時計情報を所定時間毎に共有メモリ１９へとコピーする。表示部２には、内部メモリ２８が備えられており、表示部２側のサイクリック処理にて共有メモリ１９に格納されている制御部１の時計情報を内部メモリ２８へと定期的に反映させる。内部メモリ２８には、サイクリック処理にて制御部１の時計情報が定期的に更新され、表示部２３はこの内部メモリ２８に格納される時計情報を基準として時計の同期処理２９を実行している。

このとき、制御部１の時計情報格納メモリの時計情報は、共有メモリ１９を介して、定期的に表示部２の内部メモリ２８へと反映される。本実施形態では、この表示部２の内部メモリ２８への時計情報の反映は１００ｍｓｅｃ間隔で実行されている。ここで、ＲＴＣ内の時計情報としては、秒単位までしかないため、この内部メモリ２８にて保持される時計情報は、制御部１に格納される時計情報と同一となり、制御部内のＲＴＣと同じ時刻を刻むこととなる。そして、内部メモリ２８内の時計情報に併せて表示部２の時計情報を同期させる。この実施形態では５秒ごとに表示部２の時計情報を内部メモリ２８の時計情報に同期させる。この同期処理の間隔は、ユーザが任意の間隔に設定することが可能である。

先ず、制御部１側における時計情報の共有メモリ１９への格納処理を図５を参照して説明する。制御部１は、装置の電源投入後、表示部２の接続確認を実行する（ステップ５０１）。このとき、表示部２の接続が確認できない場合（ステップ５０１、ＮＯ）、表示部２の接続が確認されるまで処理の実行は行わない。表示部２の接続が確認されたら（ステップ５０１、ＹＥＳ）、続いて、表示部初期化処理を実行する（ステップ５０２）。初期化処理終了後、表示部２との通信が可能であるかどうかの判定が行われ（ステップ５０３）、通信が可能でなければ（ステップ５０３，ＮＯ）、可能となるまでなにも実行されない。それに対して、表示部２との通信が可能であれば、サイクリック処理（ステップ５０４）、及びイベント処理（ステップ５０５）を実行し、ステップ５０３に戻って処理を繰り返す。

このステップ５０５のサイクリック処理においては、制御部１のチャネルデータを共有メモリ１９へとブロックコピーする。このときに、制御部１の時計情報も読み出され、共有メモリ１９へとコピーする処理であり、共有メモリ１９上の特定エリアに制御情報や時計データを書き込むことにより実現される。制御部１においては、このサイクリック処理が完了すると、共有メモリ１９のアクセス権を開放し、表示部２側から共有メモリ１９をアクセスできるようにする。そして、ステップ５０６におけるイベント処理とは、制御部１と表示部２との間で通信コマンドを使用して通信することである。このイベント処理の実行後においても、共有メモリ１９のアクセス権を開放し、表示部２側から共有メモリ１９をアクセスできるようにされる。

続いて、表示部２側の処理を図６を参照して説明する。先ず、表示部２側の初期処理を実行し（ステップ６０１）、続いて共有メモリ１９のアクセス権が開放されていることを確認する（ステップ６０２）。ここで、アクセス権が開放されていなければ（ステップ６０２，ＮＯ）、制御部１側によってアクセス権が開放されるまで待機する。アクセス権の開放を確認したら（ステップ６０２，ＹＥＳ）、表示部２側のサイクリック処理を実行する（ステップ６０３）。表示部２側のサイクリック処理とは、制御部１によって共有メモリ１９にコピーされた制御部１のチャネルデータや時計情報を表示部２内の内部メモリ２８へとコピーする。この制御部１のサイクリック処理と、表示部２のサイクリック処理によって、１サイクルに一回、制御部１側と表示部２側の間におけるデータリンクが実現される。続いて、再度アクセス権が開放されているかどうかの判定を行い（ステップ６０４）、開放されている場合（ステップ６０４，ＹＥＳ）、表示部２側のイベント処理が実行される（ステップ６０５）。アクセス権が開放されていなければ（ステップ６０４，ＮＯ）、アクセス権が開放されるまで待機する。表示部２側のイベント処理も制御部１側のイベント処理と同様で、制御部１と表示部２との間で通信コマンドを使用して通信することである。２系統（０／１）用意されており同時に２個の通信コマンドを送受信することが可能とされている。また、シリアルケーブルやEthernet（登録商標）ケーブル経由にて接続している機器同士の通信に使用している通信コマンドをそのまま使用することが出来る。

上述のようにして、制御部１内のＲＴＣ１３の時計情報は、共有メモリ１９を介してサイクリックに表示部２内の内部メモリ２８へと書き込まれていく。尚、上述したように、この実施形態において、このサイクリック処理は１００ｍｓｅｃ間隔で実行されるため、表示部２の内部メモリ２８内の時計情報は定期的にリフレッシュされている。

次に、表示部２内における時計同期処理を図７のフローチャートを参照して説明する。既に、図４〜図６を用いて説明したように、表示部２内の内部メモリ２８には、制御部１の時計情報がサイクリック処理により定期的に更新されている。そのため、表示部２の時計同期処理においては、先ず電源投入に伴う初期処理を実行し（ステップ７０１）、続いて制御部１との通信が可能であるかの判定が実行される（ステップ７０２）。

ここで、通信可能かどうかの判定を行う背景には、制御部１と表示部２とは内部バス３で接続されており、何らかの理由によりこの内部バス３が切断されるようなことがあれば、制御部１と表示部２との通信が途絶え、その結果、制御部１と表示部２との間で実行される時計情報のサイクリックリフレッシュも正常に実行されない。すなわち、表示部２は制御部１内の共有メモリ１９にアクセスすることが出来ないため、その結果時計情報も得られない。このように通信が切断されているような状況においては、時計情報更新手段を実行しない。

図７のフローチャートに戻り、通信が切断されていると判断された場合においては、（ステップ７０２，ＮＯ）、通信が回復するまで以後の時計同期処理は実行しない。このようにすることで、表示部２は通信が切断された場合は、最後に更新された時計情報を元に、表示部２に内蔵されるＲＴＣ２２が独自に動作して時計情報を失ってしまうことを防ぐことが可能となる。

そして、ステップ７０２の判定において、通信が可能であると判定された場合（ステップ７０２，ＹＥＳ）、内部メモリ２８から時計情報を読み出す時計情報読み出し処理が実行される（ステップ７０３）。続いて、読み出された時計情報が正常であるかどうかの判定が行われる（ステップ７０４）。ここでは、用途に合わせて様々な判定ロジックを採用することが可能であるが、本実施形態においては、読み出された時計情報が所定のレンジ（範囲）内であるかどうかを判定することにより実行される。当然このレンジも所望の範囲に設定することが可能とされる。このような判断ロジックを組みこむことにより、制御部１のＲＴＣ１３が明らかに異常な時計情報を示している場合に同期処理を実行しないことが可能となる。

そして、ステップ７０４において、読み出された時計情報が正常（所定の範囲内）である場合（ステップ７０４，ＹＥＳ）、当該時計情報を表示部２の時計情報として設定する時計情報更新処理を実行する（ステップ７０５）。それに対して、読み出された時計情報が正常ではない（所定の範囲外）場合（ステップ７０４，ＮＯ）、ステップ７０２に戻り、読み出された時計情報が正常であると判断されるまで処理を繰り返す。そして、読み出された時計情報が所定の範囲内に復帰し、正常であると判定されたら、その時点で以後の時計情報更新処理を再開する。

ステップ７０５における時計情報更新処理の完了後、続いて同期待ち合わせ時間が経過したかどうかの判定が行われ（ステップ７０６）、同期待ち合わせ時間が経過していれば（ステップ７０６，ＹＥＳ）、ステップ７０２に戻り、時計同期処理を繰り返す。それに対して、同期待ち合わせ時間が経過していなければ（ステップ７０６，ＮＯ）、同期待ち合わせ時間の経過を待って、時計同期処理を繰り返す。尚、ここで言う同期待ち合わせ時間とは、ユーザが任意に設定する同期処理を実行する間隔のことである。本実施形態においては、この同期待ち合わせ時間は５秒に設定されている。そのため、制御部１側の時計情報と表示部２側の時計情報は５秒ごとに同期される。この例では、同期待ち合わせ時間は５秒に設定されているが、目的や環境等に併せてユーザが自由に設定することが可能である。

このように、本発明によれば、表示部２において時計情報を設定すると、制御部１と表示部２の時計情報を一括設定することができ、さらに任意の間隔にて定期的に制御部１と表示部２の時計情報を同期させることが可能となり、利便性が飛躍的に向上する。また、制御部１と表示部２との間で通信異常が発生した場合においても、それぞれの時計が独立動作することにより、継続動作することが可能となる。

また、本実施形態においては、ＰＬＣとプログラマブル表示器が一体化されている制御装置において、共有メモリに設定される時計情報を使用して同期を図っているが、通信コマンドを使用することにより、ＰＬＣとプログラマブル表示器とが混在しているネットワーク環境でも同期させることが出来る。その場合、時計同期のタイミングは一定周期（本実施形態では５秒）毎に行うが、ユーザが任意の周期に変更することが可能である。スレーブ（従）となる表示部は通信コマンドを使用して指定周期毎にマスタ（主）の時計情報を読み出して自ＲＴＣへ時計情報を設定する。ＰＬＣとプログラマブル表示器とが混在しているネットワーク環境でも、マスタ時計となるＰＬＣの時計情報を修正することにより、ネットワーク上の全ＰＬＣ（プログラマブル表示器）の時計情報を一括して修正することが出来る。

尚、上述の実施形態においては、制御機能をメインとして制御部１を主として表示部２を従とし、制御部１側の時計情報に表示部２の時計情報を同期させるようにしたが、これに限るものではない。また、本実施形態においては、ＰＬＣの機能を有する制御部と、プログラマブル表示器としての機能を果たす表示部とを一つの一体型の制御装置としているが、ＰＬＣとしての制御部と、プログラマブル表示器以外のＲＴＣ内蔵型電子機器とを一体型の制御装置として構成する場合においても、それぞれに内蔵されているＲＴＣの同期を図るために本発明の時計情報同期処理が適用可能であることは言うまでもない。

以上の説明で明らかなように、本発明によれば、プログラマブル表示器の保守画面から時計情報を設定すると、ＰＬＣとプログラマブル表示器の時計情報を一括して設定することができ、さらに定期的にＰＬＣとプログラマブル表示器の時計の同期処理を自動的に行うことが可能となる。

本実施形態の制御装置のハードウェア構成を示すブロック図である。 異常発生時の処理を示すフローチャートである。 異常履歴登録処理の詳細を示すフローチャートである。 時計情報の同期処理を説明するための図である。 制御部側の時計情報取得処理を示すフローチャートである。 表示部側の時計情報取得処理を示すフローチャートである。 時計同期処理を示すフローチャートである。

符号の説明

１ 制御部
２ 表示部
３ 内部バス
１１ ＭＰＵ
１２ ＡＳＩＣ
１３ ＲＴＣ（制御部側）
１４ 外部Ｉ／Ｆ
１５ ＩＯＭ
１６ ＲＯＭ
１７ ワークＲＡＭ
１８ 時計情報格納メモリ
１９ インナーワークエリア
２１ ＣＰＵ
２２ ＲＴＣ（表示部側）
２３ フラッシュメモリ（システムプログラム）
２４ フラッシュメモリ（描画データ）
２５ ワークメモリ
２６ 描画ＣＰＵ
２８ 内部メモリ
２９ 時計同期処理
３０ 時計設定

Claims (5)

1. 時計情報を提供するリアル・タイム・クロックを含みプログラマブル・コントローラとしての機能を果たす制御部と、時計情報を提供するリアル・タイム・クロックを含みプログラマブル表示器としての機能を果たす表示部と、当該制御部と表示部とを内部バスにより接続して一つのハウジング内に収容して構成される一体型の制御装置であって、
   制御部は、
   制御部と表示部との双方からアクセス可能とされた共有メモリと、
   前記表示部から共有メモリに書き込まれた、ユーザによって設定された制御部内の時計情報を制御部内の前記リアル・タイム・クロックに書き込む手段と、
   前記時計情報の最小単位より短い一定周期で制御部側の時計情報および制御情報を読み出して共有メモリに書き込む手段とをさらに有し、
   表示部は、
   ユーザによって設定された時計情報を、前記共有メモリを介して制御部に設定する手段と、
   共有メモリに書き込まれた制御部側の時計情報を一定周期で読み出して表示部内に備えられる内部メモリへと書き込む手段と、
   前記内部メモリに保持される制御部側の時計情報を表示部の時計情報として表示部に内蔵されるリアル・タイム・クロックに書き込む時計情報更新手段とを備え、
   それにより、２つのリアル・タイム・クロックを自動的に一定周期毎に同期させることを特徴とする制御装置。
2. 時計情報更新手段において、制御部と表示部との通信が可能であるかどうかを判定する手段を有し、制御部と表示部との通信が可能な状況であると判定された場合のみ時計情報更新手段を実行すること、を特徴とする請求項１に記載の制御装置。
3. 時計情報更新手段において、内部メモリに書き込まれた制御部側の時計情報に対し、所定の範囲内であるか判定する判定手段をさらに備え、所定の範囲内であると判定された場合のみ時計情報更新手段を実行すること、を特徴とする請求項１及び２に記載の制御装置。
4. 時計情報更新手段において、時計情報更新手段を実行しないと判定された場合においても、後に時計情報更新手段を実行するための判定条件が満たされた時点で時計情報更新手段を自動的に再開すること、を特徴とする請求項２及び３に記載の制御装置。
5. 時計情報を提供するリアル・タイム・クロックを含みプログラマブル・コントローラとしての機能を果たす制御部と、時計情報を提供するリアル・タイム・クロックを含みプログラマブル表示器としての機能を果たす表示部とを有すると共に、前記制御部と前記表示部とを内部バスにより接続して一つのハウジング内に収容して構成され、
   かつ前記制御部内には、前記制御部と前記表示部との双方からアクセス可能とされた共有メモリが設けられた一体型の制御装置における制御方法であって、
   前記制御部は、
   前記表示部から共有メモリに書き込まれた、ユーザによって設定された制御部内の時計情報を制御部内の前記リアル・タイム・クロックに書き込むステップと、
   前記時計情報の最小単位より短い一定周期で制御部側の時計情報および制御情報を読み出して共有メモリに書き込むステップとを実行すると共に、
   前記表示部は、
   ユーザによって設定された時計情報を、前記共有メモリを介して制御部に設定するステップと、
   前記共有メモリに書き込まれた制御部側の時計情報を一定周期で読み出して表示部内に備えられる内部メモリへと書き込むステップと、
   前記内部メモリに保持される制御部側の時計情報を表示部の時計情報として表示部に内蔵されるリアル・タイム・クロックに書き込む時計情報更新ステップとを実行し、
   それにより、２つのリアル・タイム・クロックを自動的に一定周期毎に同期させることを特徴とする制御装置における制御方法。

Images