JPH0831847B2 - ディジタル信号中継伝送装置 - Google Patents
ディジタル信号中継伝送装置Info
- Publication number
- JPH0831847B2 JPH0831847B2 JP29097491A JP29097491A JPH0831847B2 JP H0831847 B2 JPH0831847 B2 JP H0831847B2 JP 29097491 A JP29097491 A JP 29097491A JP 29097491 A JP29097491 A JP 29097491A JP H0831847 B2 JPH0831847 B2 JP H0831847B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- waveform
- shaped
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号中継伝送
装置に関し、さらに詳細にはデータ通信等の中継装置に
おいて、符号化ディジタル信号を受信し、受信した符号
化ディジタル信号を他の装置へ送出する際、波形のレベ
ル等を補正するディジタル信号中継伝送装置に関する。
装置に関し、さらに詳細にはデータ通信等の中継装置に
おいて、符号化ディジタル信号を受信し、受信した符号
化ディジタル信号を他の装置へ送出する際、波形のレベ
ル等を補正するディジタル信号中継伝送装置に関する。
【０００２】
【従来の技術】図３は従来のディジタル信号中継伝送装
置の構成を示すブロック図である。まず、構成について
説明する。ディジタル信号中継伝送装置は、波形整形部
５０とタイミング抽出部５２と波形再生部５４とで構成
されている。波形整形部５０は受信した符号化ディジタ
ル信号の波形を、後段で処理可能な波形を有する整形デ
ィジタル信号に整形する。タイミング抽出部５２は、Ｐ
ＬＬ方式の回路を用いて受信クロックを生成するもので
ある。タイミング抽出部５２は、位相比較器５６と低域
フィルタ５８とアンプ６０とＶＣＯ６２から構成されて
いる。位相比較器５６は、整形ディジタル信号の位相と
ＶＣＯ６２の出力信号との位相を比較し、その位相差に
比例した平均直流電圧を出力する。低域フィルタ５８
は、位相比較器５６から出力される平均直流電圧に含ま
れる周波数の高いノイズ成分を除去するものである。ア
ンプ６０は、誤差増幅器として動作し、低域フィルタ５
８から出力された平均直流電圧をＶＣＯ６２の入力レベ
ルまで増幅する。ＶＣＯ６２は、前記符号化ディジタル
信号の１ビットの周期と略同じ周期の中心発振周波数を
有し、入力される電圧値に応じて、その発振周波数を所
定の範囲内で可変する。通常、入力が無い状態では、Ｖ
ＣＯ６２はフリーラン状態となっており、このＶＣＯ６
２の発振周波数を、送られてくる符号化ディジタル信号
の周波数に引き込ませるためには、符号化ディジタル信
号の前に位相検出のための、同期信号が必ず必要とな
る。波形再生部５４は、波形整形部５０から出力される
整形ディジタル信号を、タイミング抽出部５２において
抽出された受信クロックに再度同期させて、信号の論理
（ＨレベルまたはＬレベル）を変えずに出力させるもの
である。
置の構成を示すブロック図である。まず、構成について
説明する。ディジタル信号中継伝送装置は、波形整形部
５０とタイミング抽出部５２と波形再生部５４とで構成
されている。波形整形部５０は受信した符号化ディジタ
ル信号の波形を、後段で処理可能な波形を有する整形デ
ィジタル信号に整形する。タイミング抽出部５２は、Ｐ
ＬＬ方式の回路を用いて受信クロックを生成するもので
ある。タイミング抽出部５２は、位相比較器５６と低域
フィルタ５８とアンプ６０とＶＣＯ６２から構成されて
いる。位相比較器５６は、整形ディジタル信号の位相と
ＶＣＯ６２の出力信号との位相を比較し、その位相差に
比例した平均直流電圧を出力する。低域フィルタ５８
は、位相比較器５６から出力される平均直流電圧に含ま
れる周波数の高いノイズ成分を除去するものである。ア
ンプ６０は、誤差増幅器として動作し、低域フィルタ５
８から出力された平均直流電圧をＶＣＯ６２の入力レベ
ルまで増幅する。ＶＣＯ６２は、前記符号化ディジタル
信号の１ビットの周期と略同じ周期の中心発振周波数を
有し、入力される電圧値に応じて、その発振周波数を所
定の範囲内で可変する。通常、入力が無い状態では、Ｖ
ＣＯ６２はフリーラン状態となっており、このＶＣＯ６
２の発振周波数を、送られてくる符号化ディジタル信号
の周波数に引き込ませるためには、符号化ディジタル信
号の前に位相検出のための、同期信号が必ず必要とな
る。波形再生部５４は、波形整形部５０から出力される
整形ディジタル信号を、タイミング抽出部５２において
抽出された受信クロックに再度同期させて、信号の論理
（ＨレベルまたはＬレベル）を変えずに出力させるもの
である。
【０００３】次に、動作を説明する。波形のレベルおよ
びデューティ比が乱れた符号化ディジタル信号（同期信
号を含む）が入力されると、該符号化ディジタル信号
は、波形整形部５０にて波形の立ち上がり／立ち下がり
時間の改善およびレベルの補正等の波形整形が行われ
る。波形整形部５０で波形整形されて出力された整形デ
ィジタル信号は、タイミング抽出部５２および波形再生
部５４に入力される。タイミング抽出部５２において、
整形ディジタル信号に付加されて送られて来る同期信号
の繰り返し周波数とＶＣＯ６２の発振周波数との位相が
位相比較器５６で検出され、当該位相差に応じた平均直
流電圧が出力される。その平均直流電圧は、低域フィル
タ５８で、高い周波数のノイズ成分が除去され、アンプ
６０において増幅された後、ＶＣＯ６２に印加される。
印加された平均直流電圧によりＶＣＯ６２の発振周波数
が可変され、再度位相比較器５６で同期信号との位相が
比較される。上記動作を繰り返すことで、ＶＣＯ６２の
出力である受信クロックの発振周波数が同期信号の繰り
返し周波数と同じとなる。波形再生部５４では、入力さ
れた整形ディジタル信号と前記受信クロックとから、受
信クロックに同期した符号化ディジタル信号を生成し、
伝送路へ出力される。
びデューティ比が乱れた符号化ディジタル信号（同期信
号を含む）が入力されると、該符号化ディジタル信号
は、波形整形部５０にて波形の立ち上がり／立ち下がり
時間の改善およびレベルの補正等の波形整形が行われ
る。波形整形部５０で波形整形されて出力された整形デ
ィジタル信号は、タイミング抽出部５２および波形再生
部５４に入力される。タイミング抽出部５２において、
整形ディジタル信号に付加されて送られて来る同期信号
の繰り返し周波数とＶＣＯ６２の発振周波数との位相が
位相比較器５６で検出され、当該位相差に応じた平均直
流電圧が出力される。その平均直流電圧は、低域フィル
タ５８で、高い周波数のノイズ成分が除去され、アンプ
６０において増幅された後、ＶＣＯ６２に印加される。
印加された平均直流電圧によりＶＣＯ６２の発振周波数
が可変され、再度位相比較器５６で同期信号との位相が
比較される。上記動作を繰り返すことで、ＶＣＯ６２の
出力である受信クロックの発振周波数が同期信号の繰り
返し周波数と同じとなる。波形再生部５４では、入力さ
れた整形ディジタル信号と前記受信クロックとから、受
信クロックに同期した符号化ディジタル信号を生成し、
伝送路へ出力される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来のディジタル信号中継伝送装置には次の様な課題が
有る。タイミング抽出部がＰＬＬ方式の回路で構成され
ているため、符号化ディジタル信号には、必ずＰＬＬ回
路内部にあるＶＣＯの発振周波数を符号化ディジタル信
号に同期させるための同期信号を符号化ディジタル信号
の先頭に付加しなければならない。従って、同期信号の
周波数にＶＣＯの発振周波数が引き込まれるまでに時間
がかかる。
従来のディジタル信号中継伝送装置には次の様な課題が
有る。タイミング抽出部がＰＬＬ方式の回路で構成され
ているため、符号化ディジタル信号には、必ずＰＬＬ回
路内部にあるＶＣＯの発振周波数を符号化ディジタル信
号に同期させるための同期信号を符号化ディジタル信号
の先頭に付加しなければならない。従って、同期信号の
周波数にＶＣＯの発振周波数が引き込まれるまでに時間
がかかる。
【０００５】このため、特に光通信等の様に、必ずディ
ジタル信号中継伝送装置を構造的に一定間隔で配置しな
ければならない場合や、ディジタル信号中継伝送装置が
伝送経路内に多く設置されている場合などは、信号の伝
送に各ディジタル信号中継伝送装置内でそれぞれ余分な
時間がかかり、伝送効率が下がるという課題がある。従
って、本発明は上記問題点を解決すべくなされ、その目
的とするところは、伝送されるディジタル信号に同期信
号を付加すること無く、受信クロックを抽出可能であっ
て、しかも波形再生に時間のかからないディジタル信号
中継伝送装置を提供することにある。
ジタル信号中継伝送装置を構造的に一定間隔で配置しな
ければならない場合や、ディジタル信号中継伝送装置が
伝送経路内に多く設置されている場合などは、信号の伝
送に各ディジタル信号中継伝送装置内でそれぞれ余分な
時間がかかり、伝送効率が下がるという課題がある。従
って、本発明は上記問題点を解決すべくなされ、その目
的とするところは、伝送されるディジタル信号に同期信
号を付加すること無く、受信クロックを抽出可能であっ
て、しかも波形再生に時間のかからないディジタル信号
中継伝送装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、ディジタル信号
伝送路に配置され、受信した符号化ディジタル信号を再
生し、中継するディジタル信号中継伝送装置において、
前記ディジタル信号伝送路を経て送られて来た符号化デ
ィジタル信号を受信し、該符号化ディジタル信号の信号
レベルおよび波形を整形する波形整形部と、該波形整形
部で整形された整形ディジタル信号を一定時間遅らせ、
遅延信号として出力する遅延手段、前記遅延信号の一方
のエッジを検出し、再スタートパルスを出力するエッジ
検出部、所定の周波数の駆動パルスを出力する発振器、
前記駆動パルスをカウントし、前記符号化ディジタル信
号の１ビットの時間長と同じ長さの周期を有する受信ク
ロックを出力すると共に、前記再スタートパルスが入力
された際には強制的にカウント値が初期値へ戻され、カ
ウントを再開すると共に、再び受信クロックを出力する
自走カウンタ、および前記受信クロックの一方のエッジ
を検出し、一定の幅のリセットパルスを出力するリセッ
トパルス発生部を含むタイミング抽出部と、前記整形デ
ィジタル信号と前記遅延信号と前記リセットパルスを基
に、遅延信号の前記一方のエッジに同期して整形ディジ
タル信号と同じ論理となり、リセットパルスに同期して
該論理と反対の論理に戻る前記符号化ディジタル信号を
再生し、ディジタル信号伝送路へ出力する波形再生部と
を具備することを特徴とする。
するため次の構成を備える。すなわち、ディジタル信号
伝送路に配置され、受信した符号化ディジタル信号を再
生し、中継するディジタル信号中継伝送装置において、
前記ディジタル信号伝送路を経て送られて来た符号化デ
ィジタル信号を受信し、該符号化ディジタル信号の信号
レベルおよび波形を整形する波形整形部と、該波形整形
部で整形された整形ディジタル信号を一定時間遅らせ、
遅延信号として出力する遅延手段、前記遅延信号の一方
のエッジを検出し、再スタートパルスを出力するエッジ
検出部、所定の周波数の駆動パルスを出力する発振器、
前記駆動パルスをカウントし、前記符号化ディジタル信
号の１ビットの時間長と同じ長さの周期を有する受信ク
ロックを出力すると共に、前記再スタートパルスが入力
された際には強制的にカウント値が初期値へ戻され、カ
ウントを再開すると共に、再び受信クロックを出力する
自走カウンタ、および前記受信クロックの一方のエッジ
を検出し、一定の幅のリセットパルスを出力するリセッ
トパルス発生部を含むタイミング抽出部と、前記整形デ
ィジタル信号と前記遅延信号と前記リセットパルスを基
に、遅延信号の前記一方のエッジに同期して整形ディジ
タル信号と同じ論理となり、リセットパルスに同期して
該論理と反対の論理に戻る前記符号化ディジタル信号を
再生し、ディジタル信号伝送路へ出力する波形再生部と
を具備することを特徴とする。
【０００７】
【作用】入力された符号化ディジタル信号を波形整形部
で整形された整形ディジタル信号とする。整形ディジタ
ル信号は波形再生部とタイミング抽出部へ入力され、タ
イミング抽出部では、整形ディジタル信号を遅延手段
で、駆動パルスや受信クロック等の内部クロックを用い
ることなく一定時間遅延し、符号化ディジタル信号の１
ビットの時間長と同じ長さの周期を有する受信クロック
を出力する自走カウンタを遅延信号に同期させる。さら
に受信クロックをもとに、リセットパルス発生部でリセ
ットパルスを発生させる。波形再生部では、整形ディジ
タル信号と遅延信号とリセットパルスを基に、遅延信号
の前記一方のエッジに同期して整形ディジタル信号と同
じ論理となり、リセットパルスに同期して当該論理と反
対の論理となる符号化ディジタル信号を再生し、ディジ
タル信号伝送路へ出力する。
で整形された整形ディジタル信号とする。整形ディジタ
ル信号は波形再生部とタイミング抽出部へ入力され、タ
イミング抽出部では、整形ディジタル信号を遅延手段
で、駆動パルスや受信クロック等の内部クロックを用い
ることなく一定時間遅延し、符号化ディジタル信号の１
ビットの時間長と同じ長さの周期を有する受信クロック
を出力する自走カウンタを遅延信号に同期させる。さら
に受信クロックをもとに、リセットパルス発生部でリセ
ットパルスを発生させる。波形再生部では、整形ディジ
タル信号と遅延信号とリセットパルスを基に、遅延信号
の前記一方のエッジに同期して整形ディジタル信号と同
じ論理となり、リセットパルスに同期して当該論理と反
対の論理となる符号化ディジタル信号を再生し、ディジ
タル信号伝送路へ出力する。
【０００８】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は、本実施例のディジタル
信号中継伝送装置の構成を示すブロック図であり、図２
は各部分の波形を示すタイミング図である。まず、構成
について説明する。ディジタル信号中継伝送装置は、波
形整形部１０とタイミング抽出部１２と波形再生部１４
とで構成されている。波形整形部１０は受信した符号化
ディジタル信号の波形を、装置内部後段にて処理可能な
整形ディジタル信号に整形する。タイミング抽出部１２
は、遅延手段１６とエッジ検出部１８と発振器２０と自
走カウンタ２２とリセットパルス発生部２４とから構成
されている。タイミング抽出部１２は、整形ディジタル
信号（Ａ）を受信し、受信クロック（Ｃ）を生成し、そ
の受信クロック（Ｃ）を基に、波形再生部１４へ出力す
るリセットパルス（Ｄ）を発生する。遅延手段１６は、
クロック信号を用いること無く整形ディジタル信号
（Ａ）を一定時間遅延し、遅延信号（Ｂ）として出力す
る。遅延手段１６としては、例えば半導体固定遅延素子
を用いればよい。エッジ検出部１８は、遅延信号（Ｂ）
の一方のエッジである立ち上がりエッジを検出し、所定
の幅のパルス信号を出力する。発振器２０は、水晶振動
子を用いて、一定の発振周波数にて正確に発振してい
る。発振器２０の出力は自走カウンタ２２の駆動パルス
となる。自走カウンタ２２は、発振器２０の駆動パルス
をカウントし、符号化ディジタル信号の１ビットの時間
長と同じ長さの周期を有する受信クロック（Ｃ）を出力
している。また再スタート用入力端子を有し、再スター
トパルスが入力された場合には、カウント値を初期値に
戻し、再度カウントを開始する。リセットパルス発生部
２４は、受信クロック（Ｃ）の立ち下がりに同期して所
定の時間幅のリセットパルス（Ｄ）を出力する。波形再
生部１４は、整形ディジタル信号（Ａ）と遅延信号
（Ｂ）とリセットパルス（Ｄ）から、遅延信号の立ち上
がりエッジに同期し、デューティが補正されると共に整
形ディジタル信号（Ａ）と同じビット構成の符号化ディ
ジタル信号（Ｅ）を再生する。
づいて詳細に説明する。図１は、本実施例のディジタル
信号中継伝送装置の構成を示すブロック図であり、図２
は各部分の波形を示すタイミング図である。まず、構成
について説明する。ディジタル信号中継伝送装置は、波
形整形部１０とタイミング抽出部１２と波形再生部１４
とで構成されている。波形整形部１０は受信した符号化
ディジタル信号の波形を、装置内部後段にて処理可能な
整形ディジタル信号に整形する。タイミング抽出部１２
は、遅延手段１６とエッジ検出部１８と発振器２０と自
走カウンタ２２とリセットパルス発生部２４とから構成
されている。タイミング抽出部１２は、整形ディジタル
信号（Ａ）を受信し、受信クロック（Ｃ）を生成し、そ
の受信クロック（Ｃ）を基に、波形再生部１４へ出力す
るリセットパルス（Ｄ）を発生する。遅延手段１６は、
クロック信号を用いること無く整形ディジタル信号
（Ａ）を一定時間遅延し、遅延信号（Ｂ）として出力す
る。遅延手段１６としては、例えば半導体固定遅延素子
を用いればよい。エッジ検出部１８は、遅延信号（Ｂ）
の一方のエッジである立ち上がりエッジを検出し、所定
の幅のパルス信号を出力する。発振器２０は、水晶振動
子を用いて、一定の発振周波数にて正確に発振してい
る。発振器２０の出力は自走カウンタ２２の駆動パルス
となる。自走カウンタ２２は、発振器２０の駆動パルス
をカウントし、符号化ディジタル信号の１ビットの時間
長と同じ長さの周期を有する受信クロック（Ｃ）を出力
している。また再スタート用入力端子を有し、再スター
トパルスが入力された場合には、カウント値を初期値に
戻し、再度カウントを開始する。リセットパルス発生部
２４は、受信クロック（Ｃ）の立ち下がりに同期して所
定の時間幅のリセットパルス（Ｄ）を出力する。波形再
生部１４は、整形ディジタル信号（Ａ）と遅延信号
（Ｂ）とリセットパルス（Ｄ）から、遅延信号の立ち上
がりエッジに同期し、デューティが補正されると共に整
形ディジタル信号（Ａ）と同じビット構成の符号化ディ
ジタル信号（Ｅ）を再生する。
【０００９】次に、動作について説明する。入力された
ディジタル信号を波形整形部１０でレベルおよび波形が
整形された整形ディジタル信号（Ａ）とする。整形ディ
ジタル信号（Ａ）は波形再生部１４とタイミング抽出部
１２へ入力される。タイミング抽出部１２では、整形デ
ィジタル信号（Ａ）を一定時間遅延させ、その遅延信号
（Ｂ）を波形再生部１４へ出力すると共に、エッジ検出
部１８において遅延信号（Ｂ）の立ち上がりエッジに同
期したパルス信号を発生し、そのパルス信号で、符号化
ディジタル信号の１ビットの時間長と同じ長さの周期に
てカウントしている自走カウンタ２２の値を初期値に戻
し、再スタートさせ、自走カウンタ２２から出力される
受信クロック（Ｃ）を符号化ディジタル信号の立ち上が
りエッジに同期させている。また受信クロック（Ｃ）は
リセットパルス発生部２４へ入力され、自走カウンタ２
２が初期値の時にリセットパルス（Ｄ）を発生させてい
る。リセットパルス（Ｄ）は波形再生部１４へ入力され
る。波形再生部１４では、遅延信号（Ｂ）の立ち上がり
エッジで、符号化ディジタル信号（Ｅ）の論理（Ｈ／
Ｌ）を整形ディジタル信号（Ａ）のＨ／Ｌに合わせ、ま
た受信クロック（Ｃ）の立ち下がりエッジに同期して出
力されるリセットパルス（Ｄ）が入力された際にも、整
形ディジタル信号（Ａ）のＨ／Ｌの変化をチェックしつ
つ、整形ディジタル信号（Ａ）のＨ／Ｌが遅延信号
（Ｂ）の立ち上がりエッジの位置におけるＨ／Ｌと反対
になっていたら、符号化ディジタル信号（Ｅ）のＨ／Ｌ
を整形ディジタル（Ａ）のＨ／Ｌに合わせる。
ディジタル信号を波形整形部１０でレベルおよび波形が
整形された整形ディジタル信号（Ａ）とする。整形ディ
ジタル信号（Ａ）は波形再生部１４とタイミング抽出部
１２へ入力される。タイミング抽出部１２では、整形デ
ィジタル信号（Ａ）を一定時間遅延させ、その遅延信号
（Ｂ）を波形再生部１４へ出力すると共に、エッジ検出
部１８において遅延信号（Ｂ）の立ち上がりエッジに同
期したパルス信号を発生し、そのパルス信号で、符号化
ディジタル信号の１ビットの時間長と同じ長さの周期に
てカウントしている自走カウンタ２２の値を初期値に戻
し、再スタートさせ、自走カウンタ２２から出力される
受信クロック（Ｃ）を符号化ディジタル信号の立ち上が
りエッジに同期させている。また受信クロック（Ｃ）は
リセットパルス発生部２４へ入力され、自走カウンタ２
２が初期値の時にリセットパルス（Ｄ）を発生させてい
る。リセットパルス（Ｄ）は波形再生部１４へ入力され
る。波形再生部１４では、遅延信号（Ｂ）の立ち上がり
エッジで、符号化ディジタル信号（Ｅ）の論理（Ｈ／
Ｌ）を整形ディジタル信号（Ａ）のＨ／Ｌに合わせ、ま
た受信クロック（Ｃ）の立ち下がりエッジに同期して出
力されるリセットパルス（Ｄ）が入力された際にも、整
形ディジタル信号（Ａ）のＨ／Ｌの変化をチェックしつ
つ、整形ディジタル信号（Ａ）のＨ／Ｌが遅延信号
（Ｂ）の立ち上がりエッジの位置におけるＨ／Ｌと反対
になっていたら、符号化ディジタル信号（Ｅ）のＨ／Ｌ
を整形ディジタル（Ａ）のＨ／Ｌに合わせる。
【００１０】上記動作により、入力された符号化ディジ
タル信号は、遅延手段１６にて遅延された一定時間だけ
遅れる。本実施例においては遅延時間を符号化ディジタ
ル信号の１ビットの時間長の半分に設定しているので、
略符号化ディジタル信号の入力と同時に波形整形され
て、出力される符号化ディジタル信号（Ｅ）として出力
される。また出力される符号化ディジタル信号（Ｅ）の
立ち上がりエッジは、遅延信号（Ｂ）の立ち上がりエッ
ジと同じタイミングで出力する。従って、符号化ディジ
タル信号（Ｅ）の立ち上がりのタイミングは、発振器２
０から出力される内部クロックである駆動パルスに同期
させていないため、入力された符号化ディジタル信号を
基準とした場合の符号化ディジタル信号（Ｅ）の立ち上
がり部分でのジッタの発生を防止することができる。ま
た、同期に際しての信号遅延も発生しない。
タル信号は、遅延手段１６にて遅延された一定時間だけ
遅れる。本実施例においては遅延時間を符号化ディジタ
ル信号の１ビットの時間長の半分に設定しているので、
略符号化ディジタル信号の入力と同時に波形整形され
て、出力される符号化ディジタル信号（Ｅ）として出力
される。また出力される符号化ディジタル信号（Ｅ）の
立ち上がりエッジは、遅延信号（Ｂ）の立ち上がりエッ
ジと同じタイミングで出力する。従って、符号化ディジ
タル信号（Ｅ）の立ち上がりのタイミングは、発振器２
０から出力される内部クロックである駆動パルスに同期
させていないため、入力された符号化ディジタル信号を
基準とした場合の符号化ディジタル信号（Ｅ）の立ち上
がり部分でのジッタの発生を防止することができる。ま
た、同期に際しての信号遅延も発生しない。
【００１１】以上、本発明の好適な実施例について種々
述べてきたが、本発明は上述する実施例に限定されるも
のではなく、例えば同期をとる符号化ディジタル信号お
よび遅延信号のエッジは立ち上がりエッジに代えて、立
ち下がりエッジでもよい等、発明の精神を逸脱しない範
囲で多くの改変を施し得るのはもちろんである。
述べてきたが、本発明は上述する実施例に限定されるも
のではなく、例えば同期をとる符号化ディジタル信号お
よび遅延信号のエッジは立ち上がりエッジに代えて、立
ち下がりエッジでもよい等、発明の精神を逸脱しない範
囲で多くの改変を施し得るのはもちろんである。
【００１２】
【発明の効果】本発明に係るディジタル信号中継伝送装
置を用いると、タイミング抽出部において整形ディジタ
ル信号の一方のエッジを検出して、符号化ディジタル信
号の１ビットの時間長と同じ長さの周期にてカウントし
ている自走カウンタの周期を同期させることで、受信ク
ロックを抽出できると共に、リセットパルスを発生でき
るため、符号化ディジタル信号の先頭に同期信号を付加
する必要はないので、遅延手段にて生ずる遅延時間の遅
れだけで出力されることができる。また、従来例のよう
に装置の内部クロックで入力される符号化ディジタル信
号の一方のエッジを同期させていないため、入力された
符号化ディジタル信号を基準とした場合の符号化ディジ
タル信号の一方のエッジでのジッタの発生を防止でき、
これにより 特に中継伝送装置を多段に連結した際に問題
となるジッタの蓄積による信号遅延を少なくすることが
できるという著効を奏する。
置を用いると、タイミング抽出部において整形ディジタ
ル信号の一方のエッジを検出して、符号化ディジタル信
号の１ビットの時間長と同じ長さの周期にてカウントし
ている自走カウンタの周期を同期させることで、受信ク
ロックを抽出できると共に、リセットパルスを発生でき
るため、符号化ディジタル信号の先頭に同期信号を付加
する必要はないので、遅延手段にて生ずる遅延時間の遅
れだけで出力されることができる。また、従来例のよう
に装置の内部クロックで入力される符号化ディジタル信
号の一方のエッジを同期させていないため、入力された
符号化ディジタル信号を基準とした場合の符号化ディジ
タル信号の一方のエッジでのジッタの発生を防止でき、
これにより 特に中継伝送装置を多段に連結した際に問題
となるジッタの蓄積による信号遅延を少なくすることが
できるという著効を奏する。
【図１】本発明に係るディジタル信号中継伝送装置の一
実施例を示すブロック図。
実施例を示すブロック図。
【図２】その各部の波形を示すタイミング図。
【図３】従来のディジタル信号中継伝送装置の構成を示
すブロック図。
すブロック図。
１０ 波形整形部 １２ タイミング抽出部 １４ 波形再生部 １６ 遅延手段 １８ エッジ検出部 ２０ 発振器 ２２ 自走カウンタ ２４ リセットパルス発生部
Claims (1)
- 【請求項１】 ディジタル信号伝送路に配置され、受信
した符号化ディジタル信号を再生し、中継するディジタ
ル信号中継伝送装置において、 前記ディジタル信号伝送路を経て送られて来た符号化デ
ィジタル信号を受信し、該符号化ディジタル信号の信号
レベルおよび波形を整形する波形整形部と、 該波形整形部で整形された整形ディジタル信号を一定時
間遅らせ、遅延信号として出力する遅延手段、前記遅延
信号の一方のエッジを検出し、再スタートパルスを出力
するエッジ検出部、所定の周波数の駆動パルスを出力す
る発振器、前記駆動パルスをカウントし、前記符号化デ
ィジタル信号の１ビットの時間長と同じ長さの周期を有
する受信クロックを出力すると共に、前記再スタートパ
ルスが入力された際には強制的にカウント値が初期値へ
戻され、カウントを再開すると共に、再び受信クロック
を出力する自走カウンタ、および前記受信クロックの一
方のエッジを検出し、一定の幅のリセットパルスを出力
するリセットパルス発生部を含むタイミング抽出部と、 前記整形ディジタル信号と前記遅延信号と前記リセット
パルスを基に、遅延信号の前記一方のエッジに同期して
整形ディジタル信号と同じ論理となり、リセットパルス
に同期して該論理と反対の論理に戻る前記符号化ディジ
タル信号を再生し、ディジタル信号伝送路へ出力する波
形再生部とを具備することを特徴とするディジタル信号
中継伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29097491A JPH0831847B2 (ja) | 1991-10-09 | 1991-10-09 | ディジタル信号中継伝送装置 |
| US07/899,899 US5282223A (en) | 1991-10-09 | 1992-06-17 | Digital transmission control equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29097491A JPH0831847B2 (ja) | 1991-10-09 | 1991-10-09 | ディジタル信号中継伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102954A JPH05102954A (ja) | 1993-04-23 |
| JPH0831847B2 true JPH0831847B2 (ja) | 1996-03-27 |
Family
ID=17762842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29097491A Expired - Lifetime JPH0831847B2 (ja) | 1991-10-09 | 1991-10-09 | ディジタル信号中継伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5282223A (ja) |
| JP (1) | JPH0831847B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2926202B2 (ja) * | 1992-09-24 | 1999-07-28 | ユニデン株式会社 | レーザー光受信装置 |
| US5400360A (en) * | 1993-03-23 | 1995-03-21 | Limitorque Corporation | Repeater for a digital control system |
| JPH07193564A (ja) * | 1993-12-25 | 1995-07-28 | Nec Corp | クロック再生装置および再生方法 |
| US5504751A (en) * | 1994-11-07 | 1996-04-02 | Motorola Inc. | Method and apparatus for extracting digital information from an asynchronous data stream |
| JPH09312635A (ja) * | 1996-05-21 | 1997-12-02 | Nec Yonezawa Ltd | クロック信号伝送装置 |
| JP3815826B2 (ja) * | 1996-09-26 | 2006-08-30 | 富士通株式会社 | デジタル信号処理装置 |
| JP3863265B2 (ja) * | 1997-10-16 | 2006-12-27 | 富士通株式会社 | 光受信器およびクロック抽出回路 |
| FR2804521B1 (fr) * | 2000-01-27 | 2002-04-05 | St Microelectronics Sa | Dispositif de regeneration d'une horloge |
| KR100380272B1 (ko) * | 2001-04-04 | 2003-04-18 | 주식회사 하이닉스반도체 | 노이즈 제거회로 |
| KR100505471B1 (ko) * | 2002-12-11 | 2005-07-29 | 학교법인 명지학원 | 데이터 변환을 이용한 파형 생성방법 |
| TWI245178B (en) * | 2004-01-16 | 2005-12-11 | Realtek Semiconductor Corp | Clock generation method and apparatus |
| JP4753800B2 (ja) * | 2006-06-05 | 2011-08-24 | 日本電信電話株式会社 | Ｃｄｒ回路 |
| US7915936B2 (en) * | 2007-02-19 | 2011-03-29 | Honeywell International Inc. | Output signal error detection, circumvention, signal reconstruction and recovery |
| JP5251698B2 (ja) * | 2009-04-20 | 2013-07-31 | 富士通株式会社 | 増幅回路、増幅方法及び電源電圧調整方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853809B2 (ja) * | 1977-12-20 | 1983-12-01 | 日本電気株式会社 | クロツクパルス再生回路 |
| JPS56136037A (en) * | 1980-03-26 | 1981-10-23 | Nec Corp | Phase synchronizing oscillator |
| US4456884A (en) * | 1981-11-16 | 1984-06-26 | Sri International | Phase-lock loop and Miller decoder employing the same |
| JPH0824608B2 (ja) * | 1986-07-10 | 1996-03-13 | 東芝ホームテクノ株式会社 | コードリール機構付きヘアードライヤ |
| JPH01284036A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | タイミング抽出回路 |
-
1991
- 1991-10-09 JP JP29097491A patent/JPH0831847B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-17 US US07/899,899 patent/US5282223A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5282223A (en) | 1994-01-25 |
| JPH05102954A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0831847B2 (ja) | ディジタル信号中継伝送装置 | |
| JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
| US5426397A (en) | Phase detector for a phase-lock-loop | |
| JP2917522B2 (ja) | クロック同期方法および回路 | |
| JP3637014B2 (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| US6445420B1 (en) | Apparatus for detecting data in a vertical blanking period of a radio frequency broadcasting signal | |
| JP2710525B2 (ja) | ジッタ抑制回路 | |
| US11757610B1 (en) | Low phase noise clock recovery over a data connection | |
| US6862332B2 (en) | Clock reproduction circuit | |
| JPH0575563A (ja) | デスタツフ回路 | |
| JP3145830B2 (ja) | 音声多重パイロット信号検出回路 | |
| JPH05102953A (ja) | ビツト同期装置 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JPH0614639B2 (ja) | 同期引込み装置 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JP2667219B2 (ja) | 同期信号検出回路 | |
| JP3551096B2 (ja) | デジタル信号処理装置 | |
| JP2982524B2 (ja) | クロック発生回路 | |
| JPH0983354A (ja) | Ｄｐｌｌ回路 | |
| JPH04252616A (ja) | クロック受信回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH09181709A (ja) | Ｃｍｉ符号用クロック抽出回路 | |
| JPS5854694B2 (ja) | クロック位相選択回路 | |
| JPH0583094A (ja) | フイルター回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 |