JPH05102953A - ビツト同期装置 - Google Patents
ビツト同期装置Info
- Publication number
- JPH05102953A JPH05102953A JP3256430A JP25643091A JPH05102953A JP H05102953 A JPH05102953 A JP H05102953A JP 3256430 A JP3256430 A JP 3256430A JP 25643091 A JP25643091 A JP 25643091A JP H05102953 A JPH05102953 A JP H05102953A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- jitter
- signal
- sampling
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 数ビットのビット同期信号から同期タイミン
グを抽出できる簡単な構成のビット同期装置を提供す
る。 【構成】 エッジ検出ルーチン２は受信信号Ｓ１に含ま
れるビット同期信号の各符号変化点までのサンプリング
パルスの数を計数する。ジッタ計測ルーチン３は、計数
された各符号変化点までのサンプリングパルスの数と、
ジッタが無い場合に計数されるべき各符号変化点までの
サンプリングパルスの数との差を計算して各ビット毎の
ジッタを求める。ジッタ計測ルーチン３は５ビット分の
ジッタの平均値を算出する。同期セットルーチン４はこ
のジッタの平均値によってジッタ成分を補正し、データ
格納部５に供給されるサンプリングパルスのタイミング
が信号Ｓ１に含まれる受信データの各ビットの中央とな
るように位相を設定する。データ格納部５はこのように
して位相の設定されたサンプリングパルスのタイミング
で受信データを取り込み、格納する。
グを抽出できる簡単な構成のビット同期装置を提供す
る。 【構成】 エッジ検出ルーチン２は受信信号Ｓ１に含ま
れるビット同期信号の各符号変化点までのサンプリング
パルスの数を計数する。ジッタ計測ルーチン３は、計数
された各符号変化点までのサンプリングパルスの数と、
ジッタが無い場合に計数されるべき各符号変化点までの
サンプリングパルスの数との差を計算して各ビット毎の
ジッタを求める。ジッタ計測ルーチン３は５ビット分の
ジッタの平均値を算出する。同期セットルーチン４はこ
のジッタの平均値によってジッタ成分を補正し、データ
格納部５に供給されるサンプリングパルスのタイミング
が信号Ｓ１に含まれる受信データの各ビットの中央とな
るように位相を設定する。データ格納部５はこのように
して位相の設定されたサンプリングパルスのタイミング
で受信データを取り込み、格納する。
Description
【０００１】
【産業上の利用分野】本発明は、ビット同期信号から同
期タイミングを抽出してビット同期を確立するビット同
期装置に関するものである。
期タイミングを抽出してビット同期を確立するビット同
期装置に関するものである。
【０００２】
【従来の技術】従来、ＮＲＺ（非ゼロ復帰）信号の同期
タイミングは、図７に示すような回路により抽出され
る。同図において、エッジ検出回路６は、図８に示すＮ
ＲＺ信号Ｓ１の符号変化点を検出して、ＮＲＺ信号Ｓ１
の立上りおよび立下りで幅の狭いパルスからなるエッジ
検出信号Ｓ５を出力する。タイミングタンク７は、ＮＲ
Ｚ信号Ｓ１のビット速度に等しい中心周波数を有する共
振回路であり、エッジ検出回路６からの信号Ｓ５に応答
して減衰振動をするため、ＮＲＺ信号Ｓ１中の符号変化
点の無い部分のクロックを補うことが可能である。タイ
ミングタンク７の出力信号Ｓ６はリミタ８で波形成形さ
れ、その出力信号Ｓ７は、フェーズロックドループ（Ｐ
ＬＬ）９によってジッタ抑圧され、タイミングクロック
信号Ｓ８としてＣＰＵ１０に供給される。ＣＰＵ１０は
このクロック信号Ｓ８にもとづき、ＮＲＺ信号Ｓ１をサ
ンプリングし、結果をデータ格納部に蓄積する。
タイミングは、図７に示すような回路により抽出され
る。同図において、エッジ検出回路６は、図８に示すＮ
ＲＺ信号Ｓ１の符号変化点を検出して、ＮＲＺ信号Ｓ１
の立上りおよび立下りで幅の狭いパルスからなるエッジ
検出信号Ｓ５を出力する。タイミングタンク７は、ＮＲ
Ｚ信号Ｓ１のビット速度に等しい中心周波数を有する共
振回路であり、エッジ検出回路６からの信号Ｓ５に応答
して減衰振動をするため、ＮＲＺ信号Ｓ１中の符号変化
点の無い部分のクロックを補うことが可能である。タイ
ミングタンク７の出力信号Ｓ６はリミタ８で波形成形さ
れ、その出力信号Ｓ７は、フェーズロックドループ（Ｐ
ＬＬ）９によってジッタ抑圧され、タイミングクロック
信号Ｓ８としてＣＰＵ１０に供給される。ＣＰＵ１０は
このクロック信号Ｓ８にもとづき、ＮＲＺ信号Ｓ１をサ
ンプリングし、結果をデータ格納部に蓄積する。
【０００３】なお、タイミングタンク７のＱ値が高くと
れる場合には、タイミングタンク７自身がジッタの抑圧
効果を持つようになるため、ＰＬＬ９を省略してリミタ
８の出力信号Ｓ７をそのままタイミングクロックとして
使用することもある。
れる場合には、タイミングタンク７自身がジッタの抑圧
効果を持つようになるため、ＰＬＬ９を省略してリミタ
８の出力信号Ｓ７をそのままタイミングクロックとして
使用することもある。
【０００４】
【発明が解決しようとする課題】しかし、１秒間に数百
ビットから数十キロビットといった低速でディジタルデ
ータ通信を行う場合には、タイミングタンク７の中心周
波数が低く、十分に高いＱ値を得ることが困難となる。
即ち （１）タイミングタンクを受動素子で構成すると、イン
ダクタンス、キャパシタンスが共に大きな値となり、素
子の形状が大きくなって高価となる。また、素子自体の
Ｑ値を高くとれない。 （２）タイミングタンクを能動素子で構成すると、タイ
ミングタンクはバンドパスフィルタ（ＢＰＦ）と等価で
あり、高いＱ値を得ようとすると発振し易すくなる。
ビットから数十キロビットといった低速でディジタルデ
ータ通信を行う場合には、タイミングタンク７の中心周
波数が低く、十分に高いＱ値を得ることが困難となる。
即ち （１）タイミングタンクを受動素子で構成すると、イン
ダクタンス、キャパシタンスが共に大きな値となり、素
子の形状が大きくなって高価となる。また、素子自体の
Ｑ値を高くとれない。 （２）タイミングタンクを能動素子で構成すると、タイ
ミングタンクはバンドパスフィルタ（ＢＰＦ）と等価で
あり、高いＱ値を得ようとすると発振し易すくなる。
【０００５】従って、タイミングタンクを用いた従来の
ビット同期装置は、低速のデータ伝送には不向きであ
る。また、従来のビット同期装置では、その構成上、数
ビットのビット同期信号だけからタイミングクロックを
生成することは困難である。
ビット同期装置は、低速のデータ伝送には不向きであ
る。また、従来のビット同期装置では、その構成上、数
ビットのビット同期信号だけからタイミングクロックを
生成することは困難である。
【０００６】本発明の目的は、このような問題を解決
し、データが低速で伝送される場合でも、簡単な構成で
かつ確実に同期タイミングを抽出でき、しかも数ビット
分のビット同期信号から同期タイミングを抽出できるビ
ット同期装置を提供することにある。
し、データが低速で伝送される場合でも、簡単な構成で
かつ確実に同期タイミングを抽出でき、しかも数ビット
分のビット同期信号から同期タイミングを抽出できるビ
ット同期装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の目的は、送信デ
ータの前に付加されシリアルに送られてくるビット同期
信号から同期タイミングを抽出してビット同期を確立す
るビット同期装置であって、前記ビット同期信号のビッ
ト速度より速い速度で前記同期信号をサンプリングして
前記同期信号の符号変化点を検出するエッジ検出手段
と、検出された符号変化点の一つを基準点とし該基準点
と各符号変化点との間で実行されるサンプリングの回数
と、前記ビット同期信号にジッタが無い場合に前記基準
点と各符号変化点との間で実行されるサンプリングの回
数との差の平均値を算出するジッタ計測手段と、前記送
信データのビット速度に実質的に等しい周期で前記送信
データを各ビットの中心でサンプリングすべく前記算出
された平均値を用いてサンプリング開始点を設定する同
期セット手段とを備えたことを特徴とするビット同期装
置によって達成される。
ータの前に付加されシリアルに送られてくるビット同期
信号から同期タイミングを抽出してビット同期を確立す
るビット同期装置であって、前記ビット同期信号のビッ
ト速度より速い速度で前記同期信号をサンプリングして
前記同期信号の符号変化点を検出するエッジ検出手段
と、検出された符号変化点の一つを基準点とし該基準点
と各符号変化点との間で実行されるサンプリングの回数
と、前記ビット同期信号にジッタが無い場合に前記基準
点と各符号変化点との間で実行されるサンプリングの回
数との差の平均値を算出するジッタ計測手段と、前記送
信データのビット速度に実質的に等しい周期で前記送信
データを各ビットの中心でサンプリングすべく前記算出
された平均値を用いてサンプリング開始点を設定する同
期セット手段とを備えたことを特徴とするビット同期装
置によって達成される。
【０００８】
【作用】送信データの前に付加され、シリアルに送られ
てくるビット同期信号は、エッジ検出手段により、その
ビット同期速度の数倍の速度でサンプリングされ、符号
変化点が検出される。ジッタ計測手段は、エッジ検出手
段により検出された符号変化点の１つを基準点とし、該
基準点と各符号変化点との間におけるサンプリング回数
と、ビット同期信号にジッタが含まれない場合に前記基
準点と各符号変化点との間で実行されるべきサンプリン
グ回数との差の平均値を算出する。同期セット手段は、
算出された平均値を用いてサンプリング開始点を設定
し、サンプリングタイマのサンプリング周期を送信デー
タのビット速度に等しく、または、これにほぼ等しく設
定する。このように、送信データの前に付加され、シリ
アルに送られてくるビット同期信号に基づいてジッタの
平均値を検出し、この平均値だけサンプリング開始点を
ずらすことによりジッタ成分が補正され、ビット同期信
号に続いて送られてくるデータ信号は中心でサンプリン
グされる。
てくるビット同期信号は、エッジ検出手段により、その
ビット同期速度の数倍の速度でサンプリングされ、符号
変化点が検出される。ジッタ計測手段は、エッジ検出手
段により検出された符号変化点の１つを基準点とし、該
基準点と各符号変化点との間におけるサンプリング回数
と、ビット同期信号にジッタが含まれない場合に前記基
準点と各符号変化点との間で実行されるべきサンプリン
グ回数との差の平均値を算出する。同期セット手段は、
算出された平均値を用いてサンプリング開始点を設定
し、サンプリングタイマのサンプリング周期を送信デー
タのビット速度に等しく、または、これにほぼ等しく設
定する。このように、送信データの前に付加され、シリ
アルに送られてくるビット同期信号に基づいてジッタの
平均値を検出し、この平均値だけサンプリング開始点を
ずらすことによりジッタ成分が補正され、ビット同期信
号に続いて送られてくるデータ信号は中心でサンプリン
グされる。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図１に本発明によるビット同期装置の
ブロック図を示す。このビット同期装置はＣＰＵ１によ
り構成されている。同図において、サンプリングタイマ
１１は、このビット同期装置に入力されるビット同期信
号のビット速度の６倍の周波数Ｔ１を有するサンプリン
グパルスと、ビット同期信号のビット速度と同一または
これにほぼ等しい周波数Ｔ２を有するサンプリングパル
スＴ２とを生成して出力する。サンプリングパルスＴ２
の位相は、後述の遅延信号Ｓ４にもとづいて設定され
る。
詳細に説明する。図１に本発明によるビット同期装置の
ブロック図を示す。このビット同期装置はＣＰＵ１によ
り構成されている。同図において、サンプリングタイマ
１１は、このビット同期装置に入力されるビット同期信
号のビット速度の６倍の周波数Ｔ１を有するサンプリン
グパルスと、ビット同期信号のビット速度と同一または
これにほぼ等しい周波数Ｔ２を有するサンプリングパル
スＴ２とを生成して出力する。サンプリングパルスＴ２
の位相は、後述の遅延信号Ｓ４にもとづいて設定され
る。
【００１０】エッジ検出ルーチン２は、周波数Ｔ１のサ
ンプリングパルスのタイミングでビット同期信号をサン
プリングし、その符号変化点を検出する。ジッタ計測ル
ーチン３は、エッジ検出ルーチン２が検出した符号変化
点の一つを基準点とし、その基準点からエッジ検出ルー
チン２が検出した各符号変化点までの間に含まれるサン
プリングパルスの数と、ビット同期信号にジッタがない
場合に基準点から各符号変化点までの間に含まれるサン
プリングパルスの数との差を求め、その平均値を算出す
る。同期セットルーチン４は、ジッタ計測ルーチン３が
算出した平均値にもとづいて遅延信号Ｓ４を生成し、こ
れをサンプリングタイマ１１に供給して、周波数Ｔ２の
サンプリングパルスの位相を設定する。データ格納部５
は周波数Ｔ２のサンプリングパルスのタイミングで受信
データサンプリングし、サンプリングした受信データを
蓄積する。
ンプリングパルスのタイミングでビット同期信号をサン
プリングし、その符号変化点を検出する。ジッタ計測ル
ーチン３は、エッジ検出ルーチン２が検出した符号変化
点の一つを基準点とし、その基準点からエッジ検出ルー
チン２が検出した各符号変化点までの間に含まれるサン
プリングパルスの数と、ビット同期信号にジッタがない
場合に基準点から各符号変化点までの間に含まれるサン
プリングパルスの数との差を求め、その平均値を算出す
る。同期セットルーチン４は、ジッタ計測ルーチン３が
算出した平均値にもとづいて遅延信号Ｓ４を生成し、こ
れをサンプリングタイマ１１に供給して、周波数Ｔ２の
サンプリングパルスの位相を設定する。データ格納部５
は周波数Ｔ２のサンプリングパルスのタイミングで受信
データサンプリングし、サンプリングした受信データを
蓄積する。
【００１１】送信信号のビット同期信号の各符号変化点
と受信信号のビット同期信号の各符号変化点とのずれ、
即ちジッタ成分Δｔｉは、次式で示される。
と受信信号のビット同期信号の各符号変化点とのずれ、
即ちジッタ成分Δｔｉは、次式で示される。
【００１２】
【数１】
【００１３】ここで、ｉは符号変化点の番号であり、ｔ
ｉは送信信号のビット同期信号の各符号変化点の時刻を
表し、ｔｉ´は受信信号のビット同期信号の各符号変化
点の時刻を表す。また、Ａはジッタ成分の平均値を表
す。これら変化点の時刻ｔｉ，ｔｉ´の関係は例えば図
２に示すようになっており、また、横軸をｔ、縦軸をｔ
´としたグラフ上に点（ｔｉ，ｔｉ´）をプロットする
と図３に示すようになる。図中、実線はｔ´＝ｔ＋Ａで
表される直線であり、点（ｔｉ，ｔｉ´）はこの直線を
中心にばらついている。
ｉは送信信号のビット同期信号の各符号変化点の時刻を
表し、ｔｉ´は受信信号のビット同期信号の各符号変化
点の時刻を表す。また、Ａはジッタ成分の平均値を表
す。これら変化点の時刻ｔｉ，ｔｉ´の関係は例えば図
２に示すようになっており、また、横軸をｔ、縦軸をｔ
´としたグラフ上に点（ｔｉ，ｔｉ´）をプロットする
と図３に示すようになる。図中、実線はｔ´＝ｔ＋Ａで
表される直線であり、点（ｔｉ，ｔｉ´）はこの直線を
中心にばらついている。
【００１４】
【数２】
【００１５】とすることにより、ジッタ成分を補正する
ことが可能となる。このビット同期装置では、ジッタ計
測ルーチン３がジッタの平均値Ａを算出し、同期セット
ルーチン４はその平均値Ａにもとづき、ジッタに伴うず
れを補正し、サンプリングパルスの位相を適切に制御す
る。
ことが可能となる。このビット同期装置では、ジッタ計
測ルーチン３がジッタの平均値Ａを算出し、同期セット
ルーチン４はその平均値Ａにもとづき、ジッタに伴うず
れを補正し、サンプリングパルスの位相を適切に制御す
る。
【００１６】次に、送信データの前にビットＢ１〜Ｂ８
からなる８ビットのビット同期信号が付加されている場
合の上記ビット同期装置の動作を図４の波形図及び図５
のフローチャートを参照して説明する。
からなる８ビットのビット同期信号が付加されている場
合の上記ビット同期装置の動作を図４の波形図及び図５
のフローチャートを参照して説明する。
【００１７】ジッタ計測ルーチン３はまずパラメータの
初期設定として、平均ジッタＡ、サンプルビット数Ｂ、
サンプルカウンタＣ、ならびにジッタＤをそれぞれ０に
設定する（ステップＳ５０１）。次にサンプリングタイ
マ１１はサンプリングパルスの周波数をビット同期信号
の６倍の周波数Ｔ１に設定する（ステップＳ５０２）。
この状態で、受信信号Ｓ１が入力されると、エッジ検出
ルーチン２はサンプリングパルスのタイミングで信号Ｓ
１をサンプリングし（ステップＳ５０３）、Ｃに１を加
え（ステップＳ５０４）、信号Ｓ１の符号が変化したか
否かを判定し（ステップＳ５０５）、符号が変化するま
でステップＳ５０３〜５０５を繰り返す。そして符号が
変化すると、これをジッタ計測ルーチン３に伝える。
初期設定として、平均ジッタＡ、サンプルビット数Ｂ、
サンプルカウンタＣ、ならびにジッタＤをそれぞれ０に
設定する（ステップＳ５０１）。次にサンプリングタイ
マ１１はサンプリングパルスの周波数をビット同期信号
の６倍の周波数Ｔ１に設定する（ステップＳ５０２）。
この状態で、受信信号Ｓ１が入力されると、エッジ検出
ルーチン２はサンプリングパルスのタイミングで信号Ｓ
１をサンプリングし（ステップＳ５０３）、Ｃに１を加
え（ステップＳ５０４）、信号Ｓ１の符号が変化したか
否かを判定し（ステップＳ５０５）、符号が変化するま
でステップＳ５０３〜５０５を繰り返す。そして符号が
変化すると、これをジッタ計測ルーチン３に伝える。
【００１８】ジッタ計測ルーチン３はこれにより、まず
基準点の設定としてＢおよびＣを夫々１に設定する（ス
テップＳ５０６）。その後、エッジ検出ルーチン２は、
ステップＳ５０３〜５０５と同様の処理を行って受信信
号Ｓ１、従ってビット同期信号のエッジ検出を行い、エ
ッジを検出すると、それまでに数えたサンプリングパル
スの数Ｃを信号Ｓ２としてジッタ計測ルーチン３に与え
る（ステップＳ５０７）。このサンプリングパルスの数
Ｃは、ビット同期信号のビットＢ１の立上りのタイミン
グである基準点から、ビットＢ１の立下りまでの間に含
まれるサンプリングパルスの数に等しい（図４参照）。
基準点の設定としてＢおよびＣを夫々１に設定する（ス
テップＳ５０６）。その後、エッジ検出ルーチン２は、
ステップＳ５０３〜５０５と同様の処理を行って受信信
号Ｓ１、従ってビット同期信号のエッジ検出を行い、エ
ッジを検出すると、それまでに数えたサンプリングパル
スの数Ｃを信号Ｓ２としてジッタ計測ルーチン３に与え
る（ステップＳ５０７）。このサンプリングパルスの数
Ｃは、ビット同期信号のビットＢ１の立上りのタイミン
グである基準点から、ビットＢ１の立下りまでの間に含
まれるサンプリングパルスの数に等しい（図４参照）。
【００１９】ジッタ計測ルーチン３は、ジッタＤをＤ＝
Ｃ−６×Ｂにより算出する（ステップＳ５０８）。この
式において、６×Ｂは、受信信号Ｓ１にジッタがなかっ
た場合、ビットＢ１の立上りから立下りまでの間に本来
含まれるサンプリングパルスの数（この場合には６）で
ある。従って、Ｄは図４に示す期間Δｔ１に含まれるサ
ンプリングパルスの数となる。
Ｃ−６×Ｂにより算出する（ステップＳ５０８）。この
式において、６×Ｂは、受信信号Ｓ１にジッタがなかっ
た場合、ビットＢ１の立上りから立下りまでの間に本来
含まれるサンプリングパルスの数（この場合には６）で
ある。従って、Ｄは図４に示す期間Δｔ１に含まれるサ
ンプリングパルスの数となる。
【００２０】次にジッタ計測ルーチン３は、ビット数Ｂ
に１を加え（ステップＳ５０９）、エッジ検出ルーチン
２から信号Ｓ２が送られて来るのを待つ。そして、エッ
ジ検出ルーチン２がビットＢ２の立上りを検出し、それ
までに計数したサンプリングパルスの数Ｃを信号Ｓ２と
して出力すると（ステップＳ５１０）、ジッタ計測ルー
チン３はビットＢ１の場合と同様にして、ビットＢ２の
立上りに対応するジッタ、すなわち期間Δｔ２に含まれ
るサンプリングパルスの数を算出する（ステップＳ５１
１）。
に１を加え（ステップＳ５０９）、エッジ検出ルーチン
２から信号Ｓ２が送られて来るのを待つ。そして、エッ
ジ検出ルーチン２がビットＢ２の立上りを検出し、それ
までに計数したサンプリングパルスの数Ｃを信号Ｓ２と
して出力すると（ステップＳ５１０）、ジッタ計測ルー
チン３はビットＢ１の場合と同様にして、ビットＢ２の
立上りに対応するジッタ、すなわち期間Δｔ２に含まれ
るサンプリングパルスの数を算出する（ステップＳ５１
１）。
【００２１】以下同様にして、各ビットＢ３，Ｂ４の立
下り、立上りに対応するジッタが計測され、ビットＢ５
に対してもステップＳ５１２〜５１４によりビットＢ５
の立下りに対応するジッタが計測される。
下り、立上りに対応するジッタが計測され、ビットＢ５
に対してもステップＳ５１２〜５１４によりビットＢ５
の立下りに対応するジッタが計測される。
【００２２】同期セットルーチン４は、ジッタ計測ルー
チン３が計測した各ビット毎のジッタを信号Ｓ３として
ジッタ計測ルーチン３からビットＢ７の期間で受け取
り、それらをすべて加算して５で割ることにより、ジッ
タの平均値Ａを求める（ステップＳ５１５）。なお、こ
の処理を式で表すと次のようになる。
チン３が計測した各ビット毎のジッタを信号Ｓ３として
ジッタ計測ルーチン３からビットＢ７の期間で受け取
り、それらをすべて加算して５で割ることにより、ジッ
タの平均値Ａを求める（ステップＳ５１５）。なお、こ
の処理を式で表すと次のようになる。
【００２３】
【数３】
【００２４】そして、ビットＢ８の立下りの時点で、ジ
ッタの平均値Ａと、１ビットの半周期の期間に含まれる
サンプリングパルスの数、すなわち３とを加算し、その
加算結果の数のサンプリングパルスに相当する時間だけ
位相をずらせるための信号Ｓ４をサンプリングタイマ１
１に与え（ステップＳ５１６）、サンプリングタイマ１
１が出力する周波数Ｔ２のサンプリングパルスの位相を
設定する（ステップＳ５１７）。その結果、周波数Ｔ２
のサンプリングパルスのタイミングは受信データの各ビ
ットの中央に設定されることになる。
ッタの平均値Ａと、１ビットの半周期の期間に含まれる
サンプリングパルスの数、すなわち３とを加算し、その
加算結果の数のサンプリングパルスに相当する時間だけ
位相をずらせるための信号Ｓ４をサンプリングタイマ１
１に与え（ステップＳ５１６）、サンプリングタイマ１
１が出力する周波数Ｔ２のサンプリングパルスの位相を
設定する（ステップＳ５１７）。その結果、周波数Ｔ２
のサンプリングパルスのタイミングは受信データの各ビ
ットの中央に設定されることになる。
【００２５】データ格納部５はこのようにして位相が設
定されたサンプリングパルスに同期してビット同期信号
に続く受信データを受信し（ステップＳ５１８）、ビッ
ト同期がとれているか否かを確認する動作を数ビット繰
り返す（ステップＳ５１９）。
定されたサンプリングパルスに同期してビット同期信号
に続く受信データを受信し（ステップＳ５１８）、ビッ
ト同期がとれているか否かを確認する動作を数ビット繰
り返す（ステップＳ５１９）。
【００２６】このように本実施例のビット同期装置は、
タイミングタンクを用いないので低速でデータ伝送を行
う場合でも、確実にビット同期が確立され、しかも数ビ
ット分のビット同期信号によって同期を確立することが
できる。
タイミングタンクを用いないので低速でデータ伝送を行
う場合でも、確実にビット同期が確立され、しかも数ビ
ット分のビット同期信号によって同期を確立することが
できる。
【００２７】なお、サンプリングタイマ１１がデータ格
納部５に出力するサンプリングパルスの周波数は、必ず
しもビット同期信号の周波数に一致させる必要はなく、
ほぼ一致していれば受信データのサンプリングが可能で
ある。受信データが短い場合や、ＣＰＵのシステムクロ
ックのずれが無視できる場合には、図６（ａ）に示すよ
うに受信信号Ｓ１としては単にビット同期信号に受信デ
ータが続く形で装置に入力すればよく、一方、受信デー
タが長い場合や、ＣＰＵのシステムクロックのずれが無
視できない場合には、図６（ｂ）に示すように、受信デ
ータを分割し、分割した各受信データごとにビット同期
信号を付加して同期タイミングを取り直すようにすれば
よい。
納部５に出力するサンプリングパルスの周波数は、必ず
しもビット同期信号の周波数に一致させる必要はなく、
ほぼ一致していれば受信データのサンプリングが可能で
ある。受信データが短い場合や、ＣＰＵのシステムクロ
ックのずれが無視できる場合には、図６（ａ）に示すよ
うに受信信号Ｓ１としては単にビット同期信号に受信デ
ータが続く形で装置に入力すればよく、一方、受信デー
タが長い場合や、ＣＰＵのシステムクロックのずれが無
視できない場合には、図６（ｂ）に示すように、受信デ
ータを分割し、分割した各受信データごとにビット同期
信号を付加して同期タイミングを取り直すようにすれば
よい。
【００２８】
【発明の効果】以上説明したように本発明のビット同期
装置は、構成が比較的簡単であり、タイミングタンクを
用いないので、低速でデータ伝送を行う場合でも、装置
を安価に構成でき、かつ確実にビット同期を確立し、し
かも数ビット分のビット同期信号によって同期を確立す
ることができる。特に本発明のビット同期装置は、構内
ページングシステムなどの短いデータの受信に最適であ
る。
装置は、構成が比較的簡単であり、タイミングタンクを
用いないので、低速でデータ伝送を行う場合でも、装置
を安価に構成でき、かつ確実にビット同期を確立し、し
かも数ビット分のビット同期信号によって同期を確立す
ることができる。特に本発明のビット同期装置は、構内
ページングシステムなどの短いデータの受信に最適であ
る。
【図１】本発明によるビット同期装置のブロック図であ
る。
る。
【図２】送信信号の符号変化点と受信信号の符号変化点
との関係の説明図である。
との関係の説明図である。
【図３】送信信号の符号変化点と受信信号の符号変化点
との関係を示すグラフである。
との関係を示すグラフである。
【図４】図１のビット同期装置の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図５】図１のビット同期装置の動作を説明するための
フローチャートである。
フローチャートである。
【図６】送信データのフォーマットを示す図である。
【図７】従来のビット同期装置のブロック図である。
【図８】図７のビット同期装置の各部の信号を示す波形
図である。
図である。
１ ＣＰＵ ２ エッジ検出ルーチン ３ ジッタ計測ルーチン ４ 同期セットルーチン ５ データ格納部 １１ サンプリングタイマ
Claims (1)
- 【請求項１】 送信データの前に付加されシリアルに送
られてくるビット同期信号から同期タイミングを抽出し
てビット同期を確立するビット同期装置であって、前記
ビット同期信号のビット速度より速い速度で前記同期信
号をサンプリングして前記同期信号の符号変化点を検出
するエッジ検出手段と、検出された符号変化点の一つを
基準点とし該基準点と各符号変化点との間で実行される
サンプリングの回数と、前記ビット同期信号にジッタが
無い場合に前記基準点と各符号変化点との間で実行され
るサンプリングの回数との差の平均値を算出するジッタ
計測手段と、前記送信データのビット速度に実質的に等
しい周期で前記送信データを各ビットの中心でサンプリ
ングすべく前記算出された平均値を用いてサンプリング
開始点を設定する同期セット手段とを備えたことを特徴
とするビット同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256430A JPH05102953A (ja) | 1991-10-03 | 1991-10-03 | ビツト同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256430A JPH05102953A (ja) | 1991-10-03 | 1991-10-03 | ビツト同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102953A true JPH05102953A (ja) | 1993-04-23 |
Family
ID=17292556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256430A Pending JPH05102953A (ja) | 1991-10-03 | 1991-10-03 | ビツト同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102953A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1172960A2 (en) * | 2000-07-10 | 2002-01-16 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
| KR100458106B1 (ko) * | 2000-07-10 | 2004-11-26 | 인터내셔널 비지네스 머신즈 코포레이션 | 디지털 신호의 품질을 결정하기 위한 장치 및 방법 |
| US7386042B1 (en) * | 1998-05-01 | 2008-06-10 | Wavetek Wandel Golterman Plymouth Ltd. | Jitter measurement |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265740A (ja) * | 1988-04-18 | 1989-10-23 | Sharp Corp | ビット同期方式 |
| JPH01303824A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | ジッタのある信号の時間差測定回路 |
| JPH04357730A (ja) * | 1991-06-03 | 1992-12-10 | Toshiba Corp | シリアル伝送の同期化装置 |
-
1991
- 1991-10-03 JP JP3256430A patent/JPH05102953A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265740A (ja) * | 1988-04-18 | 1989-10-23 | Sharp Corp | ビット同期方式 |
| JPH01303824A (ja) * | 1988-05-31 | 1989-12-07 | Nec Corp | ジッタのある信号の時間差測定回路 |
| JPH04357730A (ja) * | 1991-06-03 | 1992-12-10 | Toshiba Corp | シリアル伝送の同期化装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7386042B1 (en) * | 1998-05-01 | 2008-06-10 | Wavetek Wandel Golterman Plymouth Ltd. | Jitter measurement |
| EP1172960A2 (en) * | 2000-07-10 | 2002-01-16 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
| EP1172960A3 (en) * | 2000-07-10 | 2003-08-13 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
| KR100458106B1 (ko) * | 2000-07-10 | 2004-11-26 | 인터내셔널 비지네스 머신즈 코포레이션 | 디지털 신호의 품질을 결정하기 위한 장치 및 방법 |
| US7016403B2 (en) | 2000-07-10 | 2006-03-21 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002185489A (ja) | 同期方法及び同期装置 | |
| KR970005216B1 (ko) | 위상 검출기 | |
| JPH0831847B2 (ja) | ディジタル信号中継伝送装置 | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| JPH05102953A (ja) | ビツト同期装置 | |
| JP2008005123A (ja) | 映像データ送信装置、映像データ受信装置および映像データ伝送システム | |
| US10110371B2 (en) | Phase difference estimation device and communication device having the phase difference estimation device | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| EP3160077A1 (en) | Clock recovery apparatus and clock recovery method | |
| JP2988418B2 (ja) | クロック同期化システム | |
| JPH10126329A (ja) | 移動体通信装置の受信回路 | |
| TWI400596B (zh) | 同步接收電路及方法 | |
| JPH01265740A (ja) | ビット同期方式 | |
| JPH08256164A (ja) | 通信システム | |
| JP2723078B2 (ja) | 非同期データ伝送回路 | |
| JP2681922B2 (ja) | ビット同期装置 | |
| JPH0218636B2 (ja) | ||
| KR100201281B1 (ko) | 팩시밀리 모뎀에서의 클럭 복구방법 및 회로 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JP2982860B2 (ja) | クロック抽出回路 | |
| JPH0983354A (ja) | Ｄｐｌｌ回路 | |
| JPH0793571B2 (ja) | Ｐｌｌ用入力波形整形回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JPH08256138A (ja) | クロック抽出回路 | |
| JPH10247954A (ja) | クロック抽出回路 |