JPH01265740A - ビット同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、シリアルに送られてくるビット同期信号から
同期タイミングを抽出するビット同期方式に関するもの
である。

〈従来の技術〉 従来、ＮＲＺ信号の同期タイミングｉＪ、第４図に示す
構成の回路によりよられていた。その動作は、エツジ検
出回路６により第５図に示すＮｌλ７２信号Ｓ１の符号
変化点が検出され、その信号Ｓ５は、タイミングタンク
７に入力される。このタイミングタンク７は、中心周波
数がＮ　ＩＮ　Ｚ信号のビット速度に等しい共振回路で
あって、信号Ｓ５に応答して減衰振動するため、ＮＲＺ
信号中で符号変化点の無い部分のクロックを補うことか
できる。

Ｊ−記タイミンクタンク７の出力Ｓ６は、リミッタ８で
波形整形されろ。リミッタ８の出力Ｓ７（」、フェーズ
ロックドループ（Ｐ　Ｌ　ｌ、　）　９でジッター抑圧
され、タイミッククロック信号Ｓ８を得る。

上記タイミンクタンク７のＱ値が高くとれる場合（」、
ジッターの抑圧効果があるため、Ｐ　Ｌ　Ｌ　９を用い
ずにリミッタ８の出力Ｓ７をタイミンククロックとして
利用することも多い。

〈発明が解決しようとする課題〉 １秒間に数百ビットから数十キ［ｌビットの速度でディ
ノタルデータ通信を行う場合、このような低速のビット
速度でｉＪ：、Ｑ値の高いタイミンクタンクを得ろこと
がグイｔしい。ごの理１１１として、つさの２点かあげ
られろ。

０）受動素子で構成上ると、５イノタクタンス、キャパ
ンタンスが１１に大きな値どなり、素子の形状が大きく
なる３、また、累子白体のＱ値が高くとれない。

■　能動素子で構成すると、タイミンクタンクは、ハン
）・パスフィルタ（ＢＰＦ）と等価であり、高いＱ値を
得ようとすると発振しゃ４′い。

また、構成」二、数ビットのビンＩ・同期信心により、
タイミングクロックを抽出づ−ること（ｊ、困難である
。したがって、従来の回路のようにタイミングタンクを
用いる同期タイミンク再生回路（」、低速のデータ伝送
には不向きである。

そこで、本発明は、低速のデータの伝送に適し、ソリア
ルに送られてくる数ビットのデータより同期タイミンク
を簡単、安価な構成で確実に抽出てきるビット同期方式
を提供することを１」的としている。

〈課題を解決するだめの手段〉 」−記「１的を達成するため、本発明のビット同１０１
方式は、送（２データの萌にイ・１加され、ノリ）′ル
に送られてくろピッ）・同１［１１伯はのヒソ）・速度
の数（１′ｌｌの速度て手記ビット同期方式をサンプリ
ング１．て、」−記ヒソト同期伯シ号のｒ：ｊ：：変化
点を検出するエツジ検出手段と、」−記エソノ検出手段
？こより抽出した符号変化点間に含まれるサンプリング
回数とピノト同ｊυ１信号のピッ）・速度を表イつず所
定の数との差をビット同期信号の数ビットの間、計測し
て、ジッターを求め、このジッターの平均値を算出する
ジッター計測手段と、−に記シンターの平均値を用０て
サンプル開始点を設定し、サンプリングタイマーのサン
プリング周期を送信データのビット速度に等しいか、ほ
ぼ等しく設定して、データ信号の中心てサンプリングす
るようにずろ同期セット手段を備えて、ビット同期を確
立するこ吉を特徴としている。

〈作用〉 送信データの前に（；ｌＩ加され、シリアルに送られて
くるピット同期信号号は、エツジ検出手段により、その
ピット同期信号のヒ、１１・速度の数倍の速度でサンプ
リングさメ１、そのビット同期信号の符号変化点が検出
される。上記ジッター胴側手段は、上記」−ノン検出手
段により検出された初号変化点間に含まれるサンプリン
グ回数と」Ｌ記ビット同期信号のヒｙ　ｌ・速度を表わ
す所定の数との差、すなわちジッターをビット同期信号
の数ビットの間、計測して、平均値を算出する。」二足
同期セット手段！、、ｌｌ　、データ信号の中心でサン
プリングするために、上記ジッターの平均値を用いてサ
ンプル開始点を設定し、サンプリングタイマーのサンプ
リング周期を送信データのヒソ）・速度に等１．シ）か
、ほぼ等しく設定する。

このように、送信データの前に付加され、ソリアルに送
られてくるピット同期信号号に基づいて、ジッターの平
均値を検出（７、このジッターの平均値だ１ノン検出手
段点をすらずことによって、ジッター成分が補正され、
ピット同期信号に続いて送られてくるデータ信号（Ｊ中
心でサンプリングされる。

〈実施例〉 以下、本発明を図示の実施例により詳細に説明する。

第１図は本発明のブＤツク構成図であり、第２図はデー
タのビット速度の６倍でサンプリングし、８ビツトのピ
ット同期信号て同期タイミンクを確立する場合の波形を
示す図である。第２図の（ａ）（Ｊジッターの無い場合
の受信信号であり、（１））はジッターが有る場合の受
信信号であり、（ｃ）はサンプリングパルスを示す。

第１図に示すように、受信部からの受信データＳ１がタ
イマー機能を有するＣ　Ｐ　Ｕ　Ｉに入力される。この
受信データＳｌｉ、Ｊ第２図（ｂ）に示すようにジッタ
ーが有り、送信データの前にビット同期信号Ｔ３１　、
Ｂ　２、−、Ｂ　８が付加されている。」１記ＣＰ　Ｕ
　Ｉのエツジ検出ルーヂン２では、第２図（Ｃ）に示す
ようにビット同期信号Ｂｌ、Ｂ２．・　、Ｂ８の６倍の
周波数のサンプリングパルスＴＩで、ビット同期信号Ｂ
　Ｉ　、Ｂ　２、−、Ｂ　５の符号変化点を検出する。

そして、エッノ検１１費レーヂン２では符号変化点から
次の符号変化点までの間に含まれるサンプリング回数８
２が計数され、このサンプリング回数３２がジッター計
ＬＩ＋１１ルーヂン３に入力されろ。上記シンター計ホ
１１ルーヂン３では、ビット同期信号＋３１．８２、−
、Ｂ　５の各々について、上記サンプリング回数８２か
ら、ジッターか無い場合のビット同期信号に対するサン
プリング回数６を減じて、５回分のジッター成分Δｔｌ
、Δｔ２．・　、Δｔ。

を抽出し、７ビソトｌＺｊのビット同期信号Ｂ７が入力
されている間に、 ジッターの平均値Ａ　　＝　　１１５・　Σ　△ｔ１を
算出して、この平均値Δを同期セットルーチン４に入力
する。上記同期セットルーチン４では８ビツト目のビッ
ト同期信号Ｂ８がＣＰ　Ｕ　Ｉに入力された後、ジッタ
ーの平均値Ａとビット速度の半周期分のサンプリング回
数（３）を経過した後に、サンプリングタイマー１１を
送信されるデータのビット速度に等しい速度ずなイつち
周期Ｔ２に設定する。このサンプリングタイマーＩｔの
サンプリンタ周期Ｔ２によりデータを格納する。こうす
ることによって、データ信号の中央でサンプリンタがな
される。このようにＣＰＵＩを利用しノこ、簡単、安価
な構成で、低速のデータ伝送でら何畳問題なく、確実に
ビット同期か確立される。

第３図は、第１図の受信データのフォーマットである。

受信データが短い場合やＣＰ　［Ｊの７ステムク四ツク
のずれが無視できる場合は、（ａ）を用いる。受信デー
タが長い場合やＣＰＵのンステムクロソクのずれが無視
できない場合は、（＋３）のようにデータを分割し、同
期タイミングを取り直せばよい。

〈発明の効果〉 以上より明らかなｊ；うに、本発明によれば、比較的簡
単な構成で、しかも数ピットのビット同期信号により、
同期タイミングを抽出することができる。特に、低速の
データ伝送に応用すると、タイミングタンクを用いたも
のに比べ、小型で安価にできるという利点かある。した
がって、構内ペーノングンステム等の短いデータの受信
には、最適である。

【図面の簡単な説明】

第１図は本発明の第一の実施例のブロック区１、第２図
はその動作を説明する波形図、第３図は第１図の受信デ
ータのフォーマット図、第４図は従来例のブロック図、
第５図はその動作を説明する波形図である。 ｌ　　ＣＰＵ、　　　２・・エツジ検出ル゛−チン、３
　ジッター計測ルーチン、 ４・同期セットルーチン、 ５・サンプリングタイマー。

Claims (1)

【特許請求の範囲】
1. （１）送信データの前に付加され、シリアルに送られて
   くるビット同期信号から、同期タイミングを抽出して、
   ビット同期を確立するビット同期方式であって、 上記ビット同期信号のビット速度の数倍の速度で上記ビ
   ット同期信号をサンプリングして、上記ビット同期信号
   の符号変化点を検出するエッジ検出手段と、 上記エッジ検出手段により抽出した符号変化点間に含ま
   れるサンプリング回数とビット同期信号のビット速度を
   表わす所定の数との差をビット同期信号の数ビットの間
   、計測して、ジッターを求め、このジッターの平均値を
   算出するジッター計測手段と、 上記ジッターの平均値を用いてサンプル開始点を設定し
   、サンプリングタイマーのサンプリング周期を送信デー
   タのビット速度に等しいか、ほぼ等しく設定して、デー
   タ信号の中心でサンプリングするようにする同期セット
   手段を備えて、ビット同期を確立することを特徴とする
   ビット同期方式。