DE3200491C2 - - Google Patents
Info
- Publication number
- DE3200491C2 DE3200491C2 DE3200491A DE3200491A DE3200491C2 DE 3200491 C2 DE3200491 C2 DE 3200491C2 DE 3200491 A DE3200491 A DE 3200491A DE 3200491 A DE3200491 A DE 3200491A DE 3200491 C2 DE3200491 C2 DE 3200491C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- clock signal
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 239000000543 intermediate Substances 0.000 claims 6
- 241000331231 Amorphocerini gen. n. 1 DAD-2008 Species 0.000 claims 1
- 238000007493 shaping process Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011045 prefiltration Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung bezieht sich auf eine Anordnung zum Erzeugen eines
Taktsignals synchron mit der Bitrate eines empfangenen Datensignals,
mit einem spannungsgesteuerten Oszillator, der ein erstes Taktsignal
erzeugt, dessen Frequenz sich in Funktion einer angelegten Netto-
Steuerspannung ändert. Eine solche Anordnung ist bekannt aus "Theorie
und Anwendungen des Phase-locked Loops" von Roland Best, S. 79-81,
AT-Fachverlag GmbH, Stuttgart 1976.
Bei der Aufzeichnung von digitalen Daten ist es üblich,
die Datensignale in einem Format aufzuzeichnen, das als
"nullpegelfreies Format" ("non-return-to-zero (NRZ) format")
bezeichnet wird. Im NRZ-Format gibt es zwei Pegelzustände,
von denen einer eine binäre Eins ("mark") und der andere
eine binäre Null ("space") repräsentiert. Ein Bitimpuls
bleibt in einem seiner beiden Pegel während des gesamten
Bitintervalls. Die Taktinformation aus solchen Datensignalen
wird üblicherweise durch Verwendung eines monostabilen Multi
vibrators wiedergewonnen, um einen Impuls für jeden Eingangs
datenwechsel zu erzeugen, wobei der Impuls auf etwa die
Hälfte der Bitdauer eingestellt wird. Die Impulse werden
verwendet, um eine Phasenverriegelungsschleife anzusteuern
mit einem lokalen Oszillator, der auf die erwartete Bit
rate abgestimmt ist. Die Phasenverriegelungsschleife kann
als ein relativ engbandiges Filter hoher Güter angesehen
werden, dessen Mittenfrequenz der Rate der empfangenen
Bitpulswechsel folgt bzw. diese Rate erfaßt. Die phasen
verriegelte Schleife enthält üblicherweise irgendeinen
Phasendetektor, damit der lokale Oszillator sowohl der
Phase als auch der Frequenz der einlaufenden Datensignalen
folgen kann.
Bei einem typischen Phasendetektor wird die Phase
der Impuls halber Bitdauer verglichen mit derjenigen einer
Rechteckwelle (und ihres Komplements), erzeugt von dem
lokalen Oszillator, bei dem es sich üblicherweise um einen
spannungsgesteuerten Oszillator handelt.
Wenn der spannungsgesteuerte Oszillator (VCO) mit der
exakten Frequenz und richtigen Phase arbeitet, dann ist der
mittlere Spannungsausgangspegel des Phasendetektor Null und
liefert kein Fehlersignal für den VCO. Wenn andererseits ein
Frequenz- oder Phasenfehler vorliegt, wird der Ausgang des
Phasendetektors asymmetrisch, und es ergibt sich ein Gleich
spannungspegel, der von dem Phasendetektor erzeugt wird. Die
ses Signal wird dann von dem Schleifenfilter der phasenver
riegelten Schleife gefiltert und verwendet, um den VCO wieder
auf korrekte Frequenz und Phase zurückzusteuern.
Ein üblicher Typ von Phasendetektor ist bekannt als
"Vorgatter-Nachgatter -(early gate - late gate) Phasendetektor"
und besteht in seiner einfachsten Form aus zwei logischen
UND-Gattern, von denen eines verwendet wird, um die VCO-
Wellenform mit der Anstiegsflanke der Rechteckwelle des
monostabilen Multivibrators zusammenzugattern, während das
andere verwendet wird, um das 180°-phasenverdrehte VCO-Aus
gangssignal mit der abfallenden Flanke des Komplements
aus dem monostabilen Multivibrator zu gattern. Die Ausgänge
der beiden UND-Gatter werden über ein ODER-Gatter summiert.
Der beschriebene Stand der Technik ist in der Veröffentlichung
"Handbook of Telemetry and Remote Control" von E. Gruenberg, Verlag
McGraw-Hill, S. 8-30 bis 8-36. 1967, belegt.
Es ist jedoch charakteristisch für die meisten solcher
Phasendetektoren und phasenverriegelten Schleifen, daß die
Phase des VCO kleiner als +90° oder oberhalb -90° liegen
muß, damit das System in Synchronismus geführt werden
kann. Eine Phasendifferenz zwischen dem VCO-Phasendetektor
von unter -90° oder über +90° tendiert dahin, ein Fehler
signal zu erzeugen, daß den Phasenfehler zwischen dem VCO
und der einlaufenden NRZ-Datenhüllkurve sogar noch vergrößert.
Ein weiterer Nachteil besteht darin, daß die Pulsbreite
und Frequenz eines monostabilen Multivibrators vom Wert eines
Zeitgliedes, nämlich eines Kondensators, abhängt. In vielen
Datenaufzeichnungssystemen ist es üblich, Datenaufzeichnungs
raten mit einer Spannweite von 1000 : 1 zu erwarten. Dies
führt zu sehr komplizierten Bauweisen der bisher üblichen
Bitsynchronisierer des Typs mit monostabilem Multivibrator,
da für jede erwartete Datenrate ein anderes Zeitglied oder
ein anderer Kondensator erforderlich ist.
Aufgabe der vorliegenden Erfindung ist es, einen Bit
synchronisierer zu schaffen, der die obigen Nachteile vermeidet.
Die gemäß der Erfindung vorgesehene Lösung dieser Aufgabe
ergibt sich aus dem Patentanspruch 1; die Unteransprüche de
finieren zweckmäßige Weiterbildungen der Erfindung.
Demnach ist eine Anordnung vorgesehen zum Erzeugen eines
Taktsignals, das synchron ist mit der Bitrate eines empfangenen
Datensignals. Die Anordnung umfaßt einen spannungsgesteuerten
Oszillator, der ein erstes Taktsignal erzeugt, dessen Frequenz
sich in Funktion einer angelegten Nettosteuerspannung ändert.
Es sind Komponenten vorgesehen zum Erzeugen eines zweiten
Taktsignals, das 180° phasenverschoben ist gegenüber dem ersten
Taktsignal. Auf das erste und das zweite Taktsignal sprechen
Komponenten an, um erste bzw. zweite für diese Datensignale
repräsentative Signale zu erzeugen, von denen das zweite
Signal verschoben ist um eine Größe proportional der Phasen
differenz zwischen dem zweiten Taktsignal und dem Datensignal,
während das erste Signal verschoben ist um eine halbe Bit
periode gegenüber dem zweiten Signal. Auf das Datensignal
und das erste datenrepräsentative Signal ansprechende Kompo
nenten sind vorgesehen zum Erzeugen eines ersten Ausgangs
signals mit einer variablen Breite bzw. Dauer, proportional
der Phasendifferenz zwischen dem Datensignal und dem ersten
Taktsignal. Auf das zweite datenrepräsentative Signal und
auf das Komplement des ersten datenrepräsentativen Signals
ansprechende Komponenten sind vorgesehen zum Erzeugen eines
zweiten Ausgangssignals mit einer festgelegten Breite oder
Dauer von einer halben Bitperiode. Die Ausgangssignale sum
mierende Komponenten erzeugen eine Nettosteuerspannung, die
an den spannungsgesteuerten Oszillator angelegt wird, mit dem
Ergebnis, daß Frequenz und Phasen des ersten Taktsignals mit
denen des empfangenen Datensignals synchronisiert werden.
In der bevorzugten Ausführungsform kann die Phasen
verriegelungsschleife weiterhin Komponenten enthalten für
das Aufrechterhalten der Phasenverriegelung bei Fehlen von
Datenwechseln in dem empfangenen Datensignal. Dies ist be
sonders wichtig, wenn man die Zeitlageinformation aus einem
NRZ-Datensignal gewinnen will, das eine lange Serie von
Einern oder Nullen enthalten kann und deshalb keine hinreichen
de Zahl von Datenwechseln enthält, um genau dem Datensignal
während dieser übergangslosen Perioden zu folgen.
Vorzugsweise umfassen die Komponenten zum Aufrechter
halten der Phasenverriegelung ein Paar von Dioden und einen
Widerstand, die sämtlich parallel liegen zum Ausgang der
Summierkomponenten, wobei die Dioden einanderentgegengesetzt
gepolt sind, und der Widerstand einen Wert aufweist, der we
sentlich größer ist als der Widerstand eines Schleifenfilters
vom R-C-Typ. Auf diese Weise wird der mittlere Signalwert
des R-C-Filters aufrechterhalten, wenn keine Ausgangssignale
von den Exklusiv-ODER-Gattern erzeugt werden (also wenn keine
Datenwechsel in dem empfangenen Datensignal vorliegen), so
daß das erste Taktsignal erzeugt wird mit einer Rate, die
synchron ist mit dem mittleren Wert der Bitrate des zuletzt
empfangenen Datensignals, das noch eine verwertbare Zeit
lageinformation enthielt.
Aus den oben beschriebenen Maßnahmen resultieren mehrere
Vorteile. Zunächst eliminiert diese Anordnung die Verwendung
eines monostabilen Multivibrators mit zugeordneten Zeitglied
kondensatoren, deren Wert geändert werden müßte immer dann,
wenn die empfangene Datenbitrate sich erheblich ändert. Dies
ist besonders vorteilhaft bei der Datenaufzeichnung in den
Fällen, wo die Datenbitraten und die Aufzeichnungsgeschwin
digkeiten sich innerhalb eines Bereiches von 1000 zu 1
ändern können.
Die oben beschriebene Anordnung erfaßt vorteilhafter
weise Phasenfehler über einen Bereich von + 180° unter Ver
wendung einer minimalen Anzahl von Schaltkreiskomponenten.
Mit dieser Anordnung ändert sich die Phasenbeziehung der
Ausgangssignale der Exklusiv-ODER-Gatter um 180°, wenn der
Phasenfehler den Nullgradpunkt durchläuft. Der Ausgang des
spannungsgesteuerten Oszillators wird demgemäß so ausgelegt,
daß die Taktsignale in Phase sind mit den empfangenen Daten
signalen. Damit wird eine opitmale Abtastung der empfangenen
Datensignale in der Mitte der empfangenen Dateneingangs
bitzellen sichergestellt.
Ein weiterer Vorteil liegt darin, daß der spannungs
gesteuerte Oszillator mit der Bitrate der empfangenen Daten
signale (für NRZ-Signale) arbeitet, womit die Notwendigkeit
entfällt für hochfrequente Taktgeber, die mit Vielfachen
der Bitrate arbeiten, wie sie in den bisher üblichen Bit
synchronisierern verwendet wurden.
Beispielsweise hatten viele Anordnungen der bisher
üblichen Art Taktgeber, die mit dem Vier- bis Achtfachen der
Bitrate betrieben wurden. Danach würde ein bisher üblicher
Bitsynchronisierer für den Empfang eines Datensignals bei
4 MHz einen Taktgeber benötigen, der zwischen 16 und 32
MHz läuft. Derartige hochfrequente Oszillatoren sind ziem
lich kompliziert und erfordern die Beachtung von mehr kri
tischen Schaltkreistoleranzen als es bei der Anordnung gemäß
vorliegender Erfindung der Fall ist, bei der der Oszillator
nur mit der Bitrate selbst zu laufen braucht.
Ein weiterer Vorteil der Anordnung gemäß der Erfin
dung liegt darin, daß sie mit anderen Typen von Datenkodier
schemata arbeiten kann, etwa dem Biphasen-Kode (Manchester),
Verzögerungsmodulationskode (Miller) oder Verzögerungs
quadratmodulationskode (Miller-squared), bei denen mindestens
ein Datenwechsel pro Bitzelle vorliegt. In solchen Fällen
würde nämlich der Oszillator mit einem Vielfachen der Bit
rate (üblicherweise dem Zweifachen) des Eingangssignals
arbeiten wegen der größeren Anzahl von Bitwechseln pro
Zelle (üblicherweise 2) im Vergleich mit dem NRZ-Kode.
Dies repräsentiert die minimal mögliche Oszillatorfrequenz
für derartige Typen von Kodierschemata.
Die Anordnung von parallelen, einander entgegenge
setzt gepolten Dioden mit einem hochohmigen Widerstand
zwischen den Ausgängen der Exklusiv-ODER-Gatter und dem
Schleifenfilter vom R-C-Typ verhindert in vorteilhafter
Weise, daß das von dem Kondensator des Schleifenfilters
gespeicherte Signal sich während Perioden entlädt, in denen
kein Ausgangssignal von den ODER-Gattern vorliegt. Auf die
se Weise hält das R-C-Filter den mittleren Signalwert des
zuletzt empfangenen Datensignals und hat demgemäß die
Tendenz, die phasenverriegelte Schleife auf die abgestimm
te Bitrate während solcher übergangsloser Perioden vorzu
spannen.
An Hand der beigefügten Zeichnungen soll nachfolgend
ein bevorzugtes Ausführungsbeispiel des Gegenstandes der
Erfindung im einzelnen erläutert werden.
Fig. 1 ist ein schematisches Schaltbild der Anordnung
gemäß der Erfindung und
Fig. 2 ist ein Diagramm zur Erläuterung der Phasen
beziehungen zwischen verschiedenen Wellen
formen, die in der Schaltung gemäß Fig. 1
auftauchen.
An der Eingangsklemme 1 der Schaltung gemäß Fig. 1
liegt ein digitales Datensignal aus einer hier nicht dar
gestellten Quelle an, beispielsweise ein Signal vom NRZ-
Kode-Typ. Der Kondensator 3 und der Widerstand 5 wirken
als Vorfilter für das Eingangssignal, das dann an den
Rechteckschaltkreis 7 angelegt wird. Der Rechteckschalt
kreis 7 dient dazu, das einlaufende Datensignal zu erfassen,
dessen Datenwechselflanken während der Übertragung ver
schliffen sein können, und erzeugt ein Ausgangssignal A
(Fig. 2), das repräsentativ ist für das Eingangssignal,
jedoch wesentliche schärfere oder "rechteckigere" Daten
wechselflanken aufweist. Rechteckschaltkreise dieses Typs
sind bekannt und umfassen in ihrer einfachsten Ausführungs
form einen Komparator wie in Fig. 1 angedeutet.
Das aufbereitete Datensignal A aus dem Rechteckkreis
7 wird an die Eingänge von Registern 9 und 11 angelegt sowie
an einen Eingang eines Phasenfehlererfassungskreises 13,
bei dem es sich vorzugsweise um ein Exklusiv-ODER-Gatter
handelt. Die Register 9 und 11 sind beispielsweise die
Flipflops, die beispielsweise einen D-Eingang, einen Takt
eingang, einen Q- (Setz- oder Normal-) Ausgang sowie einen
-(Rücksetz- oder Komplement-Q-)Ausgang besitzen. Ein D-
Flipflop wirkt als ein Speicherelement. Wenn ein Taktim
puls an seinen Takteingang angelegt wird, wird der Logik
zustand des D-Eingangs auf den Q-Ausgang übertragen, und
sein Komplement wird auf den -Ausgang übertragen (im all
gemeinen mit der Anstiegsflanke der Taktwellenform).
Man erkennt ferner in Fig. 1, daß eine phasenver
riegelte Schleife (PLL) vorgesehen ist mit einem spannungs
gesteuerten Oszillator (VCO) 15, einem Schleifenfilter aus
Kondensator 17 und Serienwiderstand 19 sowie einem Schleifen
verstärker 21. Der Ausgang des Verstärkers 21 ist eine
Steuer- oder Fehlerspannung, die bei Anlegen an einen Ein
gang des VCO 15 dahin wirkt, daß die Ausgangsfrequenz des
VCO proportional zur angelegten Steuerspannung verändert
wird.
Der Ausgang von VCO 15 ist eine Rechteckwelle mit ei
ner Frequenz, die abgestimmt ist auf etwa die Bitrate des
Eingangsdatensignals. Die VCO-Taktsignale CLK werden an
den Takteingang des Registers 9 angelegt und an einen In
verter 22, der ein zweites Taktsignal erzeugt, welches
180° phasenverschoben ist gegenüber dem ersten Taktsignal.
liegt am Takteingang des Registers 11.
Der Q-Ausgang des Registers 11, mit Q 1 bezeichnet,
wird an einen Eingang eines zweiten Phasenerfassungskreises
23 angelegt, bestehend aus einem Exklusiv-ODER-Gatter,
an dem außerdem ein Ausgangssignal vom -Ausgang des
Registers 9 liegt. Der Q-Ausgang des Registers 9, mit Q 2
bezeichnet, liegt am anderen Eingang des Exklusiv-ODER-
Gatters 13. Das Ausgangssignal Q 2 dupliziert gewisser
maßen das aufbereitete Eingangsdatensignal A, ist jedoch
diesem gegenüber um 180° verschoben. Das Ausgangssignal Q 2 .
liegt an der Ausgangsklemme 25 und stellt das NRZ-Ausgangs
signal dar, für das Phase und Frequenz des ersten Takt
signals, erzeugt von dem VCO, zu synchronisieren sind.
Der synchrone Taktausgang CLQ des VCO 15 liegt an der Aus
gangsklemme 27.
Bekanntlich erfolgt die optimale Abtastung eines
NRZ-Daten-Signals dann, wenn das Signal in der Mitte jeder
Bitzelle abgetastet wird. Diese Abtastung erfolgt jedoch
oft bei Vorliegen zahlreicher Störfaktoren, hervorgerufen
durch Zeit- oder Phasengitter, Rauschen usw. Da Phasendiffe
renzen von ± 180° zwischen einem Eingangsdatensignal und
einem gewonnenen Taktsignal infolge solcher Störungen auf
treten können, müssen Mittel vorgesehen werden zum Erfassen
solcher Phasendifferenzen und zum Nachstellen von Phase und
Frequenz eines Taktsignals derart, daß die Anstiegsflanke
des Taktsignalimpulses, (der verwendet wird, um die Bit
abtastung in einem Datenempfänger zu triggern) synchron ist
mit dem Mittelpunkt einer empfangenen Datenbitzelle.
Zu diesem Zweck erfaßt und justiert die Anordnung
nach Fig. 1 Phasendifferenzen zwischen dem Eingangsdaten
signal und dem Taktsignal bis zu einer Größe eines vollstän
digen Taktzyklus (d. h. + 180°),während zugleich der ver
riegelte Zustand für die Phasenverriegelungsschleife auf
rechterhalten wird.
Die Anordnung nach Fig. 1 arbeitet wie folgt: Die
aufbereiteten Eingangsdaten, die in Fig. 1 als Wellenformen
A dargestellt sind, werden an die D-Eingänge beider Register
9 und 11 angelegt. Der Ausgang von VCO 15, in Fig. 1 mit
CLK bezeichnet, liegt am Takteingang des Registers 9 und
am Inverter 22. Dieser invertiert die erste Taktwellenform
CLK zum Erzeugen des zweiten Taktes der 180° phasen
verschoben ist gegenüber dem ersten Takt. liegt am Takt
eingang des Registers 11.
Man erkennt aus Fig. 2, daß der getaktete Ausgang Q 1
des Registers 11 eine Wellenform ist mit im wesentlichen
identischer Form der aufbereiteten Eingangsdatenwellen
form A, jedoch verschoben um eine Größe Δ ø, die proportional
ist der Phasendifferenz zwischen der Anstiegsflanke von
und der Anstiegsflanke der Eingangsdatenwechsel A. Der Aus
gang Q 2 des Registers 9 hat identische Form mit Q 1, ist jedoch
180° demgegenüber phasenverschoben, da das Register 9 von
dem ersten Takt CLK angesteuert wird, der seinerseits um
180° phasenverschoben liegt gegenüber dem zweiten Takt CLK,
mit dem das Register 11 angesteuert wird. Der andere Ausgang
des Registers 9 ist das bloße logische Komplement von Q 2,
d. h. wenn Q 2 hoch liegt (logisch 1), liegt logisch nie
drig (logisch Q) und umgekehrt. Der Komplementärausgang
des Registers 11 wird nicht verwertet.
Das Eingangsdatensignal A und das Ausgangssignal Q 2
aus dem Register 9 liegen an den Eingängen von Exklusiv-
ODER-Gatter 13. Das resultierende Signal A+Q 2 ist ein Impuls,
dessen Breite sich direkt proportional zu der Phasendifferenz
Δ ø zwischen dem Eingangsdatensignal A und dem ersten Takt
signal CLK ändert. Das Ausgangssignal Q 1 vom Register 11 und
das Ausgangssignal vom Register 9 liegen an den Eingängen
von Exklusiv-ODER-Gatter 23. Wie in Fig. 2 erkennbar, ist
das Signal das bloße invertierte oder Spiegelbild von
Q 2 und hat demgemäß immer den komplementären Wert und
differiert in der Phase um 180° von dem Ausgangssignal Q 1.
Die Kombination dieser beiden Signale Q 1+ aus dem Exklusiv-
ODER-Gatter 23 ist ein Ausgangssignal mit einer festen Puls
breite oder Dauer von genau der Hälfte der Taktperiode
(d. h. einer Breite von einer halben Bitzelle).
Die Ausgänge der Gatter 13 und 23 werden summiert
über Widerstände 29 und 31. Diese summierten Ausgangssignale
werden dem Phasenschleifenverstärker 21 über eine Parallel
schaltung von entgegengesetzt gepolten Dioden 33 und 35
sowie einem Widerstand 37 zugeführt. Widerstände 39 bzw.
41 verbinden den Ausgang des Schleifenverstärkers 21 bzw.
Masse mit einem zweiten Eingang des Schleifenverstärkers,
womit die erforderliche Rückkopplungs- und Steuerspannung
für den Verstärker erzeugt wird.
Der Widerstand 37 hat einen Wert, der erheblich
größer ist als der des Widerstandes, der von dem Schleifen
filterwiderstand 19 dargestellt wird. Die Dioden 33 und 35
stellen sicher, daß der Schleifenfilterkondensator 17 dauernd
geladen wird, solange die Gatter 13 oder 23 Signale ausgeben.
Wenn weder das Gatter 13 noch das Gatter 23 ein Signal er
zeugt, etwa bei einem Bandfehler oder wenn eine lange Periode
ohne Pegelwechsel vorliegt (wie dies bei NRZ-Kodierung vor
kommen kann), nimmt die Verbindungsstelle zwischen den Wi
derständen 29 und 31 einen Mittelwert von dem halben Logik
pegel an. Die Spannung an dem Eingang des Schleifenverstärkers
21 liegt ebenfalls auf dem halben Logikpegel, so daß weder
Diode 33 noch Diode 35 leitend sind. Demgemäß hat der Kon
densator 17 des Schleifenfilters keine Entladestrecke außer
über dem Widerstand 37. Da der Wert des Widerstandes 37 je
doch erheblich größer ist (zehnmal oder mehr) als der des
Schleifenfilterwiderstandes 19, wird die Spannung am Eingang
des Verstärkers 21 auf ihrem vorherigen Wert gehalten bis
zu einem Zeitpunkt, zu dem von Gattern 13 oder 23 ein Signal
ausgegeben wird. Beim Fehlen eines Eingangssignals oder beim
Fehlen von Datenwechseln erzeugt demgemäß VCO 15 ein Takt
signal, basierend auf dem mittleren Wert des zuletzt empfan
genen Datensignals, da die Mittenfrequenz des Schleifenfilters
(gesteuert durch die Größe der Ladung auf Kondensator 17)
auf im wesentlichen der Frequenz der Bitrate des zuletzt
empfangenen Signals mit Datenwechseln gehalten wird.
Das summierte und verstärkte Steuersignal Σ ist in
Fig. 2 dargestellt. Das Steuersignal Σ ist ein Impuls,
dessen Vorzeichen und Dauer Maß bilden für den Fehler in
Phase und Frequenz zwischen dem Taktsignal CLK, erzeugt von
VCO 15, und dem Eingangsdatensignal. Dieses Fehlersignal
wird an einen Eingang von VCO 15 angelegt, um Phase und Fre
quenz des VCO-Ausgangssignals CLK so zu verändern, daß Synchronis
mus vorliegt mit dem Eingangsdatensignal.
Man erkennt in Fig. 2, daß bei Nichtvorliegen einer
Phasendifferenz zwischen der Anstiegsflanke von CRK und
der Anstiegsflanke der Datenwechsel bei A (d. h. Δ ø = 0°)
die Ausgänge der Exklusiv-ODER-Gatter 13 und 23 (A 0 Q 2 bzw.
01+) komplementär zueinander sind und demgemäß ihre Summe
Σ (das Fehlersignal) Null beträgt. Mit anderen Worten wird
kein Fehlersignal, da Phase und Frequenz des VCO-Ausgangssignals
CLK synchron sind mit Phase und Frequenz der Eingangsdatenwechsel
und die Taktwechsel, genau im optimalen Punkt innerhalb jeder
Eingangsdatenbitzelle vorliegen, d. h. in der Mitte jeder Bit
zelle.
Wenn jedoch eine Phasendifferenz zwischen dem Eingangs
datensignal und dem VCO-Taktsignal auftritt (wenn also Δ ø
nicht gleich 0° beträgt), ist das Steuersignal Σ, erzeugt
von den Exklusiv-ODER-Gattern 13 und 23 eine Serie von Impulsen,
deren über die Zeit integrierter, vorzeichenbehafteter Wert
die Tendenz hat, die Schwingungsfrequenz und Phasenlage des
von VCO 15 erzeugten Taktes CLK mit dem Eingangsdatensignal
in Synchronismus zu bringen.
Abweichend von Phasenerfassungsschemata früherer Art
vom Vorgatter-Nachgatter-Typ hält die Schaltungsanordnung
gemäß der vorliegenden Erfindung die Phasenverriegelung zwi
schen dem Eingangsdatensignal und dem Taktsignal selbst für
Phasendifferenzen von bis zu einem vollständigen Taktzyklus
aufrecht, d. h. ± 180°. Dies beruht auf der Tatsache, daß die
Phasenbeziehung der Impulse aus den Exklusiv-ODER-Gattern
13 und 23 um 180° umschalten, wenn der Phasenfehler Σ durch
den Nullpunkt geht.
Demgemäß erzeugt die beschriebene Schaltungsanordnung
ein Taktsignal synchron mit einem Eingangsdatensignal mit
der Fähigkeit, Phasendifferenzen zwischen beiden zu ± 180°
zu erfassen und zu korrigieren. Zusätzlich wird das VCO-
Taktsignal mit der Bitrate (für NRZ-Signale) erzeugt anstatt
mit einem Vielfacher derselben. Dies verringert erheblich
die Kompliziertheit der VCO-Schaltung und eliminiert darüber
hinaus die Notwendigkeit für getrennte Zeitgliedkondensatoren
und zugeordnete Schalter, wie sie bei bisher üblichen Bit
synchronisieren verwendet werden mußten, bei denen ein mono
stabiler Multivibrator zum Erzeugen der Zeitlageimpulse über
einen breiten Bereich von Bitraten vorgesehen war. Darüber
hinaus bewirkt das Vorsehen von Dioden 33, 35 und Wider
stand 37 zwischen den Ausgängen der Exklusiv-ODER-Gatter
13 und 23 einerseits und dem Eingang des Schleifenverstärkers
21 andererseits, daß die Phasenverriegelungsschleife so vor
gespannt gehalten wird, daß sie die abgestimmte Bitrate
sucht beim Fehlen von Bitwechseln oder beim Fehlen eines
Eingangssignals.
Die Erfindung wurde vorstehend unter Bezugnahme auf
eine Ausführungsform beschrieben, die für NRZ-kodierte
Signale verwendet wurde. Es versteht sich, daß die Erfin
dung anpaßbar ist ohne weitere Modifikationen an die Ver
wendung von Biphasen (Manchester), Verzögerungsmodulation
(Miller) oder Verzögerungsquadrier-Modulation (Miller-square)
-Kode von Signalen. Diese Kodierschemata sind charakterisiert
dadurch, daß sie mindestens zwei Pegelwechsel pro Bitzelle
aufweisen. In einem solchen Falle würde der VCO-Ausgang
CLK tatsächlich mit der doppelten Bitrate laufen, da doppelt
so viele Datenwechsel pro Bitzelle bei solchen Kodierschemata
vorliegen wie bei der NRZ-Kodierung.
Die Erfindung wurde vorstehend im einzelnen erläutert,
so daß sich mögliche Abwandlungen für den Fachmann ergeben.
Beispielsweise wurden diskrete Register und exklusive ODER-
Gatter beschrieben, doch können diese Funktionen in einer
einzigen Komponente kombiniert werden, welche die gewünsch
ten Ausgangssignale variabler bzw. vorgegebener Dauer er
zeugt. Die beiden Phasen des Taktsignals können in beliebiger
konventioneller Weise erzeugt werden. Zusätzlich kann der
Schleifenverstärker 21 ein invertierender Verstärker sein,
wobei die Verbindungen zwischen den Registern 9 und 11
und den Gattern 13 und 23 etwas zu modifizieren sind derart,
daß der Ausgang Q 2 an Gatter 13 und der komplementäre Aus
gang an Register 11 angelegt wird, wobei Q an Gatter 23
liegt. Dies invertiert nämlich die Polaritäten für die
Gatter 13 und 23, so daß sich Ausgangspolaritäten entgegen
gesetzt jenen nach Fig. 1 ergeben. Diese invertierten Polari
täten werden aufsummiert zum Erzeugen eines invertierten
Fehlersignals, das dann durch den Schleifenverstärker vom
invertierenden Typ verstärkt wird zum Erzeugen eines Steuer
signals für VCO 15 richtiger Größe und richtigen Vorzeichens
Claims (10)
1. Anordnung zum Erzeugen eines Taktsignals synchron
mit der Bitrate eines empfangenen Datensignals, mit einem
spannungsgesteuerten Oszillator, der ein erstes Takt
signal erzeugt, dessen Frequenz sich in Funktion einer
angelegten Steuerspannung ändert, gekennzeichnet
durch
einen Schaltkreis (21) zum Erzeugen eines zweiten, gegenüber dem ersten um 180° phasenverschobenen Taktsignals (),
mit dem ersten bzw. zweiten Taktsignal angesteuerte Schaltkreise (9,11) zum Erzeugen von die Datensignale (A) repräsentierenden ersten bzw. zweiten Zwischensignalen, von denen das zweite um eine zu der Phasendifferenz zwi schen dem zweiten Taktsignal und dem Datensignal propor tionale Größe zeitverschoben ist,
während das erste um eine halbe Bitperiode gegen über dem zweiten zeitverschoben ist,
einen mit dem Datensignal (A) und dem ersten Zwi schensignal (Q 2) angesteuerten ersten Ausgangs-Schaltkreis (13) zum Erzeugen eines ersten Ausgangssignals (A+Q 2) mit variabler Dauer proportional der Phasendifferenz zwischen dem Datensignal (A) und dem ersten Taktsignal (CLK,)
einem mit dem zweiten Zwischensignal (Q 1) und dem Komplement () des ersten Zwischensignals angesteuerten zweiten Ausgangs-Schaltkreis (23) zum Erzeugen eines zweiten Ausgangssignals (Q 1+) mit einer festliegenden Dauer einer halben Bitperiode, und
einen Summier-Schaltkreis (29, 31) zum Bilden der Summe der Ausgangssignale als Steuerspannung für den spannungsgesteuerten Oszillator (VCO 15), wodurch Frequenz und Phasenlage des ersten Taktsignals (CLK) mit denen des Datensignals (A) synchronisiert sind.
einen Schaltkreis (21) zum Erzeugen eines zweiten, gegenüber dem ersten um 180° phasenverschobenen Taktsignals (),
mit dem ersten bzw. zweiten Taktsignal angesteuerte Schaltkreise (9,11) zum Erzeugen von die Datensignale (A) repräsentierenden ersten bzw. zweiten Zwischensignalen, von denen das zweite um eine zu der Phasendifferenz zwi schen dem zweiten Taktsignal und dem Datensignal propor tionale Größe zeitverschoben ist,
während das erste um eine halbe Bitperiode gegen über dem zweiten zeitverschoben ist,
einen mit dem Datensignal (A) und dem ersten Zwi schensignal (Q 2) angesteuerten ersten Ausgangs-Schaltkreis (13) zum Erzeugen eines ersten Ausgangssignals (A+Q 2) mit variabler Dauer proportional der Phasendifferenz zwischen dem Datensignal (A) und dem ersten Taktsignal (CLK,)
einem mit dem zweiten Zwischensignal (Q 1) und dem Komplement () des ersten Zwischensignals angesteuerten zweiten Ausgangs-Schaltkreis (23) zum Erzeugen eines zweiten Ausgangssignals (Q 1+) mit einer festliegenden Dauer einer halben Bitperiode, und
einen Summier-Schaltkreis (29, 31) zum Bilden der Summe der Ausgangssignale als Steuerspannung für den spannungsgesteuerten Oszillator (VCO 15), wodurch Frequenz und Phasenlage des ersten Taktsignals (CLK) mit denen des Datensignals (A) synchronisiert sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet,
daß der das zweite Taktsignal erzeugende Schaltkreis einen
mit dem ersten Taktsignal angesteuerten Inverter (21)
umfaßt.
3. Anordnung nach Anspruch 1 oder 2, gekennzeichnet
durch ein zwischen den Summierschaltkreises (29, 31
und den Oszillator (15) geschaltetes Filter (33, 35, 37,
19, 17) mit Komponenten zum Aufrechterhalten der Phasen
verriegelung zwischen dem ersten Taktsignal (CLK) und dem
Datensignal (A) beim Fehlen von Pegelwechseln in dem letzteren.
4. Anordnung nach Anspruch 1, 2 oder 3, gekennzeichnet
durch einen Formerschaltkreis (7) zum Erhöhen der Flanken
steilheit empfangener Datensignale (NRZ) vor deren
Anlegen an die Zwischensignalerzeugerschaltkreise (9, 11).
5. Anordnung nach einem oder mehreren der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß die Zwischensignal
erzeugerschaltkreise (9, 11) ein Paar von getakteten
Registern umfassen, von denen jedes einen Eingang (D)
für die Datensignale (A) aufweist und von denen ein erstes
vom ersten Taktsignal (CLK) und das zweite vom zweiten
Taktsignal () angesteuert ist.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet,
daß die Register ein erstes und ein zweites D-Flipflop
(9, 11) umfassen, an deren D-Eingang das Datensignal
liegt und von denen das erste (9) an seinem Takteingang
mit dem ersten Taktsignal beaufschlagt ist, während sein
Q-Ausgang an einem Eingang des ersten Ausgangsschaltkreises
(13) liegt und sein -Ausgang an einem Eingang des zweiten
Ausgangsschaltkreises (23) liegt, und von denen das zweite
(11) an seinem Takteingang mit dem zweiten Taktsignal ()
beaufschlagt ist und mit seinem Q-Ausgang an einem Eingang
des zweiten Ausgangsschaltkreises liegt.
7. Anordnung nach einem oder mehreren der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß die Ausgangsschalt
kreise jeweils ein Exklusiv-ODER-Gatter (13, 23) umfassen.
8. Anordnung nach einem oder mehreren der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß bei einem NRZ-Signal
als Daten-Eingangssignal das erste Taktsignal (CLK) mit
der Bitrate des Datensignals erzeugt wird.
9. Anordnung nach einem oder mehreren der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß bei einem Biphasen-
Verzögerungs- oder Verzögerungsquadriermodulationssignal
als Dateneingangssignal das erste Taktsignal mit dem Doppel
ten der Bitrate des Datensignals erzeugt wird.
10. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß
das Filter ein R-C-Filter (17, 19) umfaßt und daß die ge
nannten Komponenten ein Paar von Dioden (33, 35) und einen
Widerstand (37), sämtlich parallelgeschaltet an den Ausgang
des Summierschaltkreises (29, 31) gelegt, umfassen, wobei die
Dioden (33, 35) zueinander umgekehrt gepolt sind und der
Widerstand (37) einen erheblich höheren Wert aufweist als
der Widerstand (19) des R-C-Filters, so daß die Mittenfrequenz
des Schleifenfilters bei der Bitrate des vorher empfangenen
Datensignals gehalten wird, solange Ausgangssignale von den
als Phasendetektor dienenden Ausgangsschaltkreisen (13, 23)
ausbleiben, so daß das erste Taktsignal (CLK) mit einer
Rate erzeugt wird, die synchronisiert ist bezüglich dem
Mittelwert der Bitrate des vorher empfangenen Datensignals.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/224,421 US4400667A (en) | 1981-01-12 | 1981-01-12 | Phase tolerant bit synchronizer for digital signals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3200491A1 DE3200491A1 (de) | 1982-09-02 |
DE3200491C2 true DE3200491C2 (de) | 1989-11-30 |
Family
ID=22840603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823200491 Granted DE3200491A1 (de) | 1981-01-12 | 1982-01-09 | Phasentoleranter bitsynchronisierer fuer digitale signale |
Country Status (5)
Country | Link |
---|---|
US (1) | US4400667A (de) |
CA (1) | CA1175930A (de) |
DE (1) | DE3200491A1 (de) |
FR (1) | FR2498032B1 (de) |
GB (1) | GB2091961B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10132232C1 (de) * | 2001-06-29 | 2002-11-21 | Infineon Technologies Ag | Phasendetektorschaltung für einen Phasenregelkreis |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58130631A (ja) * | 1982-01-28 | 1983-08-04 | Fujitsu Ltd | フエイズロツクドル−プ |
JPS58182938A (ja) * | 1982-04-21 | 1983-10-26 | Toshiba Corp | Pll形タイミング抽出回路 |
GB2128824A (en) * | 1982-10-06 | 1984-05-02 | Standard Telephones Cables Ltd | Clock pulse generation circuit |
JPS5977633A (ja) * | 1982-10-26 | 1984-05-04 | Nippon Gakki Seizo Kk | デイスク再生装置におけるクロツク再生回路 |
US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
NL8401629A (nl) * | 1984-05-22 | 1985-12-16 | Philips Nv | Elektrische schakeling met een faseregelkring. |
DE3431419C1 (de) * | 1984-08-27 | 1986-02-13 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen |
US4682343A (en) * | 1984-09-11 | 1987-07-21 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Processing circuit with asymmetry corrector and convolutional encoder for digital data |
US4595886A (en) * | 1984-10-19 | 1986-06-17 | Rockwell International Corporation | AC loop gain and DC prepositioning adjustment for phase locked loop |
JPS61191121A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 発振装置 |
US4635280A (en) * | 1985-05-28 | 1987-01-06 | Harris Corporation | Bit synchronizer for decoding data |
US4663769A (en) * | 1985-10-02 | 1987-05-05 | Motorola, Inc. | Clock acquisition indicator circuit for NRZ data |
US4808884A (en) * | 1985-12-02 | 1989-02-28 | Western Digital Corporation | High order digital phase-locked loop system |
DE3543826A1 (de) * | 1985-12-12 | 1987-06-19 | Telefonbau & Normalzeit Gmbh | Schaltungsanordnung fuer eine bei digitalen uebertragungsverfahren in fernmelde-, insbesondere fernsprechvermittlungsanlagen eingesetzte phasenregelschleife |
FR2595023B1 (fr) * | 1986-02-27 | 1993-10-08 | Etat Francais Cnet | Procede et dispositif de recuperation d'horloge asynchrone pour systeme de transmission numerique |
US4845685A (en) * | 1987-07-17 | 1989-07-04 | Unisys Corporation | Digital phase-locked loop |
US4955040A (en) * | 1987-10-27 | 1990-09-04 | Siemens Aktiengesellschaft | Method and apparatus for generating a correction signal in a digital clock recovery device |
US4884020A (en) * | 1988-07-22 | 1989-11-28 | Orion Instruments, Inc. | Phase detection system |
US4926447A (en) * | 1988-11-18 | 1990-05-15 | Hewlett-Packard Company | Phase locked loop for clock extraction in gigabit rate data communication links |
US5053649A (en) * | 1988-12-21 | 1991-10-01 | Ultra Network Technologies | Method and apparatus for high speed phase detection |
KR920003598B1 (ko) * | 1988-12-22 | 1992-05-04 | 재단법인 한국전자통신 연구소 | Nrz비트 동기방식의 주파수 및 위상검출회로 |
US4975929A (en) * | 1989-09-11 | 1990-12-04 | Raynet Corp. | Clock recovery apparatus |
US4959846A (en) * | 1989-09-11 | 1990-09-25 | Raynet Corporation | Clock recovery apparatus including a clock frequency adjuster |
KR930007716B1 (ko) * | 1990-07-20 | 1993-08-18 | 재단법인 한국전자통신연구소 | 비트 동기를 위한 디지틀 위상 검출기 |
US5644605A (en) * | 1990-11-13 | 1997-07-01 | Dallas Semiconductor Corp. | Jitter attenuator |
US5159279A (en) * | 1990-11-27 | 1992-10-27 | Dsc Communications Corporation | Apparatus and method for detecting out-of-lock condition in a phase lock loop |
GB2251142B (en) * | 1990-12-22 | 1994-11-02 | Stc Plc | Signal detection apparatus |
US5164966A (en) * | 1991-03-07 | 1992-11-17 | The Grass Valley Group, Inc. | Nrz clock and data recovery system employing phase lock loop |
EP0523885A1 (de) * | 1991-07-15 | 1993-01-20 | National Semiconductor Corporation | Phasendetektor für Hochfrequenz-Takt und Datenrückgewinnungsschaltungen |
KR930007652B1 (ko) * | 1991-07-19 | 1993-08-14 | 한국전기 통신공사 | Cmi데이터 비트동기를 위한 위상검출기와 연동되어 동작하는 cmi/nrz복호기 |
DE4232408C2 (de) * | 1992-09-26 | 1995-04-20 | Ant Nachrichtentech | Regler für einen spannungsgesteuerten Oszillator |
US5432480A (en) * | 1993-04-08 | 1995-07-11 | Northern Telecom Limited | Phase alignment methods and apparatus |
US5506874A (en) * | 1993-11-01 | 1996-04-09 | Texas Instruments Incorporated | Phase detector and method |
GB2283625A (en) * | 1993-11-02 | 1995-05-10 | Plessey Semiconductors Ltd | Clock synchronisation |
KR960002463B1 (ko) * | 1993-12-11 | 1996-02-17 | 한국전기통신공사 | 고속데이타 전송에서의 디지틀 데이타 리타이밍 장치 |
US5436598A (en) * | 1994-01-21 | 1995-07-25 | Calcomp Inc. | Phase lock loop circuit for signals periodically inverting in phase |
KR970003097B1 (ko) * | 1994-12-02 | 1997-03-14 | 양승택 | 다단 제어구조를 갖는 고속 비트동기 장치 |
FR2728118A1 (fr) * | 1994-12-08 | 1996-06-14 | Matra Mhs | Comparateur de phase entre un signal numerique et un signal d'horloge, et boucle a verrouillage de phase correspondante |
DE59603381D1 (de) * | 1995-01-11 | 1999-11-25 | Siemens Ag | Frequenzdetector unter Verwendung von mehreren Phasendetektoren |
US5799048A (en) * | 1996-04-17 | 1998-08-25 | Sun Microsystems, Inc. | Phase detector for clock synchronization and recovery |
JP3784485B2 (ja) * | 1997-02-12 | 2006-06-14 | 富士通株式会社 | 出力パルス幅制御システム |
SE9701805L (sv) * | 1997-05-15 | 1998-11-16 | Ericsson Telefon Ab L M | Fasadetektoranordning |
GB2335322B (en) * | 1998-03-13 | 2002-04-24 | Ericsson Telefon Ab L M | Phase detector |
US6064273A (en) * | 1998-06-04 | 2000-05-16 | Adc Telecommunications | Phase-locked loop having filter with wide and narrow bandwidth modes |
EP1491904B1 (de) * | 2003-06-24 | 2007-08-15 | Chauvin Arnoux | Verfahren und Vorrichtung zur Erkennung der Drehrichtung zweier Phasen in einem Dreiphasenspannungssystem |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805180A (en) * | 1972-12-27 | 1974-04-16 | A Widmer | Binary-coded signal timing recovery circuit |
US3944940A (en) * | 1974-09-06 | 1976-03-16 | Pertec Corporation | Versatile phase-locked loop for read data recovery |
CA1063719A (en) * | 1975-04-28 | 1979-10-02 | Control Data Corporation | Phase locked loop decoder |
US3992581A (en) * | 1975-09-02 | 1976-11-16 | Sperry Rand Corporation | Phase locked loop NRZ data repeater |
US4129748A (en) * | 1975-09-10 | 1978-12-12 | Idr, Inc. | Phase locked loop for providing continuous clock phase correction |
US4017803A (en) * | 1976-01-29 | 1977-04-12 | Sperry Rand Corporation | Data recovery system resistant to frequency deviations |
US4055814A (en) * | 1976-06-14 | 1977-10-25 | Pertec Computer Corporation | Phase locked loop for synchronizing VCO with digital data pulses |
GB1594448A (en) * | 1977-05-13 | 1981-07-30 | Univ Sydney | Denture retention |
JPS5853809B2 (ja) * | 1977-12-20 | 1983-12-01 | 日本電気株式会社 | クロツクパルス再生回路 |
JPS54124612A (en) * | 1978-03-22 | 1979-09-27 | Nippon Telegr & Teleph Corp <Ntt> | Receiving data detector circuit in data transmission |
SE413826B (sv) * | 1978-09-21 | 1980-06-23 | Ellemtel Utvecklings Ab | Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet |
DE3171263D1 (en) * | 1980-12-12 | 1985-08-08 | Philips Electronic Associated | Phase sensitive detector |
-
1981
- 1981-01-12 US US06/224,421 patent/US4400667A/en not_active Expired - Fee Related
-
1982
- 1982-01-09 DE DE19823200491 patent/DE3200491A1/de active Granted
- 1982-01-11 CA CA000393884A patent/CA1175930A/en not_active Expired
- 1982-01-12 GB GB8200791A patent/GB2091961B/en not_active Expired
- 1982-01-12 FR FR8200356A patent/FR2498032B1/fr not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10132232C1 (de) * | 2001-06-29 | 2002-11-21 | Infineon Technologies Ag | Phasendetektorschaltung für einen Phasenregelkreis |
US6950482B2 (en) | 2001-06-29 | 2005-09-27 | Infineon Technologies Ag | Phase detector circuit for a phase control loop |
Also Published As
Publication number | Publication date |
---|---|
FR2498032A1 (fr) | 1982-07-16 |
GB2091961A (en) | 1982-08-04 |
FR2498032B1 (fr) | 1988-04-22 |
DE3200491A1 (de) | 1982-09-02 |
US4400667A (en) | 1983-08-23 |
GB2091961B (en) | 1985-06-12 |
CA1175930A (en) | 1984-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3200491C2 (de) | ||
DE3785966T2 (de) | Digitale, phasenverriegelte Taktwiedergewinnungsschleife. | |
DE2618031C2 (de) | Auswerteschaltung für Binärdaten | |
DE69420216T2 (de) | Phasenregelschwingschaltung | |
DE69027152T2 (de) | Hoch-Resolutionsabtast-Taktgenerator mit Deglitcher-Anordnung | |
DE1953484C3 (de) | Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse | |
DE60015860T2 (de) | Taktrückgewinnungsschaltung und Verfahren zur Phasendetektion | |
DE2427225C3 (de) | Schaltungsanordnung zur Demodulation digitaler Information | |
DE69013382T2 (de) | Phasendetektoren. | |
DE2637381A1 (de) | Zeitsteuerungswiedergewinnungsschaltung | |
DE69123473T2 (de) | Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation | |
DE69119782T2 (de) | Präzisions phasenschiebersystem | |
DE69411511T2 (de) | Schaltung zur Taktrückgewinnung mit angepassten Oszillatoren | |
DE68912348T2 (de) | Verfahren zur phasenregelung eines taktgebers in bezug auf ein datensignal. | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE2514529C2 (de) | ||
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE3587002T2 (de) | Signalgeneratorschaltungen. | |
DE69505125T2 (de) | Sigma-delta fm demodulator | |
DE2445256B2 (de) | Empfaenger zum empfang mit hilfe von frequenzumtastmodulation uebertragener impulssignale | |
DE68919211T2 (de) | Empfänger für seriellen Daten. | |
DE3327114C2 (de) | Pulsgenerator zur Erzeugung von Abtastimpulsen | |
DE69221748T2 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE2141887A1 (de) | Phasensynchronisiersystem | |
DE3025959A1 (de) | Verfahren und schaltungsanordnung zur dekodierung modifiziert-frequenzmodulierter signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |