DE69123725T2 - Elektrischer Schaltkreis zum Generieren von Impulsreihen - Google Patents

Elektrischer Schaltkreis zum Generieren von Impulsreihen

Info

Publication number
DE69123725T2
DE69123725T2 DE69123725T DE69123725T DE69123725T2 DE 69123725 T2 DE69123725 T2 DE 69123725T2 DE 69123725 T DE69123725 T DE 69123725T DE 69123725 T DE69123725 T DE 69123725T DE 69123725 T2 DE69123725 T2 DE 69123725T2
Authority
DE
Germany
Prior art keywords
pulse
shift register
data
register memory
memory elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123725T
Other languages
English (en)
Other versions
DE69123725D1 (de
Inventor
Guenter Knauft
Bernd Dipl Ing Leppla
Dietmar Dipl Ing Schmunkamp
Ulrich Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69123725D1 publication Critical patent/DE69123725D1/de
Publication of DE69123725T2 publication Critical patent/DE69123725T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Die Erfindüng bezieht sich auf einen elektronischen Schaltkreis zur Erzeugung einer ersten und einer zweiten Impulsfolge mit einer ersten Impulsdauer aus einer dritten Impulsfolge mit einer zweiten Impulsdauer, wobei die zweite Impulsdauer die Hälfte der ersten Impulsdauer beträgt und die zweite Impulsdauer um den Wert der zweiten Impulsdauer bezüglich der ersten Impulsfolge verschoben ist. Insbesondere bezieht sich die Erfindung auf einen elektronischen Schaltkreis zur Erzeugung von Taktimpulsen zur Verwendung in einem Computersystem.
  • Ein derartiger elektronischer Schaltkreis ist beispielsweise aus viele Chips umfassenden Computersystemen bekannt, die einen Takterzeugungschip und verschiedene Logikschaltungschips enthalten. Die auf den Logikschaltungschips verwendeten Taktimpulse werden auf dem Takterzeugungschip erzeugt und an die Logikschaltungschips übertragen. Zur Erzeugung der Taktimpulse ist ein sogenannter Taktverteilungsschaltkreis auf dem Takterzeugungsschaltkreis vorgesehen. Diese Taktverteilungsschaltung erzeugt zwei Impulsfolgen aus einer dritten Impulsfolge, die von einem Oszillator abgeleitet wird. Die Taktverteilungsschaltung enthält eine Anzahl von Gattern und Speicherelementen, welche die Verarbeitungszeit eines Impulses für den Durchlauf durch die Taktverteilungsschaltung sowie den Versatz von zwei erzeugten Impulsfolgen beeinflußen.
  • Ein elektronischer Schaltkreis zur Erzeugung von zwei alternierenden Impulsfolgen ist in der DE 36 05 722 A1 offenbart.
  • Schieberegisterspeicherelemente sind allgemein aus P. H. Bardell et al, Built-In Test for VLSI: Pseudorandom Techniques, John Wiley & Sons, 1987, Seiten 26 bis 33 bekannt.
  • Eine Aufgabe der Erfindung besteht darin, einen elektronischen Schaltkreis bereitzustellen, der eine verbesserte Verarbeitungszeit und einen verbesserten Versatz der erzeugten Impulsfolgen aufweist.
  • Gemäß der Erfindung wird diese Aufgabe durch einen elektronischen Schaltkreis wie in Anspruch 1 beansprucht gelöst.
  • Da ein Zwischenspeichern in den zwei Schieberegisterspeicherelementen vermieden wird, und aufgrund der jeweiligen Rückkopplungspfade zwischen den zwei Schieberegisterspeicherelementen sind die erste und die zweite Impulsfolge hauptsächlich von der dritten Impulsefolge abhängig. Da die dritte Impulsefolge nur eine geringe Anzahl von Gattern durchlaufen muß, wird die Verarbeitungszeit und insbesondere der Versatz der zwei erzeugten Impulsfolgen verbessert.
  • Die in den jeweiligen Rückkopplungspfaden der zwei Schieberegisterspeicherelemente bereitgestellten Verzögerungsmittel verbessern die ordnungsgemäße Funktion des Schaltkreises.
  • In einer Ausführung der Erfindung werden Invertierungsmittel bereitgestellt, um die Inversion der dritten Impulsfolge zu erzeugen. Dies ist das einzige Gatter, das die dritte Impulsfolge in einem der zwei Pfade an die zwei Schieberegisterspeicherelemente durchlaufen muß.
  • Weitere Vorteile der Erfindung werden aus der folgenden Beschreibung einer Ausführung der Erfindung in Zusammenhang mit den beigefügten Zeichnungen offensichtlich werden.
  • Fig. 1 zeigt ein Blockdiagramm einer elektronischen Schaltung zur Erzeugung von Impulsfolgen gemäß der Erfindung.
  • Fig. 2 zeigt ein Zeitablaufdiagramm von drei elektronischen Signalen der Schaltung von Fig. 1.
  • Die in Fig. 1 gezeigte electronische Schaltung sieht zwei Schieberegisterspeicherelemente (10, 11) mit jeweils zwei Impulseingängen (101, 102; 111, 112), einem Dateneingang (104, 114) und zwei Datenausgängen (106, 107; 116, 117) vor.
  • Der erste Impulseingang (101, 111) jedes Schieberegisterspeicherelements (10, 11) ist mit dem Ausgang eines UND-Gatters (13, 16) verbunden. Einem der zwei Eingänge der UND-Gatter (13, 16) wird ein erstes Testsignal (TS1) zugeführt. Dem anderen Eingang des UND-Gatters (16) wird eine dritte Impulsfolge (OSC) zugeführt, während dem anderen Eingang des UND-Gatters (13) über ein INVERTER-Gatter (19) die Inversion der dritten Impulsfolge (OSC) zugeführt wird.
  • Dem zweiten Impulseingäng (102, 112) jedes Schieberegisterspeicherelements wird ein zweites Signal (TS2) zugeführt.
  • Der Dateneingang (104) des ersten Schieberegisterspeicherelements (10) ist über ein INVERTER-Gatter (24) und ein VERZÖGERUNGS-Gatter (23) mit dem Datenausgang (116) des zweiten Schieberegisterspeicherelements (11) verbunden. Der Dateneingang (114) des zweiten Schieberegisterspeicherelements (11) ist über ein VERZÖGERÜNGS-Gatter (21) mit dem Datenausgang (106) des ersten Schieberegisterspeicherelements (10) verbunden. Die Verzögerungszeit der VERZÖGERUNGS-Gatter (21, 23) ist geringer als die Hälfte der zweiten Impulsdauer (T2)
  • An den Datenausgängen (106; 107) des ersten Schieberegisterspeicherelements (10), ist eine erste Impulsfolge (PH1) abgreifbar, während an den Datenausgangen (116, 117) des zweiten Schieberegisterspeicherelements (11) eine zweite Impulsfolge (PH2) abgreifbar ist.
  • Die erste, zweite und dritte Impulfolge (PH1, PH2, OSC) werden in Fig. 2 gezeigt. Die erste und zweite Impulsfolge (PH1, PH2) weisen eine erste Impulsdauer (T1) auf, und die dritte Impulsfolge (OSC) weist eine zweite Impulsdauer (T2) auf. Wie aüs Fig. 2 zu sehen ist, beträgt die zweite Impulsdauer (T2) die Hälfte der ersten Impulsdauer (T1), und die zweite Impulsfolge (PH2) ist um den Wert der zweiten Impulsdauer (T2) bezüglich der ersten Impulsefolge (PH1) verschoben.
  • Das erste Testsignal (TS1) kann zu Testzwecken verwendet werden, z.B. zum Testen der Funktion der Schaltung, indem nur ein Impuls der dritten Impulsfolge (OSC) zugeführt wird. Dies kann durch UND-Verknüpfen eines geeignete Testsignals (TS1) mit der dritten Impulsfolge (OSC) erreicht werden. Im Betrieb weist das erste Testsignal (TS1) den Binärwert "1" auf.
  • Wenn das erste Testsignal (TS1) den Binärwert "1" aufweist, wird die Inversion der dritten Impulsefolge (OSC) dem Impulseingang (101) des ersten Schieberegisterspeicherelements (10) zugeführt und bestimmt folglich den Zeitpunkt der Datenübernahme in den Dateneingang (104) des ersten Schieberegisterspeicherelements (10). Unter der gleichen Voraussetzung wird die dritte Impulsfolge (OSC) dem Impulseingang (111) des zweiten Schieberegisterspeicherelements (11) zugeführt und bestimmt folglich den Zeitpunkt der Dalenübernahme in den Dateneingang (114) des zweiten Schieberegisterspeicherelements (11). Für beide Schieberegisterspeicherelemente (10, 11) wird der Zeitpunkt der Datenübernahme in ihre Dateneingänge (104, 114) durch den Übergang des jeweiligen Signals am Impulseingang (101, 111) von Binärwert "0" zum Binärwert "1" bestimmt. Da dem ersten Schieberegisterspeicherelement (10) die Inversion der dritten Impulsefolge (OSC) zugeführt wird, ist der Zeitpunkt der Datenübernahme in den Dateneingang (104) des ersten Schieberegisterspeicherelements (10) um den Wert der Hälfte der zweiten Impulsdauer (T2) bezüglich des Zeitpunkts der Datenübernahme in den Dateneingang (114) des zweiten Schieberegisterspeicherelements (11) verschoben.
  • Das zweite Signal (TS2) könnte zur Datenübernahme vom ersten Datenausgang (107, 117) zum zweiten Datenausgang (106, 116) der Schieberegisterspeicherelemente (10, 11) verwendet werden. Jedoch wird in der in Fig. 2 gezeigten vorliegenden elektronischen Schaltung das zweite Signal (TS2) nicht auf diese Weise verwendet, sondern es weist einen Binärwert derart auf, daß der erste Datenausgang (107, 117) und der zweite Datenausgang (106, 116) der Schieberegisterspeicherelemente (10, 11) intern stets verbunden sind. Mit anderen Worten, das zweite Signal (TS2) weist einen Binärwert derart auf, daß der erste Datenausgang (107, 117) und der zweite Datenausgang (106, 116) der Schieberegisterspeicherelemente (10, 11) stets denselben Binärwert führen. Im Betrieb weist das zweite Signal (TS2) den Binärwert "1" auf.
  • Falls beispielsweise die zweite Impulsfolge (PH2) gerade auf den Binärwert "1" gewechselt hat, weist die erste Impulsfolge (PH1) auch den Binärwert "1" auf. Der Binärwert "1" der zweiten Impulsfolge (PH2) wird durch das VERZÖGERUNGS-Gatter (23) verzögert. Dieser Zustand ist in Fig. 2 mit Bezugszahl 30 bezeichnet. Vor dem nächsten 1-0-Übergang der dritten Impulsfolge (OSC) wird der Binärwert "1" der zweiten Impulsfolge (PH2) durch das INVERTER-Gatter (24) zum Binärwert "0" invertiert und erreicht den Dateneingang (104) des ersten Schieberegisterspeicherelements (10). Bei diesem nächsten 0-1-Übergang der dritten Impulsfolge (OSC) wird der Binärwert "0" an den Datenausgang (106) des ersten Schieberegisterspeicherelements (10) übernommen, und folglich weist die erste Impulsfolge (PH1) nun den Binärwert "0" auf. Der Binärwert "0" der ersten Impulsefolge (PH1) wird durch das VERZÖGERUNGS-Gatter (21) verzögert. Dieser Zustand ist in Fig. 2 mit Bezugszahl 31 dargestellt. Vor dem nächsten 0-1-Übergang der dritten Impulsfolge (OSC) erreicht der Binärwert "0" der ersten Impulsefolge (PH1) den Dateneingang (114) des zweiten Schieberegisterspeicherelements (11). Bei diesen nächsten 0-1- Übergang der dritten Impulsfolge (OSC) wird der Binärwert "0" an den Datenausgang (116) des zweiten Schieberegisterspeicherelements (11) übernommen, und folglich weist die zweite Impulsefolge (PH2) nun den Binärwert "0" auf. Dieser Zustand ist in Fig. 2 mit Bezugszahl 32 dargestellt Der Binärwert "0" der zweiten Impulsfolge (PH2) wird verzögert und wieder invertiert, und die erste Impulsfolge (PH1) wechselt beim nächsten 1-0-Übergang der dritten Impulsfolge (OSC) wieder zum Binärwert "1"; usw.
  • Die Übergänge der ersten und zweiten Impulsfolgen (PH1, PH2) sind nur von den Übergängen der dritten Impulsfolge (OSC) abhängig. Die Anzahl von Gattern, welche die dritte Impulsefolge (OSC) durchlaufen muß, ist sehr niedrig. Ohne das erste Testsignal (TS1) und folglich ohne die UND-Gatter (13, 16) würde nur das INVERTER-Gatter (19) im Pfad der dritten Impulsfolge (OSC) verbleiben. Als eine Folge davon ist die Verarbeitungszeit sowie der Versatz in der in Fig. 2 gezeigten elektronischen Schaltung sehr gut.

Claims (4)

  1. -1. Elektronischer Schaltkreis zur Erzeugung einer ersten und einer zweiten Impulsfolge (pH1, PH2) mit einer ersten Impulsdauer (T1) aus einer dritten Impulsfolge (OSC) mit einer zweiten Impulsdauer (T2),
    wobei die zweite Impulsdauer (T2) die Hälfte der ersten Impulsdauer (T1) beträgt und zweite Impulsfolge (PH2) um den Wert der zweiten Impulsdauer (T2) bezüglich der ersten Impulsfolge. (PH1) verschoben ist,
    umfassend:
    ein erstes und ein zweites Schieberegisterspeicherelement (10, 11),
    wobei jedes der ersten und zweiten Schieberegisterspeicherelemente (10, 11) zwei Impulseingänge (101, 102, 111, 112), eine, Dateneingang (104, 114) und einen Datenausgang (106) aufweist,
    wobei einer der beiden Impulseingänge (101, 111) jedes der ersten und zweiten Schieberegisterspeicherelemente (10, 11) vorgesehen ist, den Zeitpunkt der Datenübernahme in den Dateneingang (104, 114) zu bestimmen, und
    der andere der beiden Impulseingänge (102, 112) jedes der ersten und zweiten Schieberegisterspeicherelemente (10, 11) vorgesehen ist, den Zeitpunkt der Datenübernahme vom Dateneingang (104, 114) an den Datenausgang (106, 116) zu bestimmen,
    die dritte Impulsfolge (OSC) und die Inversion der dritten Impulsfolge (OSC) dem einen der beiden Impulseingänge (101, 111) des ersten bzw. des zweiten Schieberegisterspeicherelements (10, 11) zugeführt werden und in den anderen der beiden Impulseingänge (102, 112) jedes der ersten und zweiten Schieberegisterspeicherelemente (10, 11) ein Signal (TS2) eingespeist wird, so daß die Daten an den Datenausgang (106, 116) sofort ohne Zwischenspeicherung übernommen werden,
    und der Datenausgang (106, 116) jedes der ersten und zweiten Schieberegisterspeicherelemente (10, 11) an den Dateneingäng (114, 104) des anderen der ersten und zweiten Schieberegisterspeicherelemente (11, 10) angeschlossen ist,
    und darüber hinaus umfassend:
    Invertierungsmittel (24), die innerhalb des Rückkopplungspfads vom Datenausgang (116) eines der ersten und zweiten Schieberegisterspeicherelemente (11) an den Dateneingang (104) des anderen der ersten und zweiten Schieberegisterspeicherelemente (10) vorgesehen sind,
    wobei die beiden Datenausgänge (106, 116) der Schieberegisterspeicherelemente (10, 11) die erste und die zweite Impulsfolge (PH1, PH2) führen,
    Verzögerungsmittel (21, 23), die innerhalb jedes der zwei Rückkopplungspfade von den Datenausgängen (106, 116) an die Dateneingänge (114, 104) der ersten und zweiten Schieberegisterspeicherelemente (10, 11) bereitgestellt werden.
  2. 2. Elektronischer Schaltkreis nach Anspruch 1,
    darüber hinäus umfassend:
    Invertierungsmittel (19), um die Inversion der dritten Impulsfolge (OSC) zu erzeugen.
  3. 3. Elektronischer Schaltkreis nach Anspruch 1 oder 2,
    darüber hinaus umfassend:
    UND-Gatter (13, 16), um ein Signal (TS1) zu Testzwecken zu liefern.
  4. 4. Elektronischer Schaltkreis nach einem der Ansprüche 1 bis 3 zur Verwendung in einem Computersystem.
DE69123725T 1991-04-30 1991-04-30 Elektrischer Schaltkreis zum Generieren von Impulsreihen Expired - Fee Related DE69123725T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP91106970A EP0511423B1 (de) 1991-04-30 1991-04-30 Elektrischer Schaltkreis zum Generieren von Impulsreihen

Publications (2)

Publication Number Publication Date
DE69123725D1 DE69123725D1 (de) 1997-01-30
DE69123725T2 true DE69123725T2 (de) 1997-06-12

Family

ID=8206680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123725T Expired - Fee Related DE69123725T2 (de) 1991-04-30 1991-04-30 Elektrischer Schaltkreis zum Generieren von Impulsreihen

Country Status (4)

Country Link
US (1) US5306959A (de)
EP (1) EP0511423B1 (de)
JP (1) JPH0629799A (de)
DE (1) DE69123725T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572536A (en) * 1994-05-26 1996-11-05 Texas Instruments Incorporated Digital circuitry with improved parallel signature analysis capability
JPH0875823A (ja) * 1994-09-02 1996-03-22 Toshiba Microelectron Corp 動作速度測定回路及びこれを組み込んだ半導体装置
US5627482A (en) * 1996-02-07 1997-05-06 Ceridian Corporation Electronic digital clock distribution system
WO1997042707A1 (de) * 1996-05-06 1997-11-13 Siemens Aktiengesellschaft Taktsignalgenerator
KR100247923B1 (ko) * 1997-01-29 2000-03-15 윤종용 스위치신호발생기및이를이용한고속동기형sram
US6067648A (en) * 1998-03-02 2000-05-23 Tanisys Technology, Inc. Programmable pulse generator
JPH11251871A (ja) 1998-03-06 1999-09-17 Oki Electric Ind Co Ltd 弾性表面波分波器の受信用フィルタ
FR2783649B1 (fr) * 1998-09-17 2000-11-17 St Microelectronics Sa Circuit de filtrage d'un signal d'horloge
KR100520150B1 (en) * 2003-12-01 2005-10-10 Ultra wide band pulse train generator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971960A (en) * 1975-03-05 1976-07-27 Motorola, Inc. Flip-flop false output rejection circuit
US4607173A (en) * 1984-03-14 1986-08-19 At&T Bell Laboratories Dual-clock edge triggered flip-flop circuits
US4697279A (en) * 1985-11-04 1987-09-29 Hughes Aircraft Company Test/master/slave triple latch flip-flop
EP0226754B1 (de) * 1985-12-24 1991-12-18 ANT Nachrichtentechnik GmbH Schaltungsanordnung zur Erzeugung mehrerer Takte
DE3605722A1 (de) * 1986-02-22 1987-08-27 Paul Merkle Impuls-schaltung fuer elektronische impuls-zaehler
JP2689416B2 (ja) * 1986-08-18 1997-12-10 日本電気株式会社 フリツプフロツプ
EP0262412A1 (de) * 1986-09-01 1988-04-06 Siemens Aktiengesellschaft Lastangepasster Taktgenerator in CMOS-Schaltungen
US4939384A (en) * 1988-10-03 1990-07-03 Oki Electric Industry Co., Ltd Flip-flop circuit
JPH02123815A (ja) * 1988-11-02 1990-05-11 Mitsubishi Electric Corp アナログ位相発生器
JPH03219717A (ja) * 1989-11-15 1991-09-27 Nec Corp 同期型ｒｓフリップフロップ回路
JP2570471B2 (ja) * 1990-06-25 1997-01-08 日本電気株式会社 クロックドライバー回路
US5166631A (en) * 1990-12-08 1992-11-24 Asea Brown Boveri Ltd. Circuit for regeneration and bandwidth limitation of a quasi-periodic digital signal
US5083049A (en) * 1991-05-10 1992-01-21 Ast Research, Inc. Asynchronous circuit with edge-triggered inputs

Also Published As

Publication number Publication date
US5306959A (en) 1994-04-26
JPH0629799A (ja) 1994-02-04
EP0511423A1 (de) 1992-11-04
EP0511423B1 (de) 1996-12-18
DE69123725D1 (de) 1997-01-30

Similar Documents

Publication Publication Date Title
DE19701937C2 (de) Korrekturvorrichtung für Phasenverzögerungen
DE60204597T2 (de) Kompakter automatischer tester (ate) mit zeitstempel-system
DE10141939B4 (de) Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE19983213B4 (de) Detektorvorrichtung zum Erfassen abnormaler Takte
DE69124754T2 (de) Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur
DE2723707A1 (de) Taktgeberschaltung
DE69123725T2 (de) Elektrischer Schaltkreis zum Generieren von Impulsreihen
DE112005000210T5 (de) Impulsbreiten-Einstellschaltung, Impulsbreiten-Einstellverfahren und Halbleiterprüfvorrichtung
DE69517604T2 (de) Zeitgeber mit mehreren kohärenten synchronisierten takten
DE69830870T2 (de) Kombinatorische Verzögerungsschaltung für einen digitalen Frequenzvervielfacher
DE68915732T2 (de) Verfahren und Anordnung zur automatischen Phasenregelung in einer Phasenregelschleife.
DE69821461T2 (de) Logische Schaltung mit eigener Takterzeugung und zugehöriges Verfahren
DE2223196B2 (de) Verfahren und Anordnung zur Impulsbreitensteuerung
DE1944057A1 (de) Impuls-Zaehlschaltung
DE10130123B4 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE69131147T2 (de) Verfahren zur Simulation des Zustands eines Schieberegisters mit linearer Rückkopplung
DE3788783T2 (de) Multiplexer für Taktsignale.
DE102007019826B4 (de) Phasenselektor für Datenübertragungsvorrichtung
DE69225276T2 (de) Register-Steuerungsschaltung zur Initialisierung von Registern
DE3329023C2 (de)
DE19620207C2 (de) Pulsbreitenmodulationsschaltung
DE4233947C2 (de) Ausgangsschaltung für eine integrierte Halbleiterschaltung
DE3131897A1 (de) Steuersignal-multiplexschaltung
DE19651713C2 (de) Bauelement-Testgerät zum Testen elektronischer Bauelemente

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee