JPH02123815A - アナログ位相発生器 - Google Patents
アナログ位相発生器Info
- Publication number
- JPH02123815A JPH02123815A JP27768788A JP27768788A JPH02123815A JP H02123815 A JPH02123815 A JP H02123815A JP 27768788 A JP27768788 A JP 27768788A JP 27768788 A JP27768788 A JP 27768788A JP H02123815 A JPH02123815 A JP H02123815A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase generator
- duty ratio
- clock pulse
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 4
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 4
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 3
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はフリップフロップを使ったアナログ位相発生
器に関するものである。
器に関するものである。
第４図は２つのＤＦＦを組み合わせた従来の〇−９０＠
位相発生器を示す。図において、ＤＦＦｌのデータ入力
Ｄ１はＤＦＦ２の反転出力Ｑ２と接続され、ＤＦＦｌの
非反転出力Ｑ１はＤＦＦ２のデータ入力Ｄ２と接続され
ている。
位相発生器を示す。図において、ＤＦＦｌのデータ入力
Ｄ１はＤＦＦ２の反転出力Ｑ２と接続され、ＤＦＦｌの
非反転出力Ｑ１はＤＦＦ２のデータ入力Ｄ２と接続され
ている。
また、第５図は、第４図の回路の動作を説明するための
タイムチャートであり、第４図の各端子の高低レベルの
推移を示している。
タイムチャートであり、第４図の各端子の高低レベルの
推移を示している。
次にとのＯ＠−９０”位相発生器の動作について説明す
る。第４図のクロックパルスの入力端子ＧＫにクロック
パルスＧＫが印加されると、ＤＦＦｌの非反転出力Ｑ１
及び０ＦＦ２の非反転出力Ｑ２は周期ＴＩ （第５図
参照）で高、低レベルとなり、クロックパルスＣＫの周
期の４倍となる。
る。第４図のクロックパルスの入力端子ＧＫにクロック
パルスＧＫが印加されると、ＤＦＦｌの非反転出力Ｑ１
及び０ＦＦ２の非反転出力Ｑ２は周期ＴＩ （第５図
参照）で高、低レベルとなり、クロックパルスＣＫの周
期の４倍となる。
すなわちクロックパルスＧＫを１／４に分周する。
かつＤＦＦＩの非反転出力Ｑ１とＤＦＦ２の非反転出力
Ｑ２には９０＠の位相差が生じる。このように、従来で
は２つのＤＦＦを組合わせることにより、Ｏ＠−９０＠
位相発生器を構成しており、制御のクロックパルスは所
望周波数の４倍波を必要とし、また、９０＠以外の位相
を発生させることは不可能であった。
Ｑ２には９０＠の位相差が生じる。このように、従来で
は２つのＤＦＦを組合わせることにより、Ｏ＠−９０＠
位相発生器を構成しており、制御のクロックパルスは所
望周波数の４倍波を必要とし、また、９０＠以外の位相
を発生させることは不可能であった。
従来００°−９０＠位相発生器は以上のように構成され
ているが、このように、２つのＤＦＦを用いたものでは
Ｏ＠−９０＠位相発生器しか構成できかった。
ているが、このように、２つのＤＦＦを用いたものでは
Ｏ＠−９０＠位相発生器しか構成できかった。
この発明は、このような問題点に鑑みてなされたもので
、０＠−９０”以外の位相を連続的に発生することので
きるアナログ位相発生器を得ることを目的としている。
、０＠−９０”以外の位相を連続的に発生することので
きるアナログ位相発生器を得ることを目的としている。
この発明に係るアナログ位相発生器は、２つのＤＦＦと
、該２つのＤＦＦで構成された０’ −９０″位相発生
器に入力するクロックパルスのデユーティ比を制御する
デユーティ比制御回路とを備えたものである。
、該２つのＤＦＦで構成された０’ −９０″位相発生
器に入力するクロックパルスのデユーティ比を制御する
デユーティ比制御回路とを備えたものである。
この発明におけるアナログ位相発生器は、２つのＤＦＦ
で構成されたＯ’−９０”位相発生器に入力するクロッ
クパルスのデユーティ比を制御することにより、０＠−
９０°以外の位相も連続的に発生することができる。
で構成されたＯ’−９０”位相発生器に入力するクロッ
クパルスのデユーティ比を制御することにより、０＠−
９０°以外の位相も連続的に発生することができる。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるアナログ位相発生器
を示し、図において、１，２はＤ Ｆ Ｆ。
を示し、図において、１，２はＤ Ｆ Ｆ。
３はコンパレータ、４はコンパレータ３の基準電圧を設
定する基準電圧設定回路である。また、５は微分回路、
６はダイオードダブラ（全波整流回路）である。そして
基準電圧設定回路４．微分回路５．ダイオードダブラ６
によりパルスのデユーティ比を制御するデユーティ比制
御回路を構成している。
定する基準電圧設定回路である。また、５は微分回路、
６はダイオードダブラ（全波整流回路）である。そして
基準電圧設定回路４．微分回路５．ダイオードダブラ６
によりパルスのデユーティ比を制御するデユーティ比制
御回路を構成している。
次に動作について説明する。
従来、クロックパルスのデユーティ比は５０％であるか
ら、第１図の回路のＤＦＦＩ、２の出力Ｑ１．Ｑ２の位
相差は９０’ となる。これは第５図のタイムチャート
において、クロックパルスが低→高に変化する時から次
に低→高に変化する時までの期間、つまりクロックパル
スの１周期分がＱｌ、Ｑ２の位相差となって表れている
。この時間を制御すれば、位相差を変化させることがで
きる。
ら、第１図の回路のＤＦＦＩ、２の出力Ｑ１．Ｑ２の位
相差は９０’ となる。これは第５図のタイムチャート
において、クロックパルスが低→高に変化する時から次
に低→高に変化する時までの期間、つまりクロックパル
スの１周期分がＱｌ、Ｑ２の位相差となって表れている
。この時間を制御すれば、位相差を変化させることがで
きる。
まずパルスのデユーティ比を制御する回路動作について
説明する。所望周波数の２倍波ののこぎり波７をコンパ
レータ３に入力する。ここで基準電圧の設定値によって
パルスのデユーティ比を変化させることができる。次に
デユーティ比を制御された信号８を微分回路５に入力す
ると該微分回路５からは第２図Ｃ）に示される波形の信
号９が出力される。この信号をさらにダイオードダブラ
−６に入力すると第２図ｄ）に示される波形の信号１０
が出力される。この信号をクロックパルスとして２つの
ＤＦＦｌ、２からなるｏ＠−ｅｏ”位相発生器に印加す
ると各端子の信号タイムチャートは第３図のようになる
。従って第３図におけるＴ２を制御することにより位相
を連続的に変化させることが可能となる。
説明する。所望周波数の２倍波ののこぎり波７をコンパ
レータ３に入力する。ここで基準電圧の設定値によって
パルスのデユーティ比を変化させることができる。次に
デユーティ比を制御された信号８を微分回路５に入力す
ると該微分回路５からは第２図Ｃ）に示される波形の信
号９が出力される。この信号をさらにダイオードダブラ
−６に入力すると第２図ｄ）に示される波形の信号１０
が出力される。この信号をクロックパルスとして２つの
ＤＦＦｌ、２からなるｏ＠−ｅｏ”位相発生器に印加す
ると各端子の信号タイムチャートは第３図のようになる
。従って第３図におけるＴ２を制御することにより位相
を連続的に変化させることが可能となる。
なお、上記実施例では、パルスのデユーティ比を制御し
たクロックを、２つのＤＦＦからなる〇−９０°位相発
生器、即ち１／４分周器に印加するようにしてＯ”−９
０’以外の位相を連続的に発生することが可能なアナロ
グ位相発生器を構成したが、これは上記クロックを１／
８分周器等の他の分周器に印加してＯ＠−９０’以外の
位相を連続的に発生することが可能なアナログ位相発生
器を構成するようにしてもよい。
たクロックを、２つのＤＦＦからなる〇−９０°位相発
生器、即ち１／４分周器に印加するようにしてＯ”−９
０’以外の位相を連続的に発生することが可能なアナロ
グ位相発生器を構成したが、これは上記クロックを１／
８分周器等の他の分周器に印加してＯ＠−９０’以外の
位相を連続的に発生することが可能なアナログ位相発生
器を構成するようにしてもよい。
以上のようにこの発明によれば、２つのＤＦＦと、該２
つのＤＦＦで構成されたＯ＠−θＯ＠位相発生器に入力
するクロックパルスのデユーティ比を制御するデユーテ
ィ比制御回路とを用いてアナログ位相発生器を構成した
ので、簡単な回路構成でＯ＠−９０”以外の位相を連続
的に発生することが可能となる効果がある。
つのＤＦＦで構成されたＯ＠−θＯ＠位相発生器に入力
するクロックパルスのデユーティ比を制御するデユーテ
ィ比制御回路とを用いてアナログ位相発生器を構成した
ので、簡単な回路構成でＯ＠−９０”以外の位相を連続
的に発生することが可能となる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例によるアナログ位相発生器
の回路図、第２図ａ）〜ｄ）はそれぞれこの回路の各部
の信号波形図、第３図ａ）〜ｅ）はこの回路の信号タイ
ムチャート図、第４図は従来の０゜−９０＠位相発生器
の回路図、第５図ａ）〜ｅ）はこの回路の信号タイムチ
ャート図である。 １．２はＤＦＦｌ ３はコンパレータ、４はコンパレー
タの基準電圧制御回路、５は微分回路、６はダイオード
ダブラ−１７はコンパレータ８への入力波、８はコンパ
レータ３でデユーティ−比を制御されたパルス波形、９
は微分回路からの出力波形、１０はダイオードダブラ−
からの出力波形である。 なお図中同一符号は同−又は相当部分を示す。
の回路図、第２図ａ）〜ｄ）はそれぞれこの回路の各部
の信号波形図、第３図ａ）〜ｅ）はこの回路の信号タイ
ムチャート図、第４図は従来の０゜−９０＠位相発生器
の回路図、第５図ａ）〜ｅ）はこの回路の信号タイムチ
ャート図である。 １．２はＤＦＦｌ ３はコンパレータ、４はコンパレー
タの基準電圧制御回路、５は微分回路、６はダイオード
ダブラ−１７はコンパレータ８への入力波、８はコンパ
レータ３でデユーティ−比を制御されたパルス波形、９
は微分回路からの出力波形、１０はダイオードダブラ−
からの出力波形である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １）アナログ位相発生器において、 ２個のデータフリップフロップ（以下ＤＦＦと略記する
）と、 該２つのＤＦＦで構成された０°−９０°位相発生器に
入力するクロックパルスのデューティ比を制御するデュ
ーティ比制御回路とを備え、 ０°−９０°以外の位相を連続的に発生することが可能
であることを特徴とするアナログ位相発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27768788A JPH02123815A (ja) | 1988-11-02 | 1988-11-02 | アナログ位相発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27768788A JPH02123815A (ja) | 1988-11-02 | 1988-11-02 | アナログ位相発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123815A true JPH02123815A (ja) | 1990-05-11 |
Family
ID=17586902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27768788A Pending JPH02123815A (ja) | 1988-11-02 | 1988-11-02 | アナログ位相発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123815A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629799A (ja) * | 1991-04-30 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | パルス列発生回路 |
-
1988
- 1988-11-02 JP JP27768788A patent/JPH02123815A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629799A (ja) * | 1991-04-30 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | パルス列発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2041679A (en) | Circuit arrangement for generating a frequency dependent signal | |
| JPH02123815A (ja) | アナログ位相発生器 | |
| JP2619650B2 (ja) | クロック信号発生装置 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS63229917A (ja) | 奇数分の１分周器 | |
| JPS6074972A (ja) | 同期式ｐｗｍインバ−タの基準信号作成回路 | |
| JPH03171820A (ja) | ２ｎ―１分周回路 | |
| JPS6130444B2 (ja) | ||
| JPH03758Y2 (ja) | ||
| JPS63174421A (ja) | 電圧制御発振器 | |
| JPH03106124A (ja) | ３分周回路 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPS6282722A (ja) | 周波数分周回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPS62210729A (ja) | クロツク位相可変回路 | |
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| JPS61224521A (ja) | 位相同期回路 | |
| JPH0230218A (ja) | 位相同期回路 | |
| JPS6335016A (ja) | １．５３６ＭＨｚクロツク発生回路 | |
| JPS61198818A (ja) | プリセツト式シンクロナス・プログラマブル・カウンタ | |
| JPH02249304A (ja) | 制御回路 | |
| JPH0320809A (ja) | クロック切換回路及びクロック切換方法 | |
| JPH0572986B2 (ja) |