JPS63174421A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、Ｖ／Ｆ（電圧／周波数）コンバータを使用し
た電圧制御発振器（−関するものである。

Ｂ０発明の概要 本発明は、Ｖ／Ｆコンバータを構成要素とする電圧制御
発振器（＝おいて、 水晶発振器を備え、所要周波数の出力パルスを生じる発
振部と、■／Ｆコンバータの出力を分局する分周器と、
この分周器出力の１パルスに対して発振部用力の１パル
スを抜き取るパルス抜き取シ回路とを設けることにより
、 Ｖ／Ｆコンバータをフルスケールレンジで動作させて出
力の精度を向上させるとともに、高い分解能を得るよう
にしたものである。

Ｃ０従来の技術 電圧制御発振器としてＶ／Ｆコンバータを使用すること
がある。Ｖ／Ｆコンバータの使用（二よって、構成は非
常（＝簡単（二なる。

Ｄ０発明が解決しようとする問題点 しかし、この場合には次のような問題点がある。

例えば発振周波数の制御範囲として９９　ＫＨｚ〜１０
０　ＫＨｚが欲しいよう々場合、最高周波数１００ＫＨ
ｚのＶ／Ｆコンバータを使用したとすると、ＩＫＨｚ　
バフルスケールの１％となり、Ｖ／Ｆコンバータの構成
素子であるコンデンサ、抵抗の精度の影響を受は易くな
るし、制御入力電圧（二対しても１％となり、制御入力
電圧の精度が要求されることになる。

また、水晶発振器の発振出力を分周して必要な周波数を
得ようとする場合、制御しようとする周波数範囲が狭く
なった時には、周波数分解能を上げるため分周比な大き
くする必要があって水晶発振器の発振周波数も高くしな
ければなら々いので、回路動作周波数との協調が必要に
なってくる。

Ｅ１問題点を解決するための手段 は 本発明アナログ電圧に応じた周波数のパルスを出力する
電圧／周波数コンバータと、との電圧／周波数コンバー
タの出力パルス数を分周する分周器と、水晶発振器より
なるデジタル発振部と、このデジタル発振部の出力パル
スから前記″磁圧／周範囲を前記分周器の分局比で決定
し、上限を前記発振部の出力周波数で決定することを特
徴とする。

Ｆ９作用 Ｖ／Ｆコンバータよシの出力パルスが分周器で分周され
、この分周出力がパルス抜き数カ回路（：加わる。この
パルス抜き取シ回路（＝おいて分周器出力のパルス（二
対して発振部用力の１パルスが抜き取られる。抜き取シ
量、つま多制御範囲は分周器の分周比とＶ／Ｆコンバー
タのフルスケール周波数で決まる。

Ｇ、実施例 第１図及び第２図は本発明の一実施例を示すもので、ｖ
／Ｆコンバータのフルスケール；６！　１００ＫＨｚ〜
１００　ＫＨｚの場合である。１は制御入力電圧をＶ／
Ｆ変換するＶ／Ｆコンバータ、２はこのＶ／Ｆ　　コン
バータ１の出力を分局、例えば１／１００に分周する分
周器、３は水晶振動子３Ａとロジック回路３Ｂよりなる
発去部（水晶発振器）で、発振周波数１００　ＫＨｚで
、位相が互に１８０°ずれたパルス列ＣＬＫＩ、ＣＬＫ
２を得るよう（−シている。

４はこのパルス列ＣＬＫＩ、ＣＬＫ２を入力とし、前記
分周器２の出力でパルス抜き取りを行うパルス抜き取り
回路、５はこのパルス抜き取シ回路４の出力を分局する
分周器である。

前記パルス抜き取シ回路４は、第２図に示すようにフリ
ップフロップ４Ａ、４Ｂと、否定（ＮＯＴ）回路４Ｃと
、ナンド（ＮＡＮＤ）回路４Ｄとにより構成している。

即ち、パルス列ＣＬＫＩはフリップフロップ４Ａの入力
端子とフリップフロップ４Ｂのにナンド回路４Ｄｆ二人
力として加え、その出力Ａを前記分周器５に加えるよう
にしている。フワップフロップ４ＡのＤ１端子（二は前
記分周器２の出方を加え、フリップフロップ４ＡのＱ１
出力はフリップフロップ４Ｂの入力としている。

なお、前記水晶発振器３は、発振周波数１００ＫＨｚの
もの（１限るものではなく、ＩＭＥ（ｚの発振周波数と
してその後段に分周比１／１ｏの分周器を設けるように
してもよい。

次に、第３図を参照しながら動作について説明する。水
晶発振器３０発振出力としては、位相が互に１８０°ず
れる／（／Ｌ／　ス列ＣＬＫＩ、ＣＬ、に２が発生する
。一方のパルス列ＣＬＫＩはフリップフロップ４Ａ、４
Ｂに付与され、他方のパルス列ＣＬＫ２は否定回路４Ｃ
を通ってパルス列ＣＬＫ２となり、このパルス列ＣＬＫ
２がナンド回路４Ｄｆ二人カされる。

一方、制御入力電圧はＶ／Ｆコンバータ１でＶ／Ｆ　変
換される。この後、分周器２で１／１００に分周される
。このため、０〜１００　ＫＨｚのＶ／Ｆ出力に対して
Ｏ〜Ｉ　ＫＨｚＯ分周器出力が生じる。

この出力がパルス抜き取り回路４のフリップフロップ４
Ａに加わり、フリップフロップ４Ａ、４Ｂ（１第３図に
示すような出力（ｌｈ　、　Ｑ２が生じる。出力Ｑ２は
ナンド回路４Ｄに加わり、その低レベル期間時にパルス
列ＣＬＫ２のパルスが抜き取られ、出力Ａとなる。

即ち、Ｖ／Ｆ分周器出力の１パルスに対して発振部３の
出力の１パルスが抜き取られることにより１０〜１　）
Ｇ（ｚまでパルスの抜き取りが行われ、発振出力として
は９９〜１００　ＫＨｚが得られる。

この場合、Ｖ／Ｆ　ｊ７バータ１は、ｏ〜１ｏ。

）Ｇ（ｚフルスケールで動作している。

なお、Ｖ／Ｆコンバータ１の出力を分周する分周器２の
分周比を変更することにより、周波数の制御範囲を変え
ることができ、水晶発振器の発振周波数（あるいは分周
比）を変えることにより、周波数の上限を変えることが
できる。

Ｈ０発明の効果 以上のように本発明によれば、発振部の出力パルス列か
らＶ／Ｆコンバータの出力でパルス抜キ取シを行って発
振出力とするようにしたので、Ｖ／Ｆ　　コンバータは
フルスケールレンで動作スルようになり、コンデンサや
抵抗あるいは制御電圧の精度等は分局比に応じて小さく
なって出力精度が向上する。

マタ、分解能はＶ／Ｆコンバータのフルスケール周波数
で決まるため、高分解能となる。

【図面の簡単な説明】

第１図は本発明に係る′醒圧制御発損器の一実施例を示
すブロック図、第２図は同実施例（二おけるパルス抜き
取り回路の構成図、第３図は動作説明のためのタイムチ
ャートである。 １・・・Ｖ／Ｆコンバータ、２及び５・・・分周器、　
３・・・発振部、３Ａ・・・水晶振動子、３Ｂ・・・ロ
ジック回路、４・・・パルス抜き取り回路、４Ａ及び４
Ｂ・・・フリップフロップ、４Ｃ・・・否定回路、４Ｄ
・・・ナンド回路。

Claims (1)

1. 【特許請求の範囲】 アナログ電圧に応じた周波数のパルスを出力する電圧／
   周波数コンバータと、この電圧／周波数コンバータの出
   力パルス数を分周する分周器と、水晶発振器よりなるデ
   ジタル発振部と、このデジタル発振部の出力パルスから
   前記電圧／周波数コンバータの出力パルス数に相当する
   数のパルスを抜き取る抜き取り回路とを備え、 出力周波数の制御範囲を前記分周器の分周比で決定し、
   上限を前記発振部の出力周波数で決定することを特徴と
   する電圧制御発振器。